KR100326813B1 - 반도체소자의 층간절연막 형성방법 - Google Patents
반도체소자의 층간절연막 형성방법 Download PDFInfo
- Publication number
- KR100326813B1 KR100326813B1 KR1019990066337A KR19990066337A KR100326813B1 KR 100326813 B1 KR100326813 B1 KR 100326813B1 KR 1019990066337 A KR1019990066337 A KR 1019990066337A KR 19990066337 A KR19990066337 A KR 19990066337A KR 100326813 B1 KR100326813 B1 KR 100326813B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- semiconductor device
- slurry
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 239000011229 interlayer Substances 0.000 claims abstract description 49
- 239000000919 ceramic Substances 0.000 claims abstract description 26
- 239000002245 particle Substances 0.000 claims abstract description 26
- 239000000178 monomer Substances 0.000 claims abstract description 20
- 239000002002 slurry Substances 0.000 claims abstract description 17
- 239000002904 solvent Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920000620 organic polymer Polymers 0.000 claims abstract description 9
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 5
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 4
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- 239000007921 spray Substances 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000006116 polymerization reaction Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000000379 polymerizing effect Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 6
- 239000011148 porous material Substances 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- HRPVXLWXLXDGHG-UHFFFAOYSA-N Acrylamide Chemical compound NC(=O)C=C HRPVXLWXLXDGHG-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002794 monomerizing effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 세라믹 입자를 탄소 이중 결합을 함유하는 유기 단량체를 포함하는 용매에 분산시킨 슬러리를 형성하고 상기 슬러리를 스핀 코팅 ( spin coating ) 하여 반도체기판 상에 층간절연막을 형성한 다음, 상기 층간절연막에 O-O (산소)결합을 갖는 화학물질을 녹인 용액을 스프레이 ( spray ) 장치에서 분사하고 상기 세라믹 입자들 사이에 존재하는 유기 단량체를 중합반응시켜 유기 고분자를 형성한 다음, 상기 반도체기판을 핫 플레이트 ( hot plate ) 위에서 열처리하여 상기 층간 절연막 내의 용매를 증발시켜 소수성의 층간절연막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 특히 금속배선 층들 간에 사용되는 층간절연막을 형성하는데 있어서, 세라믹 입자 간을 유기 단량체의 중합 반응에 의해 형성된 유기 고분자로 연결시켜 슬러리 상태로 도포함으로써 갭필 ( gap fill ) 능력이 우수한 층간절연막을 형성하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
그리고, 상기 금속배선은 필요에 따라 다층 구조로 형성한다.
그리고, 다층으로 형성되는 금속배선은 그 계면에 절연막인 층간절연막이 구비된다.
최근에는 반도체소자의 동작 속도를 증가시키기 위하여 층간절연막의 유전 상수 값을 감소시키려는 연구가 많이 진행되고 있다.
현재, 저유전 층간절연막 형성방법은 막 내에 기공 ( pore ) 을 형성하여 층간절연막의 유전 상수값을 3.0 이하로 낮추려는 연구가 진행되고 있다.
상기 층간절연막 내의 기공 형성방법은 에스.오.지. ( spin on glass, 이하에서 SOG 라 함 ) 계 화학물질 내에 끓는점 ( boilong ) 이 높은 용매를 첨가하여 금속 배선이 형성된 웨이퍼에 도포한 후 베이킹 단계 ( baking step ) 에서 층간절연막 내에 함유하고 있는 용매를 증발시켜 기공을 형성하거나 졸겔 ( sol-gel ) 방법을 응용하여 제로겔 ( xerogel ) 이나 애로겔 ( aerogel ) 형태로 층간절연막 내에 기공을 형성시킨다.
이경우 상기 층간절연막의 기계적 강도가 일반적인 산화 규소 절연막에 비해 떨어지며 불안정한 층간절연막 구조로 인하여 층간 배선 곶엉인 비아콘택홀 식각공정 및 감광막 제거공정에서 열화되어 후속 공정 불량을 유발 할 수 있는 가능성이 높다. 또한, 후속 열처리 공정에서 층간절연막 수축 등의 문제가 발생할 수도 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 세라믹 입자와 입자 사이를 유기 단량체의 중합 반응에 의해 형성된 유기 고분자로 연결시켜 층간절연막을 형성하여 금속배선 형성공정을 안정되게 실시할 수 있도록 하는 반도체소자의 층간절연막 형성방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 사용되는 슬러리 내의 세라믹 분말 및 유기 단량체 분포를 도시한 개략도.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
<도면의주요부분에대한부호의설명>
11 : 용매
13 : 유기 다량체가 흡착된 세라믹 입자
31 : 반도체기판 33 : 금속배선
35 : 층간절연막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 층간절연막 형성방법은,
반도체소자의 층간절연막 형성방법에 있어서,
세라믹 입자를 탄소 이중 결합을 함유하는 유기 단량체를 포함하는 용매에 분산시킨 슬러리를 형성하는 공정과,
상기 슬러리를 스핀 코팅 ( spin coating ) 하여 반도체기판 상에 층간절연막을 형성하는 공정과,
상기 층간절연막에 O-O (산소)결합을 갖는 화학물질을 녹인 용액을 스프레이 ( spray ) 장치에서 분사하는 공정과,
상기 세라믹 입자들 사이에 존재하는 유기 단량체를 중합반응시켜 유기 고분자를 형성하는 공정과,
상기 반도체기판을 핫 플레이트 ( hot plate ) 위에서 열처리하여 상기 층간 절연막 내의 용매를 증발시켜 소수성의 층간절연막을 형성하는 공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 기술적 원리는 다음과 같다.
본 발명은 수십 나노메타 ( nanometer ) 크기의 세라믹 입자를 기본 구조로 하고 세라믹 입자와 입자 사이를 유기 단량체의 중합 반응에 의해 형성된 유기 고분자로 연결시켜 층간절연막을 형성한다.
여기서, 상기 층간절연막은 세라믹 입자들로 구성되고 중찹 반응에 의해 형성된 유기 고분자가 세라믹 입자 각각의 표면 전체를 코팅하면서 입자들을 잡아주는 구조로 형성되어 막의 기계적 강도를 높이고 고분자로 코팅된 세라믹 입자들은 소수성 성질을 가져 층간절연막 내로 수분 흡수를 방질 할 수 있어 후속 금속배선 형성공정을 안정적으로 실시할 수 있도록 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 은 본 발명에 사용되는 슬러리 내의 세라믹 분말 및 유기 단량체 분포를 도시한 개략도이다.
도 2a 및 도 2b 는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(31) 상에 활성영역을 정의하는 소자분리막을 형성한다.
그리고, 상기 반도체기판 상부에 워드라인, 비트라인 및 캐패시터가 구비된 평탄화절연막을 형성한다.
그리고, 상기 평탄화절연막 상부에 제1금속배선(33)을 형성한다. (도 2a)
그 다음, 상기 제1금속배선(33)을 포함한 전체표면상부에 층간절연막(35)을 다음과 같은 방법으로 형성한다.
우선, 수십 나노메타 크기의 세라믹 입자를 아크릴아마이드 ( acrylamide )(H2C=C(H)NH2)와 같이 탄소 이중 결합을 함유하는 유기 단량체를 포함하는 용매에 분산시킨 슬러리를 제조한다.
이때, 상기 세라믹 입자 재질은 산화규소 ( SiO2), 알루미나 ( Al2O3) 또는 ZrO2등을 사용하며, 입자 크기는 1 ∼ 100 nm 정도의 크기로 하며, 상기 슬러리내 세라믹 함유량은 1 ∼ 30 무게 퍼센트정도로 한다.
그리고, 상기 슬러리 내의 세라믹 입자 및 유기 단량체 분포는 상기 도 1 과 같다.
그 다음, 상기 슬러리를 스핀 코팅 ( spin coating ) 방법으로 상기 층간절연막(35)을 형성한다.
그 다음, 상기 층간절연막(35)이 형성된 반도체기판(31)을 스프레이 ( spray ) 장치에서 유기 단량체 중합 반응의 촉매 역할을 하는 과산화수소수 ( H2O2) 등과 같이 O-O 결합을 갖는 화학물질을 녹인 용액을 상기 반도체기판(31)에 일정량 분사한다. 여기서, 상기 O-O 결합, 즉 산소결합을 가지고 있는 화학물질은 자외선이나 열분해에 의해 산소 라디칼을 형성하여 유기 단량체의 중팝 반응으킬 수 있도록 한다.
그리고, 온도 및 습도가 조절되는 챔버 내에서 세라믹 입자들 사이, 즉 기공 내 존재하는 유기 단량체를 중합반응시켜 유기 고분자로 형성한다.
이때, 상기 유기 단량체의 중합반응은 챔버 내의 온도를 1 ∼ 300 ℃ 로 하고, 습도를 10 ∼ 80 퍼센트 상대 습도로 하여 실시한다.
그 다음, 상기 반도체기판(31)을 25 ∼ 300 ℃ 범위의 핫 플레이트 ( hot plate ) 위에서 상기 층간 절연막(35) 내의 용매를 증발시켜 제거한다. (도 2b)
그 다음, 후속공정으로 상기 층간절연막(35)을 평탄화시키고 후속공정으로 상기 제1금속배선(33)에 접속되는 제2금속배선(도시안됨)을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 층간절연막 형성방법은, 유기 단량체를 포함하는 슬러리를 제조하고 상기 슬러리 내의 세라믹 입자들 사이에 존재하는 유기 단량체를 중합 반응시켜 유기 고분자로 형성한 다음, 핫 플레이트 위에서 함유된 용매를 증발시킴으로써 층간절연막을 소수성으로 형성하여 상기 층간절연막으로의 수분흡수를 방지하고 후속 열처리공정시 막의 수축으로 인한 크랙의 유발을 방지하며 상기 슬러리 내의 세라믹 입자 하량을 조절하여 층간절연막의 유전상수 값을 용이하게 조절할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 효과를 제공한다.
Claims (5)
- 반도체소자의 층간절연막 형성방법에 있어서,세라믹 입자를 탄소 이중 결합을 함유하는 유기 단량체를 포함하는 용매에 분산시킨 슬러리를 형성하는 공정과,상기 슬러리를 스핀 코팅 ( spin coating ) 하여 반도체기판 상에 층간절연막을 형성하는 공정과,상기 층간절연막에 O-O (산소)결합을 갖는 화학물질을 녹인 용액을 스프레이 ( spray ) 장치에서 분사하는 공정과,상기 세라믹 입자들 사이에 존재하는 유기 단량체를 중합반응시켜 유기 고분자를 형성하는 공정과,상기 반도체기판을 핫 플레이트 ( hot plate ) 위에서 열처리하여 상기 층간 절연막 내의 용매를 증발시켜 소수성의 층간절연막을 형성하는 공정을 포함하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 세라믹 입자 재질은 산화규소 ( SiO2), 알루미나 ( Al2O3) 또는 ZrO2등을 사용하는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 세라믹 입자 크기는 1 ∼ 100 nm 인 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 슬러리내 세라믹 함유량은 1 ∼ 30 무게 퍼센트인 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
- 제 1 항에 있어서,상기 유기 단량체의 중합반응은 챔버 내의 온도를 1 ∼ 300 ℃ 로 하고, 습도를 10 ∼ 80 퍼센트 상대 습도로 하여 실시하는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066337A KR100326813B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 층간절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990066337A KR100326813B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 층간절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058961A KR20010058961A (ko) | 2001-07-06 |
| KR100326813B1 true KR100326813B1 (ko) | 2002-03-04 |
Family
ID=19633476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990066337A KR100326813B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체소자의 층간절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100326813B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10381265B2 (en) | 2016-05-31 | 2019-08-13 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device with interlayer insulating layers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175194A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0677209A (ja) * | 1992-08-28 | 1994-03-18 | Fujitsu Ltd | 弗素樹脂薄膜の製造方法 |
| JPH0697298A (ja) * | 1992-09-14 | 1994-04-08 | Fujitsu Ltd | 半導体装置の絶縁膜の形成方法 |
| JPH0870000A (ja) * | 1994-08-29 | 1996-03-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1999
- 1999-12-30 KR KR1019990066337A patent/KR100326813B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175194A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0677209A (ja) * | 1992-08-28 | 1994-03-18 | Fujitsu Ltd | 弗素樹脂薄膜の製造方法 |
| JPH0697298A (ja) * | 1992-09-14 | 1994-04-08 | Fujitsu Ltd | 半導体装置の絶縁膜の形成方法 |
| JPH0870000A (ja) * | 1994-08-29 | 1996-03-12 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10381265B2 (en) | 2016-05-31 | 2019-08-13 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device with interlayer insulating layers |
| US11004732B2 (en) | 2016-05-31 | 2021-05-11 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010058961A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801092A (en) | Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices | |
| US6287979B1 (en) | Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer | |
| US7407879B2 (en) | Chemical planarization performance for copper/low-k interconnect structures | |
| EP1410431A1 (en) | Plasma curing of msq-based porous low-k film materials | |
| KR100400907B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1404136A (zh) | 增加低介电层涂布能力的方法 | |
| KR20030027741A (ko) | 다층 배선 구조의 반도체 장치 및 그 제조 방법 | |
| WO2005008762A1 (ja) | 低誘電率膜、及びその製造方法、並びにそれを用いた電子部品 | |
| US20030118743A1 (en) | Nanostructured and nanoporous film compositions, structures, and methods for making the same | |
| US20030091748A1 (en) | Method for forming thin film from electrically insulating resin composition | |
| KR100326813B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| US6333215B1 (en) | Method for manufacturing a semiconductor device | |
| US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| Xu et al. | Effect of the polymer matrices on the dielectric behavior of a percolative high-k polymer composite for embedded capacitor applications | |
| JPH09213797A (ja) | 半導体装置の製造方法 | |
| JPH08316209A (ja) | 積層絶縁膜のプラズマエッチング方法 | |
| KR101150267B1 (ko) | 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체 | |
| JPH09249851A (ja) | 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法 | |
| KR100376885B1 (ko) | 저유전율 절연막 형성방법 | |
| KR20020024495A (ko) | 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법 | |
| TWI694471B (zh) | 絕緣膜形成方法及絕緣膜製造裝置 | |
| US20050136643A1 (en) | Dielectric film forming method for semiconductor device and semiconductor device | |
| KR20000041387A (ko) | 초저유전율의 폴리머 절연막 형성방법 | |
| KR20030037350A (ko) | 저유전 특성을 갖는 층간절연막 형성방법 | |
| KR20010063907A (ko) | 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |