KR101150267B1 - 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체 - Google Patents

낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체 Download PDF

Info

Publication number
KR101150267B1
KR101150267B1 KR1020067009177A KR20067009177A KR101150267B1 KR 101150267 B1 KR101150267 B1 KR 101150267B1 KR 1020067009177 A KR1020067009177 A KR 1020067009177A KR 20067009177 A KR20067009177 A KR 20067009177A KR 101150267 B1 KR101150267 B1 KR 101150267B1
Authority
KR
South Korea
Prior art keywords
zeolite
cdo
dielectric layer
solvent
film
Prior art date
Application number
KR1020067009177A
Other languages
English (en)
Other versions
KR20060096447A (ko
Inventor
하이 뎅
헤이-치앙 리우
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20060096447A publication Critical patent/KR20060096447A/ko
Application granted granted Critical
Publication of KR101150267B1 publication Critical patent/KR101150267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에서는 제올라이트-탄소 도핑된 옥사이드(CDO) 복합체 유전성 물질을 형성하는 방법을 개시한다. 제올라이트 입자를 용매에 분산시킬 수 있다. 이어서, 제올라이트 용매 용액을 웨이퍼 또는 다른 유전층 같은 기저층 상에 배치시킬 수 있다. 그 후, 용매의 적어도 일부를 제거하여 제올라이트 필름을 형성할 수 있다. 이어서, 제올라이트 필름에 CDO를 침착시켜 제올라이트-CDO 복합체 필름/유전체를 형성할 수 있다. 그 후, 제올라이트-CDO 복합체 필름/복합체를 하소시켜 고체상의 제올라이트-CDO 복합체 유전체를 형성할 수 있다.

Description

낮은 유전 상수 Ｋ를 가진 제올라이트-탄소 도핑된 옥사이드 복합체 유전체{ZEOLITE-CARBON DOPED OXIDE COMPOSITE LOW K DIELECTRIC}
본 발명은 반도체 소자, 및 특히 낮은 유전 상수 K를 갖는 복합체 유전체에 관한 것이다.
최신 집적 회로는 일반적으로 기판 상에 제조된 여러 층의 상호 접속 구조체를 함유한다. 상기 기판은 상호 접속 구조체에 의해 접속되는 능동 소자 및/또는 전도체를 가질 수 있다.
전형적으로 트렌치(trench) 및 바이어(via)를 포함하는 상호 접속 구조체는, 층간 유전체(ILD) 사이에, 또는 층간 유전체 상에 형성된다. 일반적으로, 전도체 사이에서 낮은 전기 용량을 수득하기 위해 각각의 ILD내의 유전 물질은 낮은 유전 상수(K)를 가져야 한다는 사실이 알려져 있다. 낮은 유전 상수(K)를 이용함으로써 상기 전도체 사이의 전기 용량이 감소하면 여러 가지 이점이 생긴다. 예를 들어, RC 지연이 감소되고, 전력 손실이 감소되며, 금속 선 사이의 누화(cross-talk)가 감소된다.
낮은 K 유전체/필름을 수득하기 위해 사용되는 통상적인 물질은 탄소 도핑된 옥사이드(CDO) 또는 무정형 CDO이다. CDO는 3.5 미만의 K값을 갖지만, 약한 기계 물성으로 인해 단점을 갖는 경향이 있다. 상기 약한 기계 물성은, 종종 고-응력 공정 및 포장 단계 동안 CDO의 분해를 야기한다.
ILD로 사용될 수 있는 가능성을 가진 또 다른 물질은 제올라이트 또는 실리카 제올라이트이다. 제올라이트 물질은 높은 다공성 및 비교적 균일한 공극 분배를 가진다는 점에서 유리하다. 또한, 제올라이트 물질은 양호한 기계 강도를 갖는 것으로 알려져 있다. 게다가, 제올라이트 필름은 2.7 이하의 범위에서 유전 상수를 갖는다. 그러나, 제올라이트는 결정질 구조체이며, 이는 균질한 필름을 형성하는 것을 매우 어렵게 한다.
본 발명에서 첨부된 도면은 본 발명을 예시하며 제한하는 것으로 의도되지 않는다.
도 1은 용매중에 분산된 제올라이트 입자를 함유하는 용액을 예시한다.
도 2는 기저층 상에 배치된 전도체 및 에칭 스탑(etch stop)을 가진 기저층의 단면도(cross-sectional elevation view)이다.
도 3은 도 1의 용액을 도 2의 기저층 상에 침착시키고 용매의 적어도 일부를 제거하여 제올라이트 필름을 형성한 후의 단면도이다.
도 4는 도 3의 탄소 도핑된 옥사이드 선구물질을 다공성 제올라이트 필름에 침착시켜 제올라이트-CDO 필름을 형성한 후의 단면도이다.
도 5는 도 4의 제올라이트-CDO 필름을 하소시킨 후의 단면도이다.
도 6은 도 5에서 바이어 개구 및 트렌치를 에칭시킨 후의 단면도이다.
도 7은 도 6의 제올라이트-CDO 필름 상에 배리어(barrier)층을 침착시키고, 바이어 개구 및 트렌치내에 전도성 물질을 형성시킨 후의 단면도이다.
이하에서는, 본 발명에 대해 더욱 잘 이해할 수 있게 하기 위해 특정 용매, 침착 방법, 탄소 도핑된 옥사이드 등의 예시와 같이 다양하고 특정한 상세 설명을 제공한다. 그러나, 당분야의 숙련자는, 이들 특정한 설명이 본 발명을 실행하는데 사용될 필요까지는 없다는 것을 알 수 있다. 다른 경우에 있어서, 불필요하게 본 발명을 불명확하게 만드는 것을 피하기 위해서 스핀-코팅, 침지-코팅, 및 제올라이트 나노-입자 제조 같은 잘 공지된 방법 및 물질은 개시하지 않는다.
본원에서 개시한 방법 및 상호 접속 구조체는 제올라이트-탄소 도핑된 옥사이드(CDO) 복합체로부터 층간 유전체(ILO)를 형성하기 위한 것이다. 복합체는 실제 결합의 존재 여부와 상관 없이 탄소 도핑된 옥사이드 및 제올라이트 같이 임의의 두 개 이상의 물질의 조합일 수 있다. 또한, 복합체는 조성이 다르거나 형성되어 그들의 동일성 및 특성이 유지되는 물질의 조합으로 형성된 물질일 수 있다. 복합체는 또한 제올라이트 입자가 나노 크기인 나노-복합체를 포함할 수 있다.
도 1에서는, 용매-제올라이트 용액(115)이 개시된다. 용매-제올라이트 용액(115)은 용매(105) 및 제올라이트 입자(110)를 포함하는 임의의 현탁액, 혼합물, 용액 또는 콜로이드일 수 있다. 제올라이트 입자(110)는 용매(105)중에 분산된다. 용매(105)는 물 같은 임의의 저분자량 용매일 수 있거나, 또는 용매(105)는 폴리에틸렌 글라이콜, 폴리 스타이렌, 폴리(메타크릴레이트), 폴리(아크릴레이트), 폴리 에틸렌 옥사이드 같은 임의의 유기 올리고머일 수 있거나, 또는 임의의 다른 유기 올리고머일 수 있다. 제올라이트 입자(110)는 용매(105)에 첨가됨으로써 용매(105)중에 분산될 수 있다. 또한, 제올라이트 입자(110)는 제올라이트 입자(110) 및 용매(105) 둘 다를 교반함으로써 용매(105)중에 분산될 수 있다. 예를 들어, 원심분리기에 용액을 놓고, 제올라이트 입자(110)가 용매-제올라이트 용액(115)중에 현탁될 때까지 용매(105)를 스피닝(spinning)함으로써, 제올라이트 입자(110)를 용매(105)내로 분산/교반시킬 수 있다.
제올라이트 입자(105)는 나노-크기 입자를 포함하여 임의의 크기의 입자일 수 있다. 큰 제올라이트 입자를 분리하기 위해 저속에서 제올라이트-용매 용액을 스피닝하여, 나노-크기 제올라이트 입자를 수득할 수 있다. 또한, 제올라이트 입자(110)의 양을 변화시켜 용매-제올라이트 용액(115)중의 상이한 제올라이트 농도, 및 최종 제올라이트-탄소 도핑된 옥사이드 복합체의 상이한 특성을 수득할 수 있고, 이는 이후에 도 4 내지 도 7을 참조로 자세히 기술된다.
도 2에서는, 기저층(205)(underlying layer)이 개시되어 있고, 상기 기저층은 종종 여러 개의 능동 소자 및/또는 노출된 전도체를 가진 층을 포함한다. 기저층(205)은 소자 구역, 게이트 같은 다른 구조체, 로컬 상호 접속부, 금속층, 또는 다른 능동/수동 소자 구조체 또는 층을 포함한 반도체 웨이퍼일 수 있다.
도 2에서, 기저층(205)은 기저 전도체(210)를 가진다. 기저 전도체(210)는 구리 또는 구리 합금, 및 일부 다른 전도성 물질(예: 금)일 수 있다. 또한, 기저층(205)은 본 발명에 따른 탄소 도핑된 옥사이드-제올라이트 복합체 유전체일 수 있고, 상기는 임의의 상술한 소자를 함유할 수 있다. 기저층(205) 상에 에칭 스탑(215)이 배치되고, 이는 질화 규소(Si3N4), 탄화 규소(SiC), 또는 임의의 다른 에칭 저항 물질로 구성될 수 있다.
도 3은 제올라이트-용매 용액(예: 도 1에 개시된 제올라이트-용매 용액(115))을 기저층(205) 상에 침착시키고, 적어도 일부 용매를 단계 305에서 제거한 후의 기저층(205) 상에 배치된 제올라이트 필름(310)을 예시한다. 단계 305는 제올라이트-용매 용액의 침착을 포함할 수 있다. 제올라이트-용매 용액의 침착은, 반도체 제조에서 물질의 침착을 위해 공지된 임의의 다양한 방법을 포함한다. 예를 들어, 제올라이트-용매 용액중에서 기저층(205)을 침지-코팅함으로써 제올라이트-용매 용액을 침착시킬 수 있다. 또 다른 예로서, 기저층(205) 상에 제올라이트-용매 용액을 스핀-코팅함으로써 제올라이트-용매 용액을 침착할 수 있다. 유전체 물질을 침착시키는 상기의 공지된 방법 및 다른 공지된 방법을 사용하여 기저층(205) 상에 용매 용액을 침착시킬 수 있음이 명백하다.
또한, 단계 305는 제올라이트-용매 용액으로부터 용매의 적어도 일부를 제거하여 제올라이트 필름(310)을 형성하는 것을 포함할 수 있다. 용매의 적어도 일부를 제거하는 단계는 제올라이트-용매 용액을 건조시켜 용매의 적어도 일부를 제거하는 것을 포함할 수 있다. 예를 들어, 건조는 공기 중 또는 진공에 의해 수행될 수 있다.
도 4는, 단계 405에서 CDO를 제올라이트 필름(도 3에 개시된 제올라이트 필름(310))에 침착시킨 후의, 기저층(205) 상에 배치된 제올라이트-탄소 도핑된 옥사이드(CDO) 복합체 필름(415)을 예시한다. 하나의 예시로서, CDO(410)는 산화 규소(SiCxOyHz), 또는 임의의 다른 CDO일 수 있다. 단계 405는 제올라이트 필름에 CDO(410)를 침착시키는 임의의 공정일 수 있다. CDO(410) 침착 공정(405)의 예시로서, CDO(410)는 화학 증착에 의해 제올라이트 필름에 침착될 수 있다.
도 5에 개시된 바와 같이, CDO(410)를 침착시킨 후, 하소 공정(505)에서와 같이, 제올라이트-CDO를 재유동 및 하소시킬 수 있다. 하소 공정(505)은 제올라이트-CDO 복합체 유전층(510) 같은 제올라이트-CDO 복합체 유전체/필름을 형성할 수 있다. 단계 505는, 도 4에 개시된 바와 같이 제올라이트-CDO 복합체 필름(415)을 가열하고 냉각하여, 도 5에게 개시된 바와 같이 제올라이트-CDO 복합체 유전층(510)을 형성하는 임의의 공정일 수 있다.
예를 들어, 하소 공정(505)은 제올라이트-CDO 복합체 필름(415)을 가열하는 것을 포함할 수 있다. 구체적인 예로서, 제올라이트-CDO 복합체 필름(415)을 충분한 시간 동안 주변 온도에서 300 내지 550℃의 범위로 가열할 수 있다. 가열은, 오븐, 노(furnace), 또는 가열 상호 접속 구조체를 위한 임의의 다른 장치에서 수행될 수 있다. 또한, 가열은 제올라이트-CDO 복합체 필름(415)의 CDO 성분이 재유동하고 연속 매트릭스를 형성하게 할 수 있다. 하소 공정(505)은 제올라이트-CDO 복합체 필름(415)을 산화시키는 것을 포함할 수 있다. 제올라이트-CDO 복합체 필름(415)을 산화시키는 것은 일정 시간 동안 공기가 제올라이트-CDO 복합체를 산화시키거나, 구조체를 유도 오존에 노출시키는 것을 포함할 수 있다. 또한, 하소 공정(505)은 제올라이트-CDO 복합체 필름(415)으로부터 임의의 부산물을 제거하기 위해 진공화하는 것을 포함할 수 있다.
제올라이트-CDO 복합체로부터 액체를 제거하는 각각의 방법을 개별적으로 또는 복합적으로 사용하여 제올라이트-CDO 복합체 필름(415)으로부터 적어도 일부 액체를 추출할 수 있다. 하나의 예시로서, 제올라이트-CDO 복합체 필름(415)을 진공하에 오븐에서 가열할 수 있다. 또한, 하소 공정(505)은, 가열 후 제올라이트-CDO 복합체 필름(415)을 냉각시켜 층(510)을 형성하고, 층(510)을 고체로 냉각시키는 것을 포함할 수 있다. 냉각은 다양한 냉각 속도에서 일정 시간 동안 실온에서 층(510)을 냉각시키는 것을 포함할 수 있다. 또한, 냉각은 냉장고 또는 층(510)을 냉각하기 위한 다른 냉각 장치 내에서의 냉동을 포함할 수 있다.
도 6 및 도 7에서 개시된 바와 같이, 추가의 상감(damascene) 공정이 제올라이트-CDO 복합체 유전층(510) 상에 수행될 수 있다. 도 6에서, 제올라이트-CDO 복합체 유전층(510)내에 바이어 개구(605) 및 트렌치(610)가 에칭된다. 도 7에서, 제올라이트-CDO 복합체 유전층(510)의 표면 상에 배리어층(705)이 침착된다. 그 후, 바이어 개구 및 트렌치(610)내에 전도성 물질(710)이 형성된다. 상기 상감 공정에서, 화학 기계 연마(CMP) 같은 다른 잘 공지된 단계 및 구리, 탄탈 등과 같은 물질은, 제올라이트-CDO 복합체 물질에 대한 논의를 불분명하게 만들지 않기 위해 생략함을 주지하여야 한다.
따라서, 상술한 바와 같이, 낮은 유전 상수 K를 가지며 균질한 층을 형성할 수 있는 복합체 제올라이트-CDO 유전층/필름을 제조할 수 있다. 복합체 제올라이트-CDO 유전체는 제올라이트의 첨가로 인해 CDO 필름보다 큰 기계적인 강도를 가질 수 있다. 또한, 순수한 제올라이트 필름을 사용하여 통상적으로 제조하는 비-균질한 필름 대신에, 복합체로 CDO를 도입하여 균질한 필름을 제조할 수 있다.
본 명세서에서, 본 발명은 그의 특정 예시적인 실시양태를 참조하여 개시된다. 그러나, 첨부된 청구의 범위에 개시된 본 발명의 보다 넓은 정신 및 범위에서 벗어남 없이 다양한 변경 및 변화가 이루어질 수 있음이 명백하다. 따라서, 본 명세서 및 도면은 제한적인 의미라기보다는 예시적인 의미로 간주된다.

Claims (29)

  1. 기저층 상에 제올라이트-용매 용액을 침착시키는 단계;
    제올라이트-용매 용액으로부터 용매의 적어도 일부를 제거하여 제올라이트 필름을 형성하는 단계; 및
    제올라이트 필름에 탄소 도핑된 옥사이드(CDO)를 침착시켜 제올라이트-CDO 복합체 필름을 형성하는 단계;
    제올라이트-CDO 복합체 필름 내에 바이어 개구(via opening) 및 트렌치 개구(trench opening)를 에칭하는 단계; 및
    바이어 개구 및 트렌치 개구 내에 전도성 물질을 형성하는 단계
    를 포함하는 제올라이트-탄소 도핑된 옥사이드 복합체의 낮은 유전 상수 Ｋ를 갖는 유전체 필름을 침착시키는 방법.
  2. 제 1 항에 있어서,
    용매가 물인 방법.
  3. 제 1 항에 있어서,
    용매가 유기 올리고머인 방법.
  4. 제 3 항에 있어서,
    유기 올리고머가 폴리에틸렌글라이콜, 폴리스타이렌, 폴리(메타크릴레이트), 폴리(아크릴레이트), 또는 폴리에틸렌옥사이드로 구성된 그룹으로부터 선택되는 방법.
  5. 제 1 항에 있어서,
    제올라이트-용매 용액으로부터 용매의 적어도 일부를 제거하는 단계가 제올라이트-용매 용액을 건조하는 것을 포함하는 방법.
  6. 제 1 항에 있어서,
    제올라이트-용매 용액으로부터 용매의 적어도 일부를 제거하는 단계가 제올라이트-용매 용액을 진공화하는 것을 포함하는 방법.
  7. 제 1 항에 있어서,
    기저층 상에 제올라이트-용매 용액을 침착하는 단계가 기저층 상에 제올라이트-용매 용액을 스핀-코팅하는 것을 포함하는 방법.
  8. 제 1 항에 있어서,
    기저층 상에 제올라이트-용매 용액을 침착하는 단계가 기저층 상에 제올라이트-용매 용액을 침지-코팅하는 것을 포함하는 방법.
  9. 제 1 항에 있어서,
    제올라이트 필름에 CDO를 침착하는 단계가 제올라이트 필름에 CDO를 화학 증착하는 것을 포함하는 방법.
  10. 제 1 항에 있어서,
    CDO가 산화 규소인 방법.
  11. 제 1 항에 있어서,
    기저층이 웨이퍼인 방법.
  12. 제 1 항에 있어서,
    기저층이 층간 유전층인 방법.
  13. 제 12 항에 있어서,
    층간 유전층이 제올라이트-탄소 도핑된 옥사이드 복합체 필름을 포함하는 방법.
  14. 제 1 항에 있어서,
    제올라이트-CDO 복합체 필름을 하소하여 고체상의 제올라이트-CDO 복합체 필름을 형성하는 것을 추가로 포함하는 방법.
  15. 제 14 항에 있어서,
    제올라이트-CDO 복합체 필름을 하소하는 단계가,
    제올라이트-CDO 복합체 필름을 가열하는 것; 및
    제올라이트-CDO 복합체 필름을 냉각하는 것
    을 포함하는 방법.
  16. 제 15 항에 있어서,
    제올라이트-CDO 복합체 필름을 가열하는 것이 오븐내에서 수행되는 방법.
  17. 제 16 항에 있어서,
    오븐이 300 내지 550℃ 범위의 온도인 방법.
  18. 제 14 항에 있어서,
    제올라이트-CDO 복합체 필름을 하소하기 전에, 제올라이트-용매 용액을 침착시키는 단계, 제올라이트-용매 용액으로부터 용매의 적어도 일부를 제거하는 단계, 및 CDO를 침착하는 단계를 반복하여, 제올라이트-CDO 복합체 필름을 보다 두껍게 하는 방법.
  19. 탄소 도핑된 옥사이드(CDO)-제올라이트 복합체 물질을 포함하는 제1 유전층; 및
    상기 제1 유전층 상에 배치된 CDO-제올라이트 복합체 물질을 포함하는 제2 유전층을 포함하는 상호 접속 구조체로서,
    전도성 물질이 상기 제1 유전층의 개구 내에 배치되고, 전도성 물질이 상기 제2 유전층의 개구 내에 배치되며, 상기 제2 유전층의 개구 내에 배치된 전도성 물질이 상기 제1 유전층의 개구 내에 배치된 전도성 물질과 전기적 접속을 이루는 상호 접속 구조체.
  20. 제 19 항에 있어서,
    전도성 물질이 구리 합금을 포함하는 상호 접속 구조체.
  21. 제 19 항에 있어서,
    상기 제1 유전층의 개구 내에 배치된 전도성 물질과 상기 제1 유전층의 표면 사이에 배치된 제1 배리어(barrier) 층; 및
    상기 제2 유전층의 개구 내에 배치된 전도성 물질과 상기 제2 유전층의 표면 사이에 배치된 제2 배리어 층
    을 더 포함하는 상호 접속 구조체.
  22. 제 21 항에 있어서,
    배리어 층이 탄탈을 포함하는 상호 접속 구조체.
  23. 제 19 항에 있어서,
    상기 제1 유전층 및 제2 유전층이 기저 능동형 기판층 위에 배치되는 상호 접속 구조체.
  24. 삭제
  25. 기저층 위에 배치된, 탄소 도핑된 옥사이드(CDO)-제올라이트 복합체 유전층으로 한정된 적어도 바이어 개구 및 트렌치 개구;
    탄소 도핑된 옥사이드(CDO)-제올라이트 복합체 유전층의 표면 상에 배치된 배리어(barrier) 층; 및
    상기 바이어 개구 및 트렌치 개구 내에 배치된 전도성 물질
    을 포함하는 상호 접속 구조체.
  26. 제 25 항에 있어서,
    CDO가 산화 규소인 상호 접속 구조체.
  27. 제 25 항에 있어서,
    배리어 층이 탄탈을 포함하는 상호 접속 구조체.
  28. 제 25 항에 있어서,
    전도성 물질이 구리 합금을 포함하는 상호 접속 구조체.
  29. 제 25 항에 있어서,
    기저층이 웨이퍼인 상호 접속 구조체.
KR1020067009177A 2003-11-17 2004-11-10 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체 KR101150267B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/716,250 US7303985B2 (en) 2003-11-17 2003-11-17 Zeolite-carbon doped oxide composite low k dielectric
US10/716,250 2003-11-17
PCT/US2004/037457 WO2005050727A1 (en) 2003-11-17 2004-11-10 Zeolite - carbon doped oxide composite low k dielectric

Publications (2)

Publication Number Publication Date
KR20060096447A KR20060096447A (ko) 2006-09-11
KR101150267B1 true KR101150267B1 (ko) 2012-06-12

Family

ID=34574380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009177A KR101150267B1 (ko) 2003-11-17 2004-11-10 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체

Country Status (7)

Country Link
US (2) US7303985B2 (ko)
EP (1) EP1685589A1 (ko)
JP (1) JP2007511910A (ko)
KR (1) KR101150267B1 (ko)
CN (1) CN100456437C (ko)
TW (1) TWI299503B (ko)
WO (1) WO2005050727A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7303989B2 (en) * 2004-11-22 2007-12-04 Intel Corporation Using zeolites to improve the mechanical strength of low-k interlayer dielectrics
DE102008045696A1 (de) 2008-09-04 2010-03-11 Drk Blutspendedienst West Ggmbh Granulozyten HNA-3a/b-Antigen
US20100249445A1 (en) * 2009-03-24 2010-09-30 The Regents Of The University Of California Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
KR20150034510A (ko) * 2013-09-26 2015-04-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102153276B1 (ko) * 2018-09-28 2020-09-09 세메스 주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132468A1 (en) 2000-12-20 2002-09-19 Wong Lawrence D. Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
KR100573647B1 (ko) 1999-02-22 2006-04-24 도요 보세키 가부시키가이샤 광학용 접착 필름
KR100749290B1 (ko) 2000-01-31 2007-08-14 프리스케일 세미컨덕터, 인크. 로우 케이 유전체층 형성 공정

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US20040047798A1 (en) * 2000-05-24 2004-03-11 Oh Seung Mo Mesoporous carbon material, carbon/metal oxide composite materials, and electrochemical capacitors using them
US6573131B2 (en) * 2000-07-13 2003-06-03 The Regents Of The University Of California Silica zeolite low-k dielectric thin films and methods for their production
DE10052075A1 (de) * 2000-10-19 2002-05-02 Thomas Bein Poröse Schichten und ein Verfahren zu deren Herstellung mittels Spin-Coating
US7164206B2 (en) * 2001-03-28 2007-01-16 Intel Corporation Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
US6943121B2 (en) * 2002-11-21 2005-09-13 Intel Corporation Selectively converted inter-layer dielectric

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573647B1 (ko) 1999-02-22 2006-04-24 도요 보세키 가부시키가이샤 광학용 접착 필름
KR100749290B1 (ko) 2000-01-31 2007-08-14 프리스케일 세미컨덕터, 인크. 로우 케이 유전체층 형성 공정
US20020132468A1 (en) 2000-12-20 2002-09-19 Wong Lawrence D. Structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures

Also Published As

Publication number Publication date
CN1879202A (zh) 2006-12-13
US7303985B2 (en) 2007-12-04
WO2005050727A1 (en) 2005-06-02
KR20060096447A (ko) 2006-09-11
TW200527450A (en) 2005-08-16
US20080220213A1 (en) 2008-09-11
JP2007511910A (ja) 2007-05-10
EP1685589A1 (en) 2006-08-02
US20050107242A1 (en) 2005-05-19
CN100456437C (zh) 2009-01-28
TWI299503B (en) 2008-08-01

Similar Documents

Publication Publication Date Title
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US8623741B2 (en) Homogeneous porous low dielectric constant materials
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
US7407879B2 (en) Chemical planarization performance for copper/low-k interconnect structures
KR102139460B1 (ko) 초전도체 디바이스들을 위한 비-산화물 기반 유전체들
JPH0883839A (ja) 金属導線の間に空隙を備えた半導体装置とその製造法
US7544608B2 (en) Porous and dense hybrid interconnect structure and method of manufacture
CN108231739B (zh) 隔离金属化特征的气隙
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
US6852648B2 (en) Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
WO2002007214A1 (en) Low k ild process by removable ild
US6982206B1 (en) Mechanism for improving the structural integrity of low-k films
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
JP2004527104A (ja) 層状誘電性ナノ多孔質材料、およびその製造方法
Wu et al. A novel manufacturing scheme for TSVs with porous polymer insulation liners
CN102157439A (zh) 一种超低介电常数材料薄膜及其制备方法
JP2005079307A (ja) 多孔質絶縁膜の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee