JP4014234B2 - 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法 - Google Patents

半導体デバイス中に線間容量の低減化された相互接続線を作製する方法 Download PDF

Info

Publication number
JP4014234B2
JP4014234B2 JP16676295A JP16676295A JP4014234B2 JP 4014234 B2 JP4014234 B2 JP 4014234B2 JP 16676295 A JP16676295 A JP 16676295A JP 16676295 A JP16676295 A JP 16676295A JP 4014234 B2 JP4014234 B2 JP 4014234B2
Authority
JP
Japan
Prior art keywords
interconnect lines
dielectric constant
interconnect
silicon dioxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16676295A
Other languages
English (en)
Other versions
JPH0864679A (ja
Inventor
− プー ジェング シン
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/250,137 external-priority patent/US5527737A/en
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH0864679A publication Critical patent/JPH0864679A/ja
Application granted granted Critical
Publication of JP4014234B2 publication Critical patent/JP4014234B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【産業上の利用分野】
本発明は半導体処理に関するものであり、更に詳細には半導体デバイス中での線間容量の低減化に関する。
【０００２】
【従来の技術】
半導体はラジオやテレビを含む電子的用途のための集積回路に幅広く使用されている。そのような集積回路は単結晶シリコン中に作製された多数のトランジスタを使用するのが一般的である。多くの集積回路には現在、多重レベルの相互接続金属配線が含まれるようになっている。１個の半導体マイクロチップの中に数千、更には数百万個のトランジスタが含まれる。理論的には、１個のマイクロチップが数百万本のトランジスタを相互接続するための配線をも含み得る。それらの配線は線間に集中する電気容量を作りだす可能性がある。デバイス形状が縮小し、機能密度が増大するにつれて、線間容量を減らすことが不可欠なものとなっている。線間容量は、遅延時間とクロストークとのためにデバイスの動作性能が妨げられるまでに増大する可能性がある。これらの多重レベル金属配線系において容量を減らすことは、線間における電力消費、クロストーク電圧、およびＲＣ定数を減らすことにつながる。金属配線を互いに絶縁するために用いられる典型的な材料は二酸化シリコンである。二酸化シリコンは熱的にも化学的にも安定な材料である。高アスペクト比のコンタクトおよびビア（ビアホール）のために従来の酸化物エッチを利用することもできる。
【０００３】
しかしながら、熱酸化やＣＶＤ法によって成長させた密なシリコン酸化物の誘電率は３．９のオーダーである。誘電率は、１．０が真空の誘電率を表すというスケールのものである。ここに、”低誘電率”という表現は、３．７よりも低い誘電率を持つ材料をさすものとして用いている。
【０００４】
近年、密なシリコン酸化物の代わりにもっと低い誘電率を有するエーロゲルのような低密度材料を使用する試みがなされた。エーロゲルのような多孔質の二酸化シリコンの誘電率は１．２程度の低いものがあり得る。このような低い誘電率であれば、ＲＣ遅延時間の低減化が可能になる。しかし、エーロゲルを製造する従来の方法では、超臨界的な（ｓｕｐｅｒｃｒｉｔｉｃａｌ）ドライ工程が必要とされ、そのため半導体製造加工のための複雑度やコストが嵩む。
【０００５】
【発明の概要】
本発明は、金属配線間に低密度、低誘電率の絶縁体を選択的に形成して線間容量を低減化する新規な方法である。更に、本発明は超臨界的なドライ工程を必要とせず、また任意の標準的な生産プロセスに容易に適応できる。
【０００６】
ここに相互接続構造とその方法とについて説明する。まず、半導体母材の上に複数本の相互接続線が形成される。次に、この半導体母材と複数の相互接続線との上を覆って、隣接する相互接続線間の空隙を埋めるのに十分な厚さ以上に誘電材料の層が被覆される。この低誘電率材料は焼成（ｂａｋｅ）され、更に焼成温度よりも高い温度において硬化（ｃｕｒｅ）される。焼成し、更に硬化することによって、空隙内部の誘電材料は相互接続線の上およびオープンフィールドにある誘電材料よりも低密度のものになる。オプションとして、エッチバックによって相互接続線の上を覆っている低誘電率材料を除去することもできる。最後に、この相互接続配線および低誘電率材料を覆って二酸化シリコン層が堆積される。
【０００７】
空隙とオープンフィールドとの間での密度差は、空隙中の多孔質材料のほうをオープンフィールドのより多孔質でない材料よりも高速にエッチする浸出エッチ（ｌｅａｃｈｉｎｇ ｅｔｃｈ）によって更に増大する。
【０００８】
１つの実施例では、次に、二酸化シリコンおよび低誘電率材料層を貫通して複数本の相互接続線へのコンタクトビアがエッチされる。この低誘電率材料はスピン塗布できる誘電材料であることが好ましい。
【０００９】
本発明の１つの特長は、線間容量を低減化する金属配線方式を提供することである。
【００１０】
本発明の別の１つの特長は、クロストークおよび電力消費を低減化する金属配線方式を提供することである。
【００１１】
本発明の更に別の１つの特長は、密な二酸化シリコンよりも低い誘電率を有する誘電材料を相互接続線間に提供することである。
【００１２】
本発明は添付の図面を参照することによって最も良く理解できる。
【００１３】
各図面において、同じ符号および記号は特にことわらない限り対応する部品を指す。
【００１４】
【実施例】
図１は金属相互接続線１、２、３、および４に対して本質的に平行に設けられたアース面５を有するデバイスの垂直断面図を示す。これらの相互接続線１、２、３、および４の各々によって運ばれる電気信号は、その特定の線のＲＣ時定数によって影響される。線１を例にとれば、ＲＣ時定数の容量を構成する要素は４つの成分に分割される。第１の容量成分は線１と線２との間の線間容量である容量Ｃ１２である。第２の成分はＣ１３であって、これは線１とその下の線である線３との間の層間容量である。第３の成分はＣ１４で、これは線１とその対角下方の線である線４との間の層間容量である。第４の成分はＣ１５であって、線１とアース５との間の対アース容量である。Ｃ１１は合計容量として定義されている。各線１−４の金属幅は約０．３６μｍである。線間の間隔もまた約０．３６μｍである。金属線１−４の高さは約０．６μｍである。金属配線間の酸化物の厚さは約０．７μｍである。図１の構造に対する容量シミュレーションが完了し、その結果は表１および表２に示されている。
【００１５】
【表１】
Figure 0004014234
【００１６】
【表２】
Figure 0004014234
【００１７】
表２のｃ−ｉｔｅｒ列から分かるように、上述の例では全容量の８５％を線間容量が占めている。もちろん、このパーセント値は線間の間隔に依存する。間隔が減少すれば、合計容量のパーセント値は増大する。従って、接近して配置された相互接続線の線間容量を減らすことは与えられた相互接続線の全ＲＣ時定数に対して重大な影響を及ぼす。本発明の説明は多重レベル金属配線プロセスに関連して説明するものではあるが、当業者には明らかなように、金属層のレベル数は変えてもよく、単一レベルの金属配線デバイスであっても本発明は同様に適用できる。
【００１８】
図２は、本発明に従う、半導体母材１０上の相互接続の１レベルを示している。半導体母材１０は、当業者には良く知られたように、トランジスタ、ダイオード、およびその他の半導体要素（図示されていない）を含むことができる。半導体母材１０はまた、その他の金属相互接続層を含むこともできる。相互接続線１４ａ−ｄから半導体母材の構造を絶縁するために半導体母材の表面に絶縁層１２が形成される。絶縁層１２は二酸化シリコン等の酸化物を含むことができる。コンタクト１１等のコンタクトは絶縁体１２を貫通して延びて、相互接続線１４ａ−ｃを半導体母材へ接続する。相互接続線１４ａ−ｄはアルミニウムやチタン／アルミニウム／チタン窒化物多重層のような電気伝導性の材料を含むものでよいが、その他の伝導材料を採用することもできる。相互接続線１４ａ−ｃは近接して（例えば、０．５μｍ以下）配置されているが、相互接続線１４ｃと１４ｄとはそれらの間にもっと広い間隔（例えば、＞２．０μｍ）を置いている。層２０は低密度、低誘電率の材料を含み、相互接続線１４ａ−ｃを互いに絶縁している。低密度、低誘電率の層２０は、多孔質二酸化シリコン、多孔質シロキサン、多孔質シルスエクイオキサン（ｓｉｌｓｅｑｕｉｏｘａｎｅ）、あるいはその他の３．７よりも小さい誘電率を有する多孔質の低密度材料を含むことができる。好適実施例では多孔質二酸化シリコンが用いられている。
【００１９】
層２０の低誘電率材料は、容量に関して最も大きい影響を持つデバイス領域に配置される。近接して配置された相互接続線上の線間容量は全容量に対して最も大きな寄与をなすものであるから、相互接続線１４ａ−ｃ間には多孔質二酸化シリコンのような低密度、低誘電率の材料が使用されるわけである。その他の場所（例えば、相互接続線１４ｃと１４ｄの間）および、付加的な相互接続層（図示されていない）等の後に形成される要素から相互接続線１４ａ−ｄを絶縁するためには、密なシリコン酸化物１８が使用される。２４で示されたようなコンタクトビアは二酸化シリコン層１８を貫通して所望の場所に相互接続線１４ａ−ｄとの相互接続を供給する。
【００２０】
相互接続線の間に多孔質の二酸化シリコンを有することにはいくつかの利点がある。まず、低誘電率材料２０は密な二酸化シリコンよりも低い誘電率を有するので、線間容量が低減化される。第２に、高アスペクト比のコンタクト・ビアのために従来の酸化物エッチが利用できる。第３に、周囲の密な二酸化シリコンが多孔質材料の機械的な不安定性を補って障壁となってくれる。第４に、二酸化シリコンの表面はリソグラフィのパターニング用に平坦化される。第５に、多孔質材料と相互接続線の側壁との間の界面力のために多孔質構造が安定化される。更に、相互接続線間にある多孔質材料は７００℃という高温までも機械的に安定である。この高温安定性は多孔質材料を層間誘電体（ＩＬＤ）応用として使用することを許容するばかりでなく、ポリ（ｐｏｌｙ）−金属間の誘電体（ＰＭＤ）応用として使用することも許容する。
【００２１】
図３はトランジスタやその他のデバイス要素（図示されていない）を作製した後の半導体母材１０を示す。半導体母材１０中には１個または複数個の相互接続層も形成されているであろう。絶縁層１２とコンタクト１１が半導体母材１０の表面上に形成される。
【００２２】
図４を参照すると、金属層が堆積され、エッチされて相互接続線１４ａ−ｄが形成される。簡単のために、図４は４本の相互接続線１４ａ−ｄだけを示している。しかし、当業者には明らかなように、その他の形状の相互接続線とともにより数多くの相互接続線が形成されて構わない。相互接続線１４ａ−ｄは、０．５−２．０ミクロンのオーダーの縦方向厚さ、および設計次第で変化するが典型的には０．２５から１ミクロンの範囲の横方向厚さを有する。相互接続線１４ａ−ｄの形成の後に、オプションとしてこの構造の表面を覆って薄い二酸化シリコン層（図示されていない）が堆積される。しかし、この二酸化シリコン層はオプションであるから、図面には示されていない。
【００２３】
なおも図４を参照すると、この構造の表面上へ０．２−５．０ミクロンのオーダーの厚さに誘電材料の層２０が堆積される。層２０は相互接続線１４ａ−ｃの線間を埋めるに十分な厚さに堆積される。層２０はポリシルスエクイオキサン、シロキサン、あるいはシリケートのようなスピン塗布できるコロイド懸濁材料を含むものでよい。更に、層２０は高度に加水分解された二酸化シリコンのような蒸着されたゲル状の材料を含んでもよい。望ましい実施態様では、ダウ・コーニング社のポリシルスエクイオキサン可流酸化物（以後「可流酸化物」と呼ぶ）を用いるが、他の水素シルスエクイオキサン（ＨＳＱ）を用いることもできる。ＨＳＱの一般式は（ＨＳｉＯ１．５）２ｎで、ｎ＝３から８である。シルスエクイオキサンの命名法は、各シリコン原子が１．５酸素原子に接続していることを示す。多面シルスエクイオキサンＨ８Ｓｉ８Ｏ１２の分子構造を図５に示す。
【００２４】
ＨＳＱのＦＴＩＲスペクトルグラフを図６に示す。このグラフは、異なる硬化温度が赤外線吸収（ａ．ｕ．）と波数（ｃｍ−１）に関係する様子を示す。Ｓｉ−ＨとＳｉ−Ｑ赤外線吸収のピークの変化は、ＨＳＱ分子が硬化温度が増加するにつれて再構成することを示す。Ｘ線回折は、調査した全ての温度においてアモルファス膜の形成を示す。ＨＳＱは優れたギャップフィルおよびプレーナ化能力を示す。これは部分的には、最初の材料が比較的低いガラス遷移温度（−２５０℃）を持つからである。
【００２５】
図７を参照すると、堆積の後、図４からの構造が焼成される。典型的な焼成温度は１５０℃と３００℃との間の温度である。焼成によって誘電材料層２０から残留溶剤が除去され、最初懸濁状態にあった粒子間に架橋結合が引き起こされる。更に、溶剤の蒸発によってネットワーク中に気孔が生成する。
【００２６】
図８を参照すると、この構造は先の焼成温度よりも高い温度で硬化される。層間誘電体としての応用のためには、典型的な硬化温度は３００℃と５００℃との間にある。ポリ−金属間の誘電体としての応用のためには、もっと高い硬化温度（例えば、＞５００℃）が必要であろう。硬化によって、相互接続線１４ｃ−ｄ間およびオープンフィールドでの誘電材料が高密度化される。しかし、線１４ａ−ｃの線間材料は高密度化されずに多孔質のままに残る。これは多分、ネットワークと相互接続線の側壁との間の相互作用が高密度化を妨げるためであろう。多孔質二酸化シリコンは湿気を吸着するため、耐湿材料（例えば、プラズマ酸化物）のキャップが必要となる。
【００２７】
多孔質性はＨＳＱのクロスリンク中に発達する。図９は、平らなＳｉウエーハ上の凝縮膜の測定された厚さと多孔質性を、硬化温度の関数として示す。高密度化のため、厚さも多孔質性も、硬化温度が増加するにつれて減少する。４００℃以下で硬化した膜では多孔質性は約１９％であり、４５０℃で硬化した膜は約１３％に減少する。
ＭＯＳＣＡＰ法により測定された対応する誘電率を図１０に示す。（値は熱酸化（ｋ＝３．９６）を標準にする。線間容量の測定は、０．５０／０．５０μｍ幅／間隔のくし構造を用いて行った。）硬化温度が４５０℃から３００℃に減少すると、誘電率は約３．５から約２．７に減少した。これはＨＳＱ膜の内部の孔が有効誘電率を下げたことを示す。線間容量はくし構造を用いて慎重に測定した。抽出した誘電率も図１０に示す。ＭＯＳＣＡＰデータと同様に、線間誘電率も硬化温度の減少につれて減少するが、所定の硬化温度ではＭＯＳＣＡＰ誘電率より実質的に小さい。これはＨＳＱ膜ギャップの密度がオープンフィールドより低かったことを示す。しかしＨＳＱの機械的強度は二酸化シリコンより小さいので、オープンフィールド領域では濃度の高いシリコンを用いてよい。一方、多孔質性の二酸化シリコンは相互接続線の間に残る。更に、トップの二酸化シリコン層と金属相互接続側壁は、多孔質性の二酸化シリコンには障壁（閉じ込め）になる。
【００２８】
次に、図１１に示されたように、従来技術に従って二酸化シリコン層１８を貫通して相互接続線１４へコンタクトビア２４がパターン化され、エッチされる。本発明の１つの特長は、従来のコンタクト／ビア・エッチが使用できてより短時間のＲＣ時定数を実現できることである。これはビアが必要な場所に密な二酸化シリコン層１８が残され、配線に関するＲＣ時定数を減らす効果を有する隣接相互接続線間の空隙中には多孔質の二酸化シリコンが使用されるという事実による。最後に、金属層が堆積され、エッチされてビア２４を埋め、図２の構造が得られる。
【００２９】
図２の構造を形成した後、そのプロセスが繰り返されて、図１２に示されたように付加的な金属相互接続層が形成される。典型的には、そのような金属相互接続層の４層または３層が形成されよう。しかし、本発明は５レベル以上の相互接続線を有するデバイスの他に、単一または２重の金属相互接続だけのデバイスに対しても同じように適用できる。
【００３０】
図１３を参照すると、可流酸化物１６は４００℃で１時間、硬化される。この可流酸化物１６は標準的な染料溶液（ＮＨ４Ｆと酢酸の混合物）によれば１０秒間でエッチされてしまう。線１７−１９の線間の可流酸化物１６は密度が低く、従って、オープンフィールドの可流酸化物よりも高速のエッチ速度を有する。この材料は少なくとも２０％の多孔質度を含み、そのため二酸化シリコンの誘電率を約３．３に減少させる。
【００３１】
図１４を参照すると、可流酸化物１６はより高温の７００℃で硬化されるが、配線１１−１５の線間にある可流酸化物１６はここでもオープンフィールドエリア２１にある酸化物よりも密度は低い。酸化物１６は標準的な染料溶液中で１０秒間でエッチされてしまう。しかし、より高温で硬化された材料はより多孔質の程度が小さい。多孔質度は、可流酸化物１６中で約１６％であると見積もられる。図１０はまた、保護用のキャップ層１８と下側の材料層２０とを示している。
【００３２】
更に、図１５と図１６は、この新しい多孔質性の中間膜誘電体（３００℃で硬化）の最高１ＧＨｚまでの高周波応答を示す。図１５はくし構造からの反射係数の極図（スミスチャート）で、この構造は非常に小さい金属直列抵抗を持つほぼ理想的なコンデンサであることを示す。図１６は、抽出されたアドミタンス（パッドを外した後）を周波数の関数として示す。アドミタンスの傾斜はこの構造の容量であって、１ＭＨｚから１ＧＨｚまで一定であり、この範囲では誘電体の反応の吸収がなかったことを示す。
【００３３】
水素シルスエクイオキサン（ＨＳＱ）スピンオンガラスの誘電率を更に減らす別の方法は、低分子量を持つ樹脂を用いることである。低分子量材料は多くの水素リガンドを持ち、密度の低い膜を形成する。高い分子量を持つ材料は、かご構造が分解するので、水素リガンドが少なく密度が高い。分子量の低いＨＳＱはより多くの酸素が立方体に付き、従って得られる膜は図１６に示すようにより高い多孔質性を示す。ダウ・コーニング社の現在のＨＳＱ製品の平均分子量は１００００ａｍｕである。
【００３４】
水素リガンドを失うと、図１７に示すように直接Ｓｉ−Ｓｉ結合を生じるか、またはかご構造が崩壊する。どちらの結果も最後の膜の多孔質性を減少させる。
【００３５】
限られた多孔質度のパーセンテージについて好適実施例を説明してきたが、低誘電率材料の多孔質度を変える方法が存在する。低誘電率の材料を生成する方法に対する各種の修正および多孔質度の多様性も本発明の範囲に含まれることを理解されたい。例えば、クロスリファレンス出願のＴＩ−１９０７２は低誘電率材料の多孔質度を変える各種の方法について述べている。例えば、（硬化温度、ＰＨ値、粘性率（薄められた低誘電率材料によって変える）、および雰囲気（例えば、真空、Ｎ２、酸素）を変えることによって低誘電率材料の多孔質度を修正することができる。
【００３６】
更に、間隙とオープンフィールドとでの密度の差はリーチングエッチによって更に増大させることができる。リーチングエッチは多孔質度の高い空隙中の材料を多孔質度の低いオープンフィールドの材料よりも高速でエッチする。例えば、リーチングエッチは、まず材料中へ穴を開け、気体状のＨＦをそこへ注入して多孔質度を増大させることによって実現することもできる。更に、クロスリファレンス出願のＴＩ−１９１７９およびＴＩ−１９３０５には空隙間の誘電材料の多孔質度を増大させるその他の方法について述べている。
【００３７】
本発明は例示実施例に関連して説明してきたが、この説明は限定的なものではない。本発明のその他の実施例とともに、例示実施例の各種修正および組み合わせが本説明を参照することによって当業者には明らかになろう。従って、特許請求の範囲はそのような修正や実施例を包含するものと解釈されるべきである。
【００３８】
【関連出願へのクロスリファレンス】
次の同時譲渡の特許出願をここに参考のために引用する。
Figure 0004014234

【図面の簡単な説明】
【図１】多重レベル相互接続デバイスのブロック図。
【図２】本発明に従う相互接続構造の垂直断面図。
【図３】図２の構造の制作の逐次段階を示す垂直断面図。
【図４】図２の構造の制作の逐次段階を示す垂直断面図。
【図５】シルスエクイオキサンＨ８Ｓｉ８Ｏ１２の分子構造の図。
【図６】硬化温度の関数として示した、水素シルスエクイオキサン（ＨＳＱ）のフーリエ変換赤外線（ＦＴＩＲ）分光学。
【図７】図２の構造の制作の逐次段階を示す垂直断面図。
【図８】図２の構造の制作の逐次段階を示す垂直断面図。
【図９】平らなシリコンウエーハ上の濃縮されたＨＳＱの多孔質性の厚さを硬化温度の関数として示すグラフ。
【図１０】金属酸化膜半導体容量（ＭＯＳＣＡＰ）とＨＳＱの線間誘電率を硬化温度の関数として示すグラフ。
【図１１】図２の構造の制作の逐次段階を示す垂直断面図。
【図１２】図２の構造の制作の逐次段階を示す垂直断面図。
【図１３】半導体デバイスの断面のマイクログラフ。
【図１４】半導体デバイスの断面のマイクログラフ。
【図１５】くし構造からの反射係数の極図（ｐｏｌａｒ ｐｌｏｔ）（スミスチャート）。
【図１６】抽出したアドミタンス（パッドを外した（ｄｅ−ｅｍｂｅｄｄｉｎｇ）後の）を周波数の関数として示すグラフ。
【図１７】水素シルスエクイオキサンの化学構造の表示。
【図１８】水素シルスエクイオキサンの化学結合状態の一可能性の表示。
各図面において、同じ数字および記号は、特にことわらないかぎり対応する部品を指す。
【符号の説明】
１，２，３，４ 相互接続線
５ アース面
１０ 半導体母材
１１ コンタクト・ビア
１２ 絶縁体層
１４ａ−ｄ 相互接続線
１５，１７，１９ 相互接続線
１６ 可流酸化物
１８ 密な二酸化シリコン層
２０ 低密度、低誘電率誘電層
２１ オープンフィールド
２４ コンタクト・ビア

Claims (1)

  1. 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法であって，
    ａ． 半導体本母材体上に複数の相互接続線を形成するステップと，
    ｂ． 前記半導体母材および複数の前記相互接続線上に３．７よりも小さい誘電率を有する多孔質の低密度材料からなる誘電層を被覆するステップと，
    ｃ． 前記誘電層を焼成するステップと，
    ｄ． 間隔の狭い前記相互接続線間に，間隔が比較的遠く離れている前記相互接続線間の前記誘電層より密度の低い誘電層を形成するために，前記誘電層を前記焼成の温度よりも高い温度で硬化させるステップとを順次含む方法。
JP16676295A 1994-05-27 1995-05-29 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法 Expired - Fee Related JP4014234B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/250,137 US5527737A (en) 1994-05-27 1994-05-27 Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
US44806995A 1995-05-23 1995-05-23
US08/250137 1995-05-23
US08/448069 1995-05-23

Publications (2)

Publication Number Publication Date
JPH0864679A JPH0864679A (ja) 1996-03-08
JP4014234B2 true JP4014234B2 (ja) 2007-11-28

Family

ID=26940624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16676295A Expired - Fee Related JP4014234B2 (ja) 1994-05-27 1995-05-29 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法

Country Status (5)

Country Link
US (1) US5858871A (ja)
EP (1) EP0701277B1 (ja)
JP (1) JP4014234B2 (ja)
DE (1) DE69535718T2 (ja)
TW (1) TW301789B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319852B1 (en) 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
US5807607A (en) * 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
US6380105B1 (en) 1996-11-14 2002-04-30 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US6130152A (en) 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JP3435325B2 (ja) * 1997-02-13 2003-08-11 株式会社東芝 低誘電率珪素酸化膜の形成方法
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
AU6878598A (en) * 1997-04-17 1998-11-11 Allied-Signal Inc. Nanoporous dielectric films with graded density and process for making such films
JP3390329B2 (ja) 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US5962067A (en) 1997-09-09 1999-10-05 Lucent Technologies Inc. Method for coating an article with a ladder siloxane polymer and coated article
US6858526B2 (en) * 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
EP0917199A3 (en) * 1997-11-17 2001-04-11 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
KR100372863B1 (ko) * 1997-11-18 2003-02-19 마쯔시다덴기산교 가부시키가이샤 적층체, 콘덴서, 및 적층체의 제조 방법
JP3175691B2 (ja) 1998-05-08 2001-06-11 日本電気株式会社 多層配線半導体装置の製造方法
JP3123512B2 (ja) 1998-06-02 2001-01-15 日本電気株式会社 半導体装置及びその製造方法
JP2000017172A (ja) * 1998-06-29 2000-01-18 Toshiba Corp ケイ素ポリマー組成物、ケイ素酸化膜の形成方法および半導体素子
US5906859A (en) * 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
US6657302B1 (en) * 1999-01-12 2003-12-02 Agere Systems Inc. Integration of low dielectric material in semiconductor circuit structures
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
FR2798673B1 (fr) * 1999-09-16 2004-05-28 Exonhit Therapeutics Sa Methodes et compositions pour la detection d'evenements pathologiques
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1094506A3 (en) 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
US6107357A (en) * 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
US6342454B1 (en) * 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture
US6638358B1 (en) * 2000-01-13 2003-10-28 Advanced Micro Devices, Inc. Method and system for processing a semiconductor device
US6576568B2 (en) 2000-04-04 2003-06-10 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
US7265062B2 (en) * 2000-04-04 2007-09-04 Applied Materials, Inc. Ionic additives for extreme low dielectric constant chemical formulations
EP1172847A3 (en) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw A method to produce a porous oxygen-silicon layer
US6984581B2 (en) 2000-12-21 2006-01-10 Intel Corporation Structural reinforcement of highly porous low k dielectric films by ILD posts
US6444495B1 (en) 2001-01-11 2002-09-03 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
US6653718B2 (en) 2001-01-11 2003-11-25 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
JP3887175B2 (ja) 2001-02-02 2007-02-28 沖電気工業株式会社 半導体装置及びその製造方法
US6685983B2 (en) 2001-03-14 2004-02-03 International Business Machines Corporation Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
US6670285B2 (en) 2001-03-14 2003-12-30 International Business Machines Corporation Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
JP3775354B2 (ja) * 2002-06-20 2006-05-17 松下電器産業株式会社 半導体装置およびその製造方法
US6967172B2 (en) * 2002-07-03 2005-11-22 Honeywell International Inc. Colloidal silica composite films for premetal dielectric applications
US7994069B2 (en) * 2005-03-31 2011-08-09 Freescale Semiconductor, Inc. Semiconductor wafer with low-K dielectric layer and process for fabrication thereof
US20070090231A1 (en) * 2005-10-26 2007-04-26 Macduff James Multi-purpose hanger for pipe, tubing, conduit or cable and method of using same
US20100134297A1 (en) * 2008-12-03 2010-06-03 Curtis Baldwin Activity monitoring eyewear
JP4728384B2 (ja) * 2008-12-10 2011-07-20 パナソニック株式会社 回路基板の製造方法
JP6053415B2 (ja) 2012-09-19 2016-12-27 三菱電機株式会社 半導体装置
KR102194975B1 (ko) 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021818B1 (en) * 1979-06-21 1983-10-05 Fujitsu Limited Improved electronic device having multilayer wiring structure
JPH02186636A (ja) * 1989-01-12 1990-07-20 Seiko Epson Corp 集積回路装置の配線法
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5106787A (en) * 1990-11-19 1992-04-21 Taiwan Semiconductor Manufacturing Co. Method for high vacuum controlled ramping curing furnace for SOG planarization
US5223804A (en) * 1990-11-28 1993-06-29 Seiko Epson Corporation Fabrication process for IC circuit and IC circuits fabricated thereby
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5371046A (en) * 1993-07-22 1994-12-06 Taiwan Semiconductor Manufacturing Company Method to solve sog non-uniformity in the VLSI process
US5527737A (en) * 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
US5432128A (en) * 1994-05-27 1995-07-11 Texas Instruments Incorporated Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
KR950034755A (ja) * 1994-05-27 1995-12-28

Also Published As

Publication number Publication date
DE69535718T2 (de) 2009-03-19
EP0701277B1 (en) 2008-02-27
US5858871A (en) 1999-01-12
EP0701277A3 (en) 1997-10-01
JPH0864679A (ja) 1996-03-08
TW301789B (ja) 1997-04-01
DE69535718D1 (de) 2008-04-10
EP0701277A2 (en) 1996-03-13

Similar Documents

Publication Publication Date Title
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US5548159A (en) Porous insulator for line-to-line capacitance reduction
US5461003A (en) Multilevel interconnect structure with air gaps formed between metal leads
US5789819A (en) Low dielectric constant material for electronics applications
US5750415A (en) Low dielectric constant layers via immiscible sol-gel processing
US5821621A (en) Low capacitance interconnect structure for integrated circuits
US5661344A (en) Porous dielectric material with a passivation layer for electronics applications
US5488015A (en) Method of making an interconnect structure with an integrated low density dielectric
EP0657925B1 (en) Planarization technique for an integrated circuit
US7332428B2 (en) Metal interconnect structure and method
US6114186A (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US6331481B1 (en) Damascene etchback for low ε dielectric
US5527737A (en) Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
EP0154419A2 (en) Process for producing an interconnection structure of a semiconductor device
US5923074A (en) Low capacitance interconnect structure for integrated circuits using decomposed polymers
JPH0859362A (ja) 電子装置のための低誘電率材料である多孔質誘電体
JPH0846047A (ja) 多孔質表面特性を備えた多孔質誘電材料
US20060207965A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
CN108231739B (zh) 隔离金属化特征的气隙
WO2002007214A1 (en) Low k ild process by removable ild
KR100371076B1 (ko) 반도체장치에서선간캐패시턴스가감소된상호접속층을제조하는방법
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
JPH11219955A (ja) 誘電率の小さな埋め込まれた誘電体をダマシーン処理工程の中に組み込む方法とその構造体
JP2000269204A5 (ja)
JP2002050688A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees