JPH0859362A - 電子装置のための低誘電率材料である多孔質誘電体 - Google Patents

電子装置のための低誘電率材料である多孔質誘電体

Info

Publication number
JPH0859362A
JPH0859362A JP7140792A JP14079295A JPH0859362A JP H0859362 A JPH0859362 A JP H0859362A JP 7140792 A JP7140792 A JP 7140792A JP 14079295 A JP14079295 A JP 14079295A JP H0859362 A JPH0859362 A JP H0859362A
Authority
JP
Japan
Prior art keywords
layer
porosity
porous
porous dielectric
wet gel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7140792A
Other languages
English (en)
Inventor
Bruce E Gnade
イー．グナーデ ブルース
Chih-Chen Cho
− チェン チョ チー
Douglas M Smith
エム．スミス ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0859362A publication Critical patent/JPH0859362A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【目的】 半導体装置の上に静電容量的結合の小さい構
造体とその製造法を提供する。 【構成】 前記製造法は、多孔質誘電体部分層を作成す
るために、導電体の間および上に、１種類または多数種
類の溶液を与える段階とそれをゲル化する段階と、前記
湿ったゲルを乾燥する段階とを有する。前記溶液の組成
と、前記ゲル化の条件と、前記乾燥の温度と、前記湿っ
たゲルの中の溶媒の組成と、またはこれらの方式の組み
合わせとを変えることにより、前記部分層の多孔度を個
別に設計することができる。多孔質層の上に、非多孔質
誘電体層を作成することができる。これで、層間誘電体
が完成する。この新規な処理工程は、真空または雰囲気
圧力の下で実行することができが、臨界超過圧力の下で
ゲルを乾燥することによってのみ従来達成することがで
きる多孔質誘電体層に匹敵する多孔度と、孔寸法と、乾
燥期間中の誘電体の収縮とが得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全体的にいえば、半導
体装置の上に誘電体（ｄｉｅｌｅｃｔｒｉｃｓ）を製造
することに関する。さらに詳細にいえば、本発明は、多
孔質誘電体材料で作成された電気的絶縁体を用いて、半
導体装置の上での静電容量的結合を小さくする方法に関
する。
【０００２】
【従来の技術およびその問題点】コンピュータやテレビ
ジョンのような電子装置の集積回路の中に、半導体は広
く用いられている。これらの集積回路は、典型的には、
複雑な機能を実行するためおよびデータを記憶するため
に、単結晶シリコン・チップの上に多数個のトランジス
タが組み合わせて用いられる。半導体および電子装置の
製造業者と最終のユーザは、小型のパッケージの中に短
い時間で完成でき、一方、消費電力の少ない、集積回路
を要求している。けれども、これらの要求の多くは相互
に対立した要求であることが多い。例えば、１つの与え
られた回路の特性寸法を０．５マイクロメートルから
０．２５マイクロメートルに単に縮小させたとすると、
それは消費電力を３０％だけ増加させるであろう。同様
に、小型化することはまた、通常、チップを横断して信
号を伝送する導電体の間の静電容量的結合を増加させ
る、すなわち、漏話を増加させる。この効果は、達成可
能な通信速度に限界を設けると共に、装置の正しい動作
を確実に得るために用いられる雑音余裕特性を劣化させ
る。
【０００３】消費電力と漏話の効果を軽減する１つの方
法は、これらの導電体を分離している絶縁体、すなわち
誘電体、の誘電率を小さくすることである。最も普通に
用いられる半導体誘電体は、多分、二酸化シリコンであ
ろう。二酸化シリコンの誘電率は約３．９である。これ
に対し、空気（減圧された空気を含む）の誘電率は１．
０よりわずかに大きいだけである。したがって、静電容
量を小さくする多くの方式は、固体誘電体を少なくとも
部分的に空気で置き換える方式で進められてている。
【０００４】カーンタ（Ｋａａｎｔａ）等に対し１９９
１年１月２２日に発行された米国特許第４，９８７，１
０１号は、気体（空気）誘電体を製造する方法を開示し
ている。この気体（空気）誘電体を製造する方法は、
（導電体のような）支持体の間に除去可能な材料の一時
的な層を沈着する段階と、この除去可能な材料層をキャ
ップ絶縁体層で蓋をするように被覆する段階と、このキ
ャップにアクセス孔を開ける段階と、これらのアクセス
孔を通して除去可能な材料を除去する段階と、次にこれ
らのアクセス孔を閉じる段階とを有する。この方法は面
倒な方法である。その理由の一部分は、設計規則の中に
アクセス孔の配慮を必要とすることと、回路設計におい
て整合誤差の見積りを必要とすることと、孔を開けるた
めおよび孔を閉じるために余分の処理工程段階を必要と
することである。この方法ではまた大きな空洞領域を生
ずることがあり、機械的応力および熱の放散を事実上処
理することができないであろう。
【０００５】サカモト（Ｓａｋａｍｏｔｏ）に対し１９
９２年４月７日に発行された米国特許第５，１０３，２
８８号は、多孔度（多孔度とは、構造体の全容積に対す
る空洞である容積のパーセントである）が５０％ないし
８０％であり、そして孔の寸法が約５ｎｍないし５０ｎ
ｍである、多孔質誘電体を用いることにより、静電容量
の小さい多重層導線構造体を開示している。この構造体
は、典型的には、酸性酸化物と塩基性酸化物との混合体
を沈着する段階と、そしてこの塩基性酸化物を沈殿させ
るために熱処理を行う段階と、この塩基性酸化物を溶出
する段階と、により作成される。このような構造体から
すべての塩基性酸化物を溶出することは、問題点が多
い。それは、塩基性酸化物の小さなポケットに浸出剤が
到達できないことがあるからである。さらに、塩基性酸
化物に用いられると説明された複数個の元素（ナトリウ
ムおよびリチウムを含む）は、通常、半導体産業では汚
染物であると考えられており、そして製造現場からは排
除されるのが普通である。極めて小さな（１０ｎｍ以
下）孔だけを作成することは、この方法を用いては困難
である。サブミクロン処理工程が１マイクロメートルの
１０分の１およびそれ以下にまで寸法が小さくなった場
合に応用される時、この極めて小さな孔だけを作成する
という要求はなお存在するであろう。
【０００６】半導体基板（「基板」という用語はここで
は広い意味に用いらる。「基板」は、着目している導電
体／絶縁体のレベルの段階の前に作成されるすべての層
を意味する）の上に多孔質誘電体膜を作成するまた別の
方法は、ブリンカ（Ｂｒｉｎｋｅｒ）等に対して１９８
７年３月２４日に発行された米国特許第４，６５２，４
６７号に開示されている。この特許は、制御された多孔
度と孔寸法（直径）とを有する多孔質膜を沈着するゾル
・ゲル技術を開示している。このゾル・ゲル技術では、
基板の上に溶液が沈着され、そしてゲル化が行われ、そ
して次に交差連結され、そして蒸発により溶媒が除去さ
れて稠密化され、これらの段階により多孔質誘電体が作
成される。この方法の第１の問題点は、膜の稠密化であ
る。このために、小さな誘電率という特性を利用する応
用に適切である方法とはいえない。この方法により作成
される誘電体の多孔度は、典型的には、１５％ないし５
０％であり、そして膜の厚さは乾燥期間中に少なくとも
２０％は永久的に収縮する。さらに高い多孔度（例え
ば、４０％〜５０％）は、このようなマイクロ回路の応
用に対して通常は大き過ぎる孔寸法の場合にしか達成す
ることができない。最終の構造体はゲルでなく、固体材
料の孔あき（これらの孔は孤立した空洞であるよりはむ
しろ、相互に連結されているのが普通である）多孔質構
造体であるが、これらの材料は、通常、キセロゲルと呼
ばれる。
【０００７】
【問題点を解決するための手段】本発明により、半導体
絶縁体として用いられる、多孔度分布を設計することが
できる、多孔質誘電体層を作成するための方法と、その
構造体が得られる。極めて多孔質である誘電体層（その
多孔度は通常５０％以上である。多孔度が７５％以上で
あることが好ましい。）により、１に近い誘電率を得る
ことができることが分かる。このような誘電体層を実際
の装置に用いる際、従来は分からなかった問題点の１つ
は、多孔質構造体をまわりの構造体に接合する問題であ
る。通常、多孔度が大きいと、接合強度は（同様な組成
の固体誘電体層に比べて）小さくなる。それは、接触面
積が小さくなるからである。このことのために、多孔質
層と非多孔質層との間の界面は、多孔質構造体それ自身
よりも弱くなる（したがって、破損しやすくなる）。
【０００８】このような多孔質に関して従来は分からな
かったが、しかし関連するまた別の問題点は、この層の
露出した表面が脆くなり、したがって、表面が破損しや
すくなることである。わずかな破損であっても、マイク
ロ回路に応用した場合、大きな問題点が生ずる。それは
このような破損により粒子が発生し、そしてこれらの粒
子が装置を汚染し、および装置の正しい動作を妨げるか
らである。これら２つの問題点は、本発明により軽減す
ることができる。本発明により得られる多孔質誘電体層
は、その頂部および／または底部の界面が丈夫であり、
そして多孔質誘電体層のコア部ではなお極めて多孔質で
あって誘電率が小さく、静電容量的結合が小さい。本発
明による１回の乾燥段階ですべての多孔質部分層を乾燥
することができるので、頂部部分層だけが乾燥状態で環
境にさらされることになる。さらに、ゲル化の時点で多
孔質部分層を接合することにより、期待された以上に得
られた利点は、それぞれの層のゲル化段階と乾燥段階と
が分離して行われた場合よりも、ゲルとゲルとの間の接
合がはるかに強いことである。複合多孔質誘電体層の要
求された構造的な特性および／または低誘電率の特性を
実現するために、隣接する部分層の多孔度が少なくとも
２０％だけ異なるように設計できることは、本発明の多
くの応用において好ましいことである。通常、多孔度が
１５％ないし５０％の部分層が構造的な支持体として好
ましく、一方、多孔度が５０％以上である部分層が低誘
電率部分層として好ましい（多孔度が７５％以上である
ことがさらに好ましい）。
【０００９】本発明により、半導体装置の上に多孔質誘
電体を作成する方法が得られる。この方法は、パターン
に作成された層を基板の上に備える段階を有する。この
パターンに作成された層は、厳密には、導電体の層であ
ることができる、または導電体の部分層と絶縁体の部分
層との複合層であることができる。本発明の方法はさら
に、湿ったゲルを作成することが可能な１種類または複
数種類の溶液を備える段階と、これらの溶液で基板を１
回または複数回被覆する段階およびゲル化する段階を有
する。多重の湿式ゲル部分層のおのおのに対し、異なる
組成の溶液を用いることにより、またはそれぞれの部分
層に対してゲル化の条件を変えることにより、それぞれ
の部分層が本質的に異なる多孔度を有することができ
る。この方法はさらに、多孔質誘電体の中に多孔度の勾
配を作成するために、湿ったゲルを制御された方式で乾
燥する段階を有することができる。この制御された乾燥
段階は、例えば、揮発度の異なる２種類またはさらに多
数種類の溶質を用いて実行することができ、および湿っ
たゲルの中に存在する溶質の比率が乾燥期間中に変化す
るように制御された蒸発を用いて実行することができ
る。この制御された蒸発は、乾燥の際の雰囲気の中の溶
質の分圧を個別に制御することにより行うことができ
る。制御された乾燥のまた別の方法は、孔流体の表面張
力および／またはその他の性質を変えるために、乾燥期
間中に湿ったゲルの温度を変える方法である。
【００１０】本発明によりまた、半導体装置の上におけ
る静電容量的結合が小さい構造体が得られる。この構造
体は、基板の上に配置されたパターンに作成された層
と、このパターンに作成された層の中に存在する少なく
とも隙間に沈着された多孔質誘電体層と、を有する。こ
の多孔質誘電体層は少なくとも２つの多孔質誘電体部分
層で構成されることができ、そしてこれらの部分層は多
孔度が少なくとも２０％だけ異なる共通遷移領域を共有
する。この多孔質誘電体の中の孔は、孔の直径が８０ｎ
ｍ以下であることが好ましい。（孔の直径が２ｎｍと２
５ｎｍの間であることがさらに好ましい。）パターンに
作成された層は、厳密には、導電体の層であることがで
きる、または導電体部分層と絶縁体部分層との複合層で
あることができる。これらの多孔質部分層はかなりはっ
きりした境界で分けられる、または徐々に変化する傾斜
した遷移領域により分けられる。この構造体は、多孔質
誘電体層の上に沈着された、非多孔質誘電体層をさらに
有することができる。
【００１１】
【実施例】本発明の種々の特徴および利点は、添付図面
を参照しての下記説明により最もよく理解することがで
きるであろう。
【００１２】図１Ａ〜図１Ｄは、本発明の方法の１つの
典型的な実施例の半導体構造体の種々の段階における図
である。図１Ａに示されているように、パターンに作成
された導電体（例えば、アルミニウムと少量の銅との合
金で作成された導電体）２４が、絶縁体層２２の上に作
成される。絶縁体層２２は、導電体２４とこの装置の下
側の層との間の電気的接続を行うために、貫通孔（図示
されていない）を備えることができる。図１Ｂに示され
ているように、ゲル前駆溶液（その具体的な化学物質の
例のいくつかは下記で詳細に説明される）が導電体２４
の間の隙間に沈着され、そしてゲル化が行われ、第１湿
式ゲル部分層２５が作成される。この前駆溶液を沈着す
る方法は、例えば、溶媒の蒸発を制限する制御された雰
囲気の中でのスピン・オン技術であることができる。こ
の前駆溶液は、例えば、下記の２段階処理工程により作
成することができる。第１のＴＥＯＳストックと呼ばれ
る溶液は、テトラエチルオルソケイ酸塩（ＴＥＯＳ）
と、エタノールと、水と、ＨＣｌと、をモル比で約１：
３：１：０．０００７の割合で混合した混合体が、６０
度Ｃで１５分間、一定の還流の下でこれらの成分を撹拌
することにより作成される。第２には、０．０５Ｍの水
酸化アンモニウムがＴＥＯＳストックに、ＴＥＯＳスト
ックの１ｍｌ当たりに０．１ｍｌの割合で添加される。
このストックに水酸化アンモニウムを添加することはゲ
ル化速度を大幅に増加させるから、この溶液をウエハに
急いで与えなければならない。（これらの２つの段階の
順序を逆にすることができる。）この溶液がウエハに与
えられた後、薄膜が永久的に乾燥することがないように
注意しなければならない。この溶液／ゲルが与えられた
ウエハは、乾燥段階の前、液体または飽和した雰囲気の
いずれかの中に常に浸されたままであることが好まし
い。この前駆溶液は、基板の上でゲル化が行われること
が好ましい。この処理工程は、溶液およびゲル化の方法
に応じて、１分から１２時間かけて行われるのが典型的
な場合である。この第１湿式ゲルは、１つまたはいくつ
かの制御された温度で、通常約１日（もっと短いことも
可能である）熟成を行うことができる。ゲル化および熟
成は、飽和したエタノール雰囲気の中で約３７度Ｃで約
２４時間の間、装置を放置することにより達成されるこ
とが好ましい。図１Ｃに示されているように、第２ゲル
前駆溶液（第１前駆溶液と同じであることができる）が
沈着され、そして第１湿式ゲル部分層２５の上でゲル化
され、第２湿式ゲル部分層２６が作成される。これらの
第１部分層および第２部分層を異なるゲル化／熟成状態
に置くことにより、これら２つの層のそれぞれの多孔度
を変えることができる。または、前駆溶液の中の溶媒の
比率を変えることにより、それぞれの多孔度を調整する
ことができる。
【００１３】第１湿式ゲル部分層２５および第２湿式ゲ
ル部分層２６が乾燥されて、図１Ｄに示されているよう
に、第１多孔質誘電体部分層２８および第２多孔質誘電
体部分層２９が作成される。図１Ｄに示された本発明の
１つの重要な特徴は、第１湿式ゲル部分層２５を、上に
ある部分層を通して、乾燥することができることであ
る。それは、連続した孔あき構造体（および乾燥用通
路）が、乾燥の最前面（乾燥の最前面は、湿ったゲルの
中の孔の流体の液相と気相との間の境界面である）の上
に保持されるからである。最後に、部分層２９に対して
選定された多孔度と厚さとに応じて、この乾燥段階の
後、非多孔質誘電体層３０を沈着することが好ましい。
この層は、化学蒸気沈着（ＣＶＤ）技術により沈着され
た二酸化シリコンで構成されることが好ましい。
【００１４】多孔度が設計された１つの具体的な実施例
として、部分層２８および部分層２９の多孔度を、それ
ぞれ、約８０％および３０％に選定することができる。
多孔度が８０％の部分層は、導電体２４の間に、極めて
小さな誘電率（ｋ＜１．５）を有する誘電体領域を形成
することができる。けれども、もしこの同じ層が沈着の
後に処理が行われるならば、表面の近くの極めて薄い多
孔質壁（多くの場合に幅が１０原子以下である多孔質
壁）が、破損および微粒子状の汚染を受けることがあり
得る。稠密な頂部部分層でこの８０％多孔質層に蓋をす
ることにより、およびこの稠密な頂部部分層を通して乾
燥を行うことにより、通常、脆弱性と破損との問題点を
回避することができる。
【００１５】湿ったゲルを乾燥する処理工程は、現在の
乾燥の最前面に沿って孔の中の流体を蒸発させる段階を
有する。（液体から蒸気への）相変化が孔の中の乾燥の
最前面に沿って存在するが、孔の中の流体はメニスカス
を形成する。（蒸発の期間中、孔の中の流体と蒸気との
間に、通常、三日月形の境界面ができる。）このメニス
カスは、孔の中の流体の表面張力が孔の内壁に内向きの
圧力を及ぼしている（通常、流体によっては外向きの圧
力を及ぼすこともある）ことを示す。この毛細管圧力Ｐ
は、孔の中の流体の表面張力ＴS と、接触角ｑ（孔の内
壁表面と流体のメニスカスとが接触している角度）と、
孔の半径ｒとの間に、次の方程式で示される関係があ
る。
【００１６】
【数１】
【００１７】乾燥の期間中、通常、Ｐがゲルの強度と平
衡に達する点にまでゲルが収縮する。この収縮は、乾燥
したゲルの最終的な多孔度を決定する１つの因子であ
る。したがって、これまでに開発されてきた多くの技術
は、要求された多孔度を達成するために、表面張力、ま
たは接触角、または孔の半径、を変更することを行って
いた。けれども、乾燥期間中のゲルの収縮は、マイクロ
回路に応用される場合、通常、多くの好ましくない効果
を生ずることが分かってきた。
【００１８】モノリシック・キセロゲル合成の際の毛細
管圧力の問題点を回避するために、エーロゲル技術が開
発された。この方式のキセロゲル技術は、通常、臨海超
過圧力および臨海超過温度の状態の下で、湿ったゲルか
ら溶媒が除去される。溶媒を臨海超過領域の中で除去す
ることにより、液体溶媒の蒸発は起こらなく、その代わ
り圧縮された液体から臨海超過加熱された蒸気に、明確
な状態の境界面が存在しないで、この操作の期間中流体
はその密度が一定の変化を持続する。この技術により、
毛細管圧力の問題点を完全に回避することができる。そ
れは、孔の中に状態変化の境界面が全く存在しないから
である。このエーロゲル技術を半導体の製造に適用する
ことは、問題点がありそしてコストが高くなるように見
える。用いられる典型的な溶媒は大きな臨界圧力（例え
ば、エタノールは６５．０キログラム／ｃｍ2 （９２４
ｐｓｉ）、二酸化炭素は７５．４キログラム／ｃｍ
2 （１０７１ｐｓｉ））を有し、このことは多くの場
合、応用を困難にする。例えば、これらの圧力は、以前
に作成された多孔質誘電体層で大気圧の下で蓋キャップ
をされたこのような多孔質誘電体層を破壊する傾向があ
る、または以前に作成された多孔質誘電体層で蓋キャッ
プをされないままである多孔質誘電体層の孔の中に湿っ
たゲルを無理に押し込める傾向があり、そしてゲルの乾
燥が終わる前にゲルがウエハから押し出されるのを防止
するために、湿ったゲルをウエハの縁に閉じ込めること
が必要である。それにもかかわらず、本発明を実施する
際、この臨界超過技術を有効に利用して、多孔度が高く
かつ微細な孔を備えた構造体を、一定の条件の下でこの
処理工程を用いて作成することができる。
【００１９】この実施例に代わるものとして、本発明
は、真空から臨界点近くまでの範囲内の圧力に応用でき
る、一群の新規な技術を有している。大気圧は、取り扱
うのが容易であることとおよび以前の多孔質層と両立し
得ることとにより、好ましい圧力である。これらの技術
において類似している１つの点は、孔の内壁の上の非常
に多数個の分子を別の分子で置き換える表面変態段階
が、湿ったゲルの上で実行されることである。この表面
変態段階は、典型的には、ハイドロキシルやアルコキシ
ルのような反応性表面群をメチル群のような安定な表面
群で置き換え、それにより、ゲル乾燥期間中の好ましく
ない凝縮反応（および収縮効果）を制御することができ
る。表面変態段階の期間中に置き換えられた反応性表面
群のパーセントを制御することにより、最終的の収縮
を、変態を受けていないキセロゲルの場合に典型的であ
る大きな収縮（制御されない収縮）から、臨界超過エー
ロゲル技術でのみ従来可能であった数パーセントだけの
収縮にまで調整可能であることが分かった。稠密化を大
幅に避けるために、典型的には、反応性表面群の約３０
パーセントが置き換えられなければならない。さらに、
置き換えられた表面種は、具体的な孔流体と組み合わせ
て、その湿り性質を考えて選定することができる。この
表面変態により、孔流体接触角を９０度に近い値にする
ことができる。流体接触角が９０度に近づく時、接触角
ｑのコサインは０に近付き、そして方程式１の毛細管圧
力Ｐはそれに比例して小さくなる。この表面変態により
表面凝縮反応が防止され、そしてまた孔流体接触角が変
わることにより毛細管圧力が小さくなり、それにより表
面変態されたゲルの中の孔が乾燥期間中にさらに存続し
続けることが可能であると思われる。この新規な技術に
より、大気圧の下で、従来の臨界超過で乾燥されたエー
ロゲルの場合と同等の平均孔直径と、多孔度と、全体と
しての収縮度とを有する、誘電体層を作成することがで
きる。
【００２０】表面変態のまた別の利点は、疎水性である
ことができることである。例えば、反応性表面群の１５
％のみをメチル群で置き換えるならば、この構造体を十
分に疎水性することができる。このことは、半導体処理
工程に用いられるすべての材料に対し１つの重要な特徴
であるが、多孔質材料に対しては特に重要な特徴であ
る。もし多孔質材料の表面が親水性（水を呼び込む性
質）であるならば、この構造体は通常の家庭用のスポン
ジに多くの点で似ている。家庭用のスポンジは、自重の
何倍もの水を保有することができる。けれども、孔の寸
法が極めて小さいので、親水性の多孔質誘電体はまわり
の空気から水を急速に集めることが可能である。装置の
製造の期間中においてこのことを防止することは、困難
を付加することになる。ゲルが乾燥される前に、多孔質
材料を疎水性にすることにより、この種の困難を回避す
ることができる。
【００２１】図２は、本発明に従う第２実施例の図であ
る。この第２実施例では、多孔質構造体は、層内誘電体
と層間誘電体との両方の役割を果たす。この実施例で
は、多孔質部分層２８の乾燥の期間中の収縮は制御され
るが、多孔質部分層２９に対しては制御されない（また
は、許容された有意の稠密化を除いて制御される）。第
１湿式ゲル（例えば、図１Ｂ）のゲル化および熟成の
後、この湿ったゲルから水を除去することができる。こ
の水の除去は、ウエハを純粋なエタノールに浸すことに
より行われることが好ましい。その後、表面変態段階を
実行することができる。この表面変態段階は、トリメチ
ルクロロシラン（ＴＭＣＳ）を体積率で１０％含有する
ヘキサン溶液の中に、ウエハを浸すことにより行われる
ことが好ましい。短い反応時間の後、非プロトン溶媒
（例えば、アセトン、ヘキサン）の中にウエハを浸すこ
とにより、そして過剰の溶媒を排出することにより、未
反応の表面変態化合物を除去するのが普通である。この
溶媒交換の後、図１Ｃの処理工程と同様の処理工程を用
いて、この表面変態第１湿式ゲルの上に、第２湿式ゲル
を沈着することができる。もしこの第２部分層が事実上
未変態のままであるならば、乾燥期間中にそれが大幅に
稠密化することがあり、一方、下にある変態された部分
層は事実上未稠密化のままであることができる。例え
ば、多孔質部分層２９は多孔度が２０％に過ぎなく、一
方、多孔質部分層２８は７５％以上の多孔度を有するこ
とができる。もし部分層２９が導電体２４の十分に上ま
で広がっており、そして十分に稠密であるならば、それ
は層間誘電体として全く適切である。
【００２２】前記で説明された実施例は、それぞれの層
が個別に形成される、逐次の湿式ゲル部分層作成を用い
た処理工程で作成される。可能なその他の実施例では、
最初は１個の湿式ゲル部分層であったものに対してその
多孔度の分布を制御する、または同様の効果を得るため
に層を調整する。これらの２つの方式を１つの実施例の
中に組み合わせることも可能である。図３Ａは、２つの
逐次の部分層方式に対する、１つの典型的な多孔度分布
を示した図である。図３Ｂは、１個の部分層を制御する
ことにより得られる同様な分布を示した図である。この
方式では、典型的には、逐次の部分層方式に比べて、多
孔度の間に幅の広い徐々に変わる遷移領域が得られる。
図３Ｃは、第３の多孔度分布を示した図である。この第
３の多孔度分布では、２個の稠密な部分層の間に「挟ま
れた」大きな多孔度のコア領域ができるように制御され
る。図３Ｄは同様な多孔度分布を示した図であるが、こ
れらの方式を組み合わせた多孔度分布のものである。図
３Ｄの場合には、第１稠密部分層が別個にゲル化され、
そして多孔質コア領域と第２稠密部分層とが同じゲル沈
着から作成される。
【００２３】ゲル沈着により最終的に得られる多孔度の
分布を制御するために、いくつかの技術を別々に、また
は組み合わせて用いることができる。その１つの技術
は、温度が制御された乾燥段階を有する。乾燥が進む
時、ゲルを備えた装置の温度が変わる。この温度は孔の
中の流体の表面張力に直接に影響を与え、したがって、
乾燥の最前面に沿っての毛細管圧力と収縮に影響を与え
る。例えば、ブタノールで湿らされたゲルにおいて、温
度が０度Ｃで乾燥を開始することができる。ある時点
で、温度が１１０度Ｃにまで上昇し、そして乾燥が継続
して行われる。ブタノールの表面張力は低い温度におい
て約５０％も高いから、ゲルの上の部分は下の部分より
も収縮する傾向があり、温度が変化する時点における乾
燥の最前面の位置に遷移領域が得られる。
【００２４】第２の技術は、揮発特性が異なることが好
ましい、および表面張力特性が異なることが好ましい、
および／または接触角特性が異なることが好ましい、孔
流体の混合体でゲルを湿らせることである。乾燥が進む
時、揮発性の高い流体は最初に蒸発する傾向があるの
で、孔流体の組成の比率が変化する。このことにより、
流体の相対濃度に対応する多孔度分布が得られる。低い
多孔度から高い多孔度への遷移、またはその逆の遷移、
のいずれかの遷移を得るために、流体を選定することが
できる。例えば、下部の多孔度が高い構造体を得るため
に、水（２５℃でＴS ＝７．２×１０-4ニュートン／ｃ
ｍ（７２ダイン／ｃｍ）、沸点＝１００℃）をブタノー
ル（２５℃でＴS ＝２．４×１０-4ニュートン／ｃｍ
（２４ダイン／ｃｍ）、沸点＝１１７℃）と混合し、そ
して遷移点の位置を決定するように２つの流体の相対容
積を定める。または、反対の効果を達成するために、水
とエタノール（２５℃でＴS ＝２．２×１０-4ニュート
ン／ｃｍ（２２ダイン／ｃｍ）、沸点＝７８．５℃）を
混合することができる。３層効果を達成するために、３
つの流体を混合することができる。
【００２５】図３Ｃまたは図３Ｄの多孔度分布に対応す
る構造体の実施例が、図４〜図６に示されている。図４
は、３個の部分層の多孔質誘電体構造体の図である。こ
の構造体において、部分層２７は稠密な部分層であり、
そして部分層２８は多孔度の高い部分層である。これら
２つの部分層は、（導電体２４の間の）導電体間の隙間
を事実上満たしている。部分層２９は、例えば、第２の
稠密な部分層であり、そしてこの第２の稠密な部分層２
９により、層間誘電体が完成する。この構造体により、
（部分層２７と絶縁体層２２との間の）底部接着が良好
であることと、導電体２４の間に誘電率の小さな材料
（部分層２８）が配置されることと、比較的丈夫な頂部
部分層２９を備えることにより、壊れやすいコア部分層
２８の強度を補強しかつ保護することとの利点が得られ
る。
【００２６】図５は、多孔質部分層が作成される前に、
導電体２４の頂部の上に誘電体頂部スペーサ５８が作成
された実施例の図である。この作成は、絶縁体層２２の
上に導電体の膜（例えば、アルミニウムと少量の銅との
合金の膜）を沈着する段階と、その上に絶縁体の膜（例
えば、二酸化シリコンの膜）を沈着する段階と、これら
２つの膜を１つのフォトレジスト・マスクでパターンに
作成する段階と、により実行することができる。この構
造体では、多孔質部分層２８と多孔質部分層２９との間
の遷移領域の位置は、図５の場合程には重大ではない。
この遷移領域を頂部スペーサ５８の下の中間の付近に好
ましく配置することにより、層間の静電容量をさらに正
確に制御することができ、そして部分層２９を通しての
静電容量的縁効果を小さくすることができ、そしてパタ
ーンに作成された層と部分層２９との間の接触をさらに
よくすることができる。
【００２７】図６は、図５の構造体に、誘電体底部スペ
ーサ６０をパターンに作成された層として付加された実
施例の図である。導電体２４は、貫通孔を通して、装置
の下側の層に電気的に接続されるのが最も普通であるか
ら、この層がまず作成され、そして絶縁体層２２の一部
分としてパターンに作成されることが好ましい。けれど
も、絶縁体層２２の上側部分層（例えば、下にある二酸
化シリコン層を備え、窒化シリコンで作成された頂部部
分２２）をエッチング選択ハード・マスクとして用いる
技術により、（導電体をマスクとして用いて導電体層を
エッチングした後）導電体２４の間にあるハード・マス
クの一部分を除去することが可能であり、それにより導
電体２４の下に底部スペーサ６０が残ることができる。
この実施例では、稠密な多孔質部分層２７が導電体２４
のレベル以下に実効的に「低下」し、それにより、静電
容量がさらに小さくなり、および稠密な部分層２７を通
しての静電容量の縁効果がさらに小さくなる。
【００２８】最後に図７は、図６の構造体において多孔
質部分層２９が（および頂部スペーサ５８の頂部部分も
多分）除去された構造体の図である。もしこの固体層の
みを通しての貫通孔エッチングが必要であるならば、お
よび／または、頂部表面の平坦化が必要であるならば、
このことは好ましいことである。部分層２９の頂部部分
のこの除去は、制御された化学的エッチング段階によ
り、または機械的研磨段階により、実行することができ
る。
【００２９】下記の表により、図で相互参照されたいく
つかの実施例を概観することができる。
【００３０】
【表１】
【００３１】本発明の範囲は、前記で説明された特定の
実施例に限定されるわけではない。前記で説明された特
定の実施例は例示された実施例であって、本発明の範囲
がこれらの実施例に限定されることを意味するものでは
ない。本発明は、本発明の範囲内に入るすべての処理工
程および構造体を包含するものである。例えば、本発明
に適切である前駆溶液から湿ったゲルを最初に作成する
のに、公表されている他の多くの方法を応用できること
は、当業者にはすぐに分かるであろう。または、シリカ
の一部分を有機物で置き換えることができ、一方、主と
してシリカである（シリコンの５０原子パーセント以下
が置き換えられる）材料をなお有することができる。乾
燥された多孔質層の後での焼き出し、例えば、１００度
Ｃないし４５０度Ｃにおける減圧された雰囲気中での焼
き出しは、稠密な蓋キャップ層を沈着する前に実行する
ことができる。前記で説明されたすべての実施例におい
て、導電体の上を被覆するように、比較的薄い不動態化
層を沈着する段階を付加することができる。本発明の範
囲内において、これらの特定の実施例の性質を組み合わ
せることができる。
【００３２】以上の説明に関して更に以下の項を開示す
る。 （１）（イ） パターンに作成された層を基板の上に備
える段階と、（ロ） 湿ったゲルを作成することが可能
な溶液を備える段階と、（ハ） 前記溶液で前記基板を
被覆する段階と、（ニ） 孔あき構造体に構成された孔
を有する湿ったゲルを前記基板の上に作成するために、
前記溶液をゲル化する段階と、（ホ） 前記湿ったゲル
を制御された方式で乾燥する段階であって、前記乾燥段
階により多孔度が垂直方向に分離された少なくとも２つ
の領域を有する多孔質誘電体層が作成され、かつ前記領
域の対が少なくとも２０％だけ多孔度が異なる共通の遷
移領域を共有し、かつ前記多孔質誘電体が８０ｎｍ以下
の平均孔直径を有し、それにより極めて多孔質である部
分層を前記多孔質誘電体層の中に組み込むことが容易に
実行できる、前記乾燥段階と、を有する、半導体装置の
上に多孔質誘電体を作成する方法。 （２） 第１項記載の方法において、制御された方式で
実施される前記乾燥段階が（イ） 前記湿ったゲルの中
に含まれる孔流体を揮発度の異なる少なくとも２種類の
溶媒を要求された混合体に調整する段階と、（ロ） 多
孔度の実効的変化が前記多孔質誘電体の垂直横断面にお
いて事実上達成されるように、前記湿ったゲルの中に存
在する前記溶媒の比率が前記乾燥期間中に変化するよう
に前記溶媒の蒸発を制御する段階と、を有する、前記方
法。
【００３３】（３） 第１項記載の方法において、制御
された方式で実施される前記乾燥段階が前記孔流体の表
面張力を変えるために前記ゲルの中に含まれる孔流体の
温度を変える段階を有し、それにより多孔度の実効的変
化が前記多孔質誘電体の垂直横断面において事実上達成
される、前記方法。 （４） 第１項記載の方法において、前記ゲル化段階の
後、前記孔の表面の上の反応性群の少なくとも３０％を
事実上安定な表面群で置き換える段階を有し、それによ
り前記乾燥段階の期間中の前記ゲルの収縮が制御され
る、前記方法。 （５） 第１項記載の方法において、前記パターンに作
成された層が、アルミニウムと、銅と、チタンと、白金
と、金と、タングステンと、ポリシリコンと、タンタル
と、ニッケルと、ＴｉＮと、ＴｉＳｉ2 と、それらの組
み合わせとを有する群から選定された材料で構成された
導電体を有する、前記方法。 （６） 第５項記載の方法において、前記パターンに作
成された層が少なくとも１つの誘電体部分層をさらに有
する、前記方法。
【００３４】（７）（イ） パターンに作成された層を
基板の上に備える段階と、（ロ） 湿ったゲルを作成す
ることが可能な第１溶液および第２溶液を備える段階
と、（ハ） 前記第１溶液で前記基板を被覆する段階
と、（ニ） 孔あき構造体に構成された孔を有しかつ第
１多孔度を有する第１湿式ゲルを前記基板の上に作成す
るために前記第１溶液をゲル化する段階と、（ホ） 前
記第２溶液で前記基板を被覆する段階と、（ヘ） 孔あ
き構造体に構成された孔を有しかつ第２多孔度を有する
第２湿式ゲルを前記第２湿式ゲルと接触して作成するた
めに前記第２溶液をゲル化する段階であって、前記第１
多孔度と前記第２多孔度とが少なくとも２０％だけ異な
る、前記ゲル化段階と、（ト） 多孔質誘電体層を作成
するために前記第１湿式ゲルおよび前記第２湿式ゲルを
乾燥する段階であって、前記多孔質誘電体が８０ｎｍ以
下の平均孔直径を有し、それにより極めて多孔質である
層状領域を前記多孔質誘電体層の中に組み込むことが容
易に実行される、前記乾燥段階と、を有する、半導体装
置の上に多孔質誘電体を作成する方法。 （８） 第７項記載の方法において、前記第１湿式ゲル
の前記孔の表面の上の反応性群の少なくとも３０％を事
実上安定な表面群で置き換える段階を有し、それにより
前記乾燥段階の期間中の前記第１湿式ゲルの収縮が制御
される、前記方法。 （９） 第７項記載の方法において、前記第２湿式ゲル
の前記孔の表面の上の反応性群の少なくとも３０％を事
実上安定な表面群で置き換える段階を有し、それにより
前記乾燥段階の期間中の前記第２湿式ゲルの収縮が制御
される、前記方法。 （１０） 第７項記載の方法において、前記第１湿式ゲ
ルが５０％以上の多孔度を有する第１多孔質誘電体部分
層を形成し、かつ前記第２湿式ゲルが１５％ないし５０
％の範囲の多孔度を有する第２多孔質誘電体部分層を形
成する、前記方法。 （１１） 第７項記載の方法において、（イ） 湿った
ゲルを作成することが可能な第３溶液を備える段階と、
（ロ） 前記第２溶液を前記ゲル化する段階の後、前記
第２湿式ゲルと接触する第３湿式ゲルを作成するために
前記基板を前記第３溶液で被覆する段階および前記第３
溶液をゲル化する段階であって、前記第３湿式ゲルが孔
あき構造体に構成された孔を有しかつ第３多孔度を有
し、かつ前記第２多孔度と前記第３多孔度とが少なくと
も２０％だけ異なる、前記被覆段階およびゲル化段階
と、（ハ） 前記乾燥段階の期間中、前記第３湿式ゲル
をまた乾燥する段階と、をさらに有する、前記方法。 （１２） 第１１項記載の方法において、前記第１湿式
ゲルおよび前記第３湿式ゲルが１５％ないし５０％の多
孔度を有する第１多孔質誘電体部分層および第３多孔質
誘電体部分層を形成し、および前記第２湿式ゲルが５０
％よりも大きな多孔度を有する第２多孔質誘電体部分層
を形成する、前記方法。
【００３５】（１３）（イ） 基板の上に備えられたパ
ターンに作成された層と、（ロ） 前記パターンに作成
された層により形成された少なくとも隙間に沈着された
多孔質誘電体層と、を有する半導体装置であって、前記
多孔質誘電体層が少なくとも２つの多孔質誘電体部分層
で形成され、かつ前記部分層の対が少なくとも２０％だ
け多孔度が異なる共通の遷移領域を共有し、かつ前記多
孔質誘電体層の中の孔の直径の平均が８０ｎｍ以下であ
り、それにより誘電率が２．０以下である極めて多孔度
の高い誘電体部分層を半導体装置に効果的に接着するこ
とができ、かつ極めて多孔度の高い部分層の破損により
生ずる粒子によっての汚染を避けることができる、前記
半導体装置。 （１４） 第１３項記載の半導体装置において、前記パ
ターンに作成された層が、アルミニウムと、銅と、チタ
ンと、白金と、金と、タングステンと、ポリシリコン
と、タンタルと、ニッケルと、ＴｉＮと、ＴｉＳｉ
2 と、それらの組み合わせとを有する群から選定された
材料で構成された導電体を有する、前記半導体装置。 （１５） 第１４項記載の半導体装置において、前記パ
ターンに作成された層が少なくとも１つの誘電体部分層
とをさらに有する、前記半導体装置。 （１６） 第１３項記載の半導体装置において、前記多
孔質誘電体層が頂部多孔質誘電体部分層および底部多孔
質誘電体部分層を有し、かつ前記頂部多孔質部分層が１
５％ないし５０％の多孔度を有し、かつ前記底部多孔質
部分層が５０％よりも大きな多孔度を有する、前記半導
体装置。 （１７） 第１３項記載の半導体装置において、前記多
孔質誘電体層が頂部多孔質誘電体部分層と中間部多孔質
誘電体部分層と底部多孔質誘電体部分層とを有し、かつ
前記頂部多孔質部分層および前記底部多孔質部分層が１
５％ないし５０％の多孔度を有し、かつ前記中間部多孔
質部分層が５０％よりも大きな多孔度を有する、前記半
導体装置。 （１８） 第１３項記載の半導体装置において、前記共
通遷移領域が多孔度の徐々に変化する領域を有する、前
記半導体装置。 （１９） 第１３項記載の半導体装置において、前記共
通遷移領域が前記多孔質誘電体層の高さ全体の少なくと
も半分を占める、前記半導体装置。 （２０） 第１３項記載の半導体装置において、前記多
孔質誘電体層を被覆する非多孔質誘電体層をさらに有す
る、前記半導体装置。
【００３６】（２１） 本発明により、隣接する導電体
の間の静電容量が小さい半導体装置を製造する処理工程
が得られる。前記処理工程は、少なくとも多孔質誘電体
部分層２８および２９を作成するために、導電体２４の
間および導電体２４の上に、１種類または多数種類の溶
液を与える段階およびそれをゲル化する段階と、前記湿
ったゲルを乾燥する段階と、を有することができる。前
記溶液の組成と、前記ゲル化の条件と、前記乾燥の温度
と、前記湿ったゲルの中の溶媒の組成と、またはこれら
の方式の組み合わせとを変えることにより、前記部分層
の多孔度を個別に設計することができる。多孔質層２８
の上に、非多孔質誘電体層３０を作成することができ
る。これで、層間誘電体が完成する。多孔質誘電体層を
作成するための新規な処理工程が開示される。この処理
工程は、真空または雰囲気圧力の下で実行することがで
きるが、臨界超過圧力の下でゲルを乾燥することによっ
てのみ従来達成することができる多孔質誘電体層に匹敵
する多孔度と、孔寸法と、乾燥期間中の誘電体の収縮と
を得ることができる。
【００３７】同じ譲渡人に譲渡された下記の出願中米国
特許の内容は、本願の開示に援用されている。
【００３８】
【表２】 ＴＩケ− シリア 受付日 発明人 名称 ス番号 ル番号 TI-18941 − 5/20/94 グナ−デ 電子装置に応用される低誘電率材料 (Gnade) (A Low Dielectric Constant ほか Material For Electronics Applications) TI-19072 − 5/20/94 ハ−ブマン 集積化された低密度誘電体を備えた (Havemann) 相互接続構造体(Interconnect ほか Structure with an Integrated Low Density Dielectric) TI-19253 − 5/27/94 ハ−ブマン サブミクロン相互接続体の選択的隙 (Havemann) 間充填のための２段階金属エッチン ほか グ処理工程およびその構造体(Tow- Step Metal Etch Process For Selective Gap Fill of Submicron Interconnects and Structure For Same)
【図面の簡単な説明】
【図１】本発明を典型的な装置に応用した１つの実施例
の横断面図であって、Ａ〜Ｄは本発明の１つの実施例の
順次の段階における半導体装置の一部分の横断面図。
【図２】非多孔質頂部層を有しない第２実施例の横断面
図。
【図３】本発明の実施例の多孔度分布のグラフであっ
て、Ａ〜Ｄは可能な種々の多孔度分布のグラフ。
【図４】３種類の多孔度領域を備えたまた別の半導体装
置の横断面図。
【図５】導電体の頂部に誘電体スペーサが取り付けられ
たまた別の構造体の横断面図。
【図６】３種類の多孔度領域を備え、かつ導電体の頂部
と底部との両方に誘電体スペーサが取り付けられた、さ
らに別の半導体装置の横断面図。
【図７】図６の装置の上側層の頂部部分が除去された後
の装置の横断面図。
【符号の説明】
２４ 導電体層 ２５ 多孔質誘電体層 ２８ 第１多孔質誘電体層 ２９ 第２多孔質誘電体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダグラス エム．スミス アメリカ合衆国ニューメキシコ州アルブカ ーケ，エヌ．イー．，マーケット プレー ス 1412

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】（イ） パターンに作成された層を基板の
    上に備える段階と、 （ロ） 湿ったゲルを作成することが可能な溶液を備え
    る段階と、 （ハ） 前記溶液で前記基板を被覆する段階と、 （ニ） 孔あき構造体に構成された孔を有する湿ったゲ
    ルを前記基板の上に作成するために、前記溶液をゲル化
    する段階と、 （ホ） 前記湿ったゲルを制御された方式で乾燥する段
    階であって、前記乾燥段階により多孔度が垂直方向に分
    離された少なくとも２つの領域を有する多孔質誘電体層
    が作成され、かつ前記領域の対が少なくとも２０％だけ
    多孔度が異なる共通の遷移領域を共有し、かつ前記多孔
    質誘電体が８０ｎｍ以下の平均孔直径を有し、それによ
    り極めて多孔質である部分層を前記多孔質誘電体層の中
    に組み込むことが容易に実行できる、前記乾燥段階と、
    を有する、半導体装置の上に多孔質誘電体を作成する方
    法。
  2. 【請求項２】（イ） 基板の上に備えられたパターンに
    作成された層と、 （ロ） 前記パターンに作成された層により形成された
    少なくとも隙間に沈着された多孔質誘電体層と、を有す
    る半導体装置であって、前記多孔質誘電体層が少なくと
    も２つの多孔質誘電体部分層で形成され、かつ前記部分
    層の対が少なくとも２０％だけ多孔度が異なる共通の遷
    移領域を共有し、かつ前記多孔質誘電体層の中の孔の直
    径の平均が８０ｎｍ以下であり、それにより誘電率が
    ２．０以下である極めて多孔度の高い誘電体部分層を半
    導体装置に効果的に接着することができ、かつ極めて多
    孔度の高い部分層の破損により生ずる粒子によっての汚
    染を避けることができる、前記半導体装置。
JP7140792A 1994-06-07 1995-06-07 電子装置のための低誘電率材料である多孔質誘電体 Pending JPH0859362A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US255157 1994-06-07
US08/255,157 US5494858A (en) 1994-06-07 1994-06-07 Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications

Publications (1)

Publication Number Publication Date
JPH0859362A true JPH0859362A (ja) 1996-03-05

Family

ID=22967092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7140792A Pending JPH0859362A (ja) 1994-06-07 1995-06-07 電子装置のための低誘電率材料である多孔質誘電体

Country Status (4)

Country Link
US (2) US5494858A (ja)
EP (1) EP0687004B1 (ja)
JP (1) JPH0859362A (ja)
DE (1) DE69529018T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190459B1 (en) 1998-01-07 2001-02-20 Tokyo Electron Limited Gas treatment apparatus
US6248168B1 (en) 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
JP2003519924A (ja) * 2000-01-05 2003-06-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信号処理時間が減じられた半導体装置およびその製造方法
US6710428B2 (en) 1997-10-14 2004-03-23 Micron Technology, Inc. Porous silicon oxycarbide integrated circuit insulator
JP2006500769A (ja) * 2002-09-20 2006-01-05 ハネウェル・インターナショナル・インコーポレーテッド 低ｋ材料用の中間層接着促進剤
JP2007073914A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP2008193038A (ja) * 2007-02-07 2008-08-21 United Microelectronics Corp 多孔質低誘電率層の製造方法及び構造、相互接続処理方法及び相互接続構造
JP4521992B2 (ja) * 1998-04-01 2010-08-11 旭化成株式会社 配線構造体の製造方法

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5658832A (en) * 1994-10-17 1997-08-19 Regents Of The University Of California Method of forming a spacer for field emission flat panel displays
US5627082A (en) * 1995-03-29 1997-05-06 Texas Instruments Incorporated High thermal resistance backfill material for hybrid UFPA's
US6319852B1 (en) 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
US5807607A (en) 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
US6063714A (en) * 1995-11-16 2000-05-16 Texas Instruments Incorporated Nanoporous dielectric thin film surface modification
US5753305A (en) * 1995-11-16 1998-05-19 Texas Instruments Incorporated Rapid aging technique for aerogel thin films
US5736425A (en) * 1995-11-16 1998-04-07 Texas Instruments Incorporated Glycol-based method for forming a thin-film nanoporous dielectric
US6380105B1 (en) 1996-11-14 2002-04-30 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US6037277A (en) * 1995-11-16 2000-03-14 Texas Instruments Incorporated Limited-volume apparatus and method for forming thin film aerogels on semiconductor substrates
US6130152A (en) * 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
JPH09219448A (ja) * 1996-02-09 1997-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5965202A (en) * 1996-05-02 1999-10-12 Lucent Technologies, Inc. Hybrid inorganic-organic composite for use as an interlayer dielectric
DE19648798C2 (de) * 1996-11-26 1998-11-19 Hoechst Ag Verfahren zur Herstellung von organisch modifizierten Aerogelen durch Oberflächenmodifikation des wäßrigen Gels (ohne vorherigen Lösungsmitteltausch) und anschließender Trocknung
US5922299A (en) 1996-11-26 1999-07-13 Battelle Memorial Institute Mesoporous-silica films, fibers, and powders by evaporation
KR19980064176A (ko) * 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6455130B1 (en) * 1997-04-17 2002-09-24 Alliedsignal Inc. Nanoporous dielectric films with graded density and process for making such films
US6670022B1 (en) 1997-04-17 2003-12-30 Honeywell International, Inc. Nanoporous dielectric films with graded density and process for making such films
CN1260908A (zh) * 1997-04-17 2000-07-19 联合讯号公司 渐变密度的纳米孔绝缘薄膜及其制法
US6048804A (en) * 1997-04-29 2000-04-11 Alliedsignal Inc. Process for producing nanoporous silica thin films
DE19718740A1 (de) 1997-05-02 1998-11-05 Hoechst Ag Verfahren zur Granulierung von Aerogelen
DE19718741A1 (de) 1997-05-02 1998-11-05 Hoechst Ag Verfahren zur Kompaktierung von Aerogelen
EP0881668A3 (en) * 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
KR19980087552A (ko) * 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
US6800928B1 (en) * 1997-05-28 2004-10-05 Texas Instruments Incorporated Porous integrated circuit dielectric with decreased surface porosity
JP3173426B2 (ja) * 1997-06-09 2001-06-04 日本電気株式会社 シリカ絶縁膜の製造方法及び半導体装置の製造方法
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
US5801092A (en) * 1997-09-04 1998-09-01 Ayers; Michael R. Method of making two-component nanospheres and their use as a low dielectric constant material for semiconductor devices
US6333556B1 (en) 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US6858526B2 (en) * 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
EP0917199A3 (en) * 1997-11-17 2001-04-11 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
DE19756633A1 (de) 1997-12-19 1999-06-24 Hoechst Ag Verfahren zur unterkritischen Trocknung von Lyogelen zu Aerogelen
DE19801004A1 (de) * 1998-01-14 1999-07-15 Cabot Corp Verfahren zur Herstellung von im wesentlichen kugelförmigen Lyogelen in wasserunlöslichen Silylierungsmitteln
US6149987A (en) * 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
JP2002517585A (ja) 1998-06-05 2002-06-18 カボット・コーポレーション ナノ多孔質相互浸透有機−無機網目構造
US6140221A (en) * 1998-07-29 2000-10-31 Philips Electronics North America Corp. Method for forming vias through porous dielectric material and devices formed thereby
EP1118110A1 (en) * 1998-08-27 2001-07-25 AlliedSignal Inc. Process for optimizing mechanical strength of nanoporous silica
US6614097B1 (en) 1998-09-30 2003-09-02 Lsi Logic Corporation Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device
TW429576B (en) * 1998-10-14 2001-04-11 United Microelectronics Corp Manufacturing method for metal interconnect
US6472335B1 (en) 1998-10-19 2002-10-29 Taiwan Semiconductor Manufacturing Company Methods of adhesion promoter between low-K layer and underlying insulating layer
US6617772B1 (en) 1998-12-11 2003-09-09 Candescent Technologies Corporation Flat-panel display having spacer with rough face for inhibiting secondary electron escape
US6403209B1 (en) * 1998-12-11 2002-06-11 Candescent Technologies Corporation Constitution and fabrication of flat-panel display and porous-faced structure suitable for partial or full use in spacer of flat-panel display
US6090724A (en) * 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6383466B1 (en) 1998-12-28 2002-05-07 Battelle Memorial Institute Method of dehydroxylating a hydroxylated material and method of making a mesoporous film
US6329017B1 (en) 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
US6204202B1 (en) 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
US6413882B1 (en) 1999-04-14 2002-07-02 Alliedsignal Inc. Low dielectric foam dielectric formed from polymer decomposition
US6287987B1 (en) 1999-04-30 2001-09-11 Lsi Logic Corporation Method and apparatus for deposition of porous silica dielectrics
US6251788B1 (en) * 1999-05-03 2001-06-26 Winbond Electronics Corp. Method of integrated circuit polishing without dishing effects
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6413854B1 (en) 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6528153B1 (en) 1999-09-30 2003-03-04 Novellus Systems, Inc. Low dielectric constant porous materials having improved mechanical strength
US20040089238A1 (en) * 1999-10-04 2004-05-13 Jerome Birnbaum Vacuum/gas phase reactor for dehydroxylation and alkylation of porous silica
US6329062B1 (en) 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6465365B1 (en) 2000-04-07 2002-10-15 Koninklijke Philips Electronics N.V. Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
EP1172847A3 (en) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw A method to produce a porous oxygen-silicon layer
US6753270B1 (en) 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
US6512292B1 (en) 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
DE10059935A1 (de) * 2000-11-28 2002-06-06 Infineon Technologies Ag Dicht gepackte Halbleiterstruktur und Verfahren zum Herstellen einer solchen
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US6533855B1 (en) 2001-02-13 2003-03-18 Novellus Systems, Inc. Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents
DE10109877A1 (de) 2001-03-01 2002-09-19 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung
US6780499B2 (en) * 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
JP4953523B2 (ja) * 2001-06-29 2012-06-13 ローム株式会社 半導体装置およびその製造方法
JP2005504433A (ja) * 2001-07-18 2005-02-10 トリコン ホールディングス リミティド 低誘電率層
AU2002343029A1 (en) * 2001-11-16 2003-06-10 Trikon Holdings Limited Forming low k dielectric layers
US7222821B2 (en) * 2001-11-21 2007-05-29 Matos Jeffrey A Method and apparatus for treating fuel to temporarily reduce its combustibility
US8042771B2 (en) 2007-05-25 2011-10-25 Karl F. Milde, Jr. Method and apparatus for treating fuel to temporarily reduce its combustibility
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US7196422B2 (en) 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
JP2004146798A (ja) * 2002-09-30 2004-05-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6861274B2 (en) * 2003-03-28 2005-03-01 Intel Corporation Method of making a SDI electroosmotic pump using nanoporous dielectric frit
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
US8263983B2 (en) 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US20050183740A1 (en) * 2004-02-19 2005-08-25 Fulton John L. Process and apparatus for removing residues from semiconductor substrates
DE102004031135A1 (de) 2004-06-28 2006-01-19 Infineon Technologies Ag Resistives Halbleiterelement basierend auf einem Festkörperionenleiter
JP4577715B2 (ja) * 2005-01-05 2010-11-10 株式会社神戸製鋼所 パターン電極を備えた多孔質誘電体基板の製造方法
US20060220251A1 (en) * 2005-03-31 2006-10-05 Grant Kloster Reducing internal film stress in dielectric film
US7425350B2 (en) * 2005-04-29 2008-09-16 Asm Japan K.K. Apparatus, precursors and deposition methods for silicon-containing materials
US20070173070A1 (en) * 2006-01-26 2007-07-26 Mei-Ling Chen Porous low-k dielectric film and fabrication method thereof
FR2896887B1 (fr) * 2006-02-02 2008-05-30 Essilor Int Article comportant un revetement mesoporeux presentant un profil d'indice de refraction et ses procedes de fabrication
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US7718525B2 (en) 2007-06-29 2010-05-18 International Business Machines Corporation Metal interconnect forming methods and IC chip including metal interconnect
US20090026924A1 (en) * 2007-07-23 2009-01-29 Leung Roger Y Methods of making low-refractive index and/or low-k organosilicate coatings
JP5098507B2 (ja) * 2007-08-10 2012-12-12 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US20090324928A1 (en) * 2008-06-26 2009-12-31 Vijayakumar Ramachandrarao Forming ultra low dielectric constant porous dielectric films and structures formed thereby
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US8593783B2 (en) 2012-02-16 2013-11-26 Elwha Llc Graphene mounted on aerogel
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US10008382B2 (en) 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
US10382312B2 (en) * 2016-03-02 2019-08-13 Fisher-Rosemount Systems, Inc. Detecting and locating process control communication line faults from a handheld maintenance tool
KR20180030280A (ko) * 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
US10822807B2 (en) 2019-02-18 2020-11-03 Royal Building Products (Usa) Inc. Assembly for improved insulation
US11296092B2 (en) * 2020-05-28 2022-04-05 Nanya Technology Corporation Semiconductor device with porous decoupling feature

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551109A (en) * 1978-06-16 1980-01-07 Fujitsu Ltd Manufacture of semiconductor device
US4652467A (en) * 1985-02-25 1987-03-24 The United States Of America As Represented By The United States Department Of Energy Inorganic-polymer-derived dielectric films
JPH0612790B2 (ja) * 1987-02-24 1994-02-16 日本電気株式会社 半導体装置
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
JPH0259452A (ja) * 1988-08-24 1990-02-28 Seiko Epson Corp 多孔質ガラスおよびその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JPH03109236A (ja) * 1989-09-22 1991-05-09 Hoya Corp 半導体超微粒子分散ガラスの製造方法
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JPH05339020A (ja) * 1992-06-05 1993-12-21 Fujitsu Ltd 多層セラミック回路基板の製造方法
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710428B2 (en) 1997-10-14 2004-03-23 Micron Technology, Inc. Porous silicon oxycarbide integrated circuit insulator
US7205024B2 (en) 1997-12-15 2007-04-17 Tokyo Electron Limited Method of coating film, coating unit, aging unit, solvent replacement unit, and apparatus for coating film
US6248168B1 (en) 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
US6589339B2 (en) 1997-12-15 2003-07-08 Tokyo Electron Limited Method of coating film, coating unit, aging unit, solvent replacement unit, and apparatus for coating film
US6726775B2 (en) 1997-12-15 2004-04-27 Tokyo Electron Limited Method of coating film, coating unit, aging unit, solvent replacement unit, and apparatus for coating film
US6190459B1 (en) 1998-01-07 2001-02-20 Tokyo Electron Limited Gas treatment apparatus
JP4521992B2 (ja) * 1998-04-01 2010-08-11 旭化成株式会社 配線構造体の製造方法
JP2003519924A (ja) * 2000-01-05 2003-06-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信号処理時間が減じられた半導体装置およびその製造方法
JP2006500769A (ja) * 2002-09-20 2006-01-05 ハネウェル・インターナショナル・インコーポレーテッド 低ｋ材料用の中間層接着促進剤
JP2007073914A (ja) * 2005-09-09 2007-03-22 Rohm Co Ltd 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP2008193038A (ja) * 2007-02-07 2008-08-21 United Microelectronics Corp 多孔質低誘電率層の製造方法及び構造、相互接続処理方法及び相互接続構造
US8350246B2 (en) 2007-02-07 2013-01-08 United Microelectronics Corp. Structure of porous low-k layer and interconnect structure

Also Published As

Publication number Publication date
DE69529018T2 (de) 2003-10-09
US5561318A (en) 1996-10-01
EP0687004B1 (en) 2002-12-04
US5494858A (en) 1996-02-27
EP0687004A1 (en) 1995-12-13
DE69529018D1 (de) 2003-01-16

Similar Documents

Publication Publication Date Title
JPH0859362A (ja) 電子装置のための低誘電率材料である多孔質誘電体
JP3400607B2 (ja) 半導体デバイスの上に多孔質誘電体を作成する方法
US5488015A (en) Method of making an interconnect structure with an integrated low density dielectric
EP0689235B1 (en) Porous dielectric material with improved pore surface properties for electronics applications
US5472913A (en) Method of fabricating porous dielectric material with a passivation layer for electronics applications
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
US5461003A (en) Multilevel interconnect structure with air gaps formed between metal leads
JPH0846035A (ja) 不混和性ゾル・ゲル・プロセスによる低誘電率層
TWI223851B (en) Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
US7345352B2 (en) Insulating tube, semiconductor device employing the tube, and method of manufacturing the same
US20180166383A1 (en) Airgaps to isolate metallization features
US6140221A (en) Method for forming vias through porous dielectric material and devices formed thereby
KR101150267B1 (ko) 낮은 유전 상수 ｋ를 가진 제올라이트-탄소 도핑된옥사이드 복합체 유전체
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
JP3199942B2 (ja) 半導体装置の製造方法
JPH11238852A (ja) 半導体装置のキャパシタ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050525

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051101