JPH05339020A - 多層セラミック回路基板の製造方法 - Google Patents

多層セラミック回路基板の製造方法

Info

Publication number
JPH05339020A
JPH05339020A JP14583292A JP14583292A JPH05339020A JP H05339020 A JPH05339020 A JP H05339020A JP 14583292 A JP14583292 A JP 14583292A JP 14583292 A JP14583292 A JP 14583292A JP H05339020 A JPH05339020 A JP H05339020A
Authority
JP
Japan
Prior art keywords
film
insulating layer
circuit board
thin film
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14583292A
Other languages
English (en)
Inventor
Yoshihiko Imanaka
佳彦 今中
Masato Wakamura
正人 若村
Hiroshi Kamezaki
洋 亀▲崎▼
Nobuo Kamehara
伸男 亀原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14583292A priority Critical patent/JPH05339020A/ja
Publication of JPH05339020A publication Critical patent/JPH05339020A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

(57)【要約】 【目的】 本発明は、多層セラミック回路基板の製造方
法に関し、絶縁層を薄く形成することができるととも
に、絶縁層中に空隙を導入し多孔質にすることができ、
低誘電率にして高速化することができる他、ゾルゲル法
により絶縁層を形成する際、回路基板に必要な所望の膜
厚の絶縁層を形成することができ、更には、ゾルゲル法
により絶縁層を形成する際、脱水縮合反応を促進させて
膜の急激な収縮を抑制することができ、膜の表面クラッ
クや強度低下を抑制することができる多層セラミック回
路基板の製造方法を提供することを目的とする。 【構成】 母基板上に薄膜法により薄膜多孔質セラミッ
クスを絶縁層として形成し、銅単体若しくは銅を主体と
した複合薄膜を導体層として形成するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層セラミック回路基
板の製造方法に係り、詳しくは、民生用電子機器の実装
基板、コンピュータ用回路基板等に適用することがで
き、特に、回路基板を構成する絶縁層を薄く形成するこ
とができるとともに、絶縁層中に空隙を導入し多孔質に
することができる多層セラミック回路基板の製造方法に
関する。
【0002】近年、民生用電子機器、コンピュータには
高速化、小型化の要求に伴い、高密度実装、高速伝送が
可能な回路基板が要求されている。
【0003】
【従来の技術】従来の多層セラミック回路基板の製造方
法においては、セラミック粉末と有機バインダ及び有機
溶剤を混合してスラリーを作製し、これをキャリアフィ
ルム上に引き伸ばして乾燥させてグリーンシートを得る
グリーンシート法や、ペースト状のものを基板上にスク
リーン印刷して多層化する厚膜多層法が用いられてい
る。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た従来の多層セラミック回路基板の製造方法では、グリ
ーンシート法や厚膜多層法が用いられており、配線密度
に制限があった。グリーンシート法では、柔らかいシー
トを取り扱わなければならず、また厚膜多層法ではスク
リーン印刷を利用しており、両者共機械的加工精度に限
界があり、例えば配線幅では70μm以上、ビア径では50
μm以上までしか形成することができず、絶縁層厚さで
は 100μm以上までしか形成することができなかった。
【0005】次に、セラミック材料の誘電率を低くして
高速化するには、絶縁層中に空隙を導入し、多孔質にす
ることで解決することができることが知られている。し
かしながら、回路基板として、その材料を使用するため
には、薄い絶縁層を形成しなければならなかったが、グ
リーンシート法や厚膜多層法では前述の如く 100μm以
上までしか形成することができなかった。
【0006】ところで、近年のコンピュータシステムへ
の高速化の要求に伴い、LSIを実装する回路基板にも
低誘電率かつ高密度実装可能なものが要求されており、
樹脂基板にかわって、近年大型コンピュータ用に高密度
実装が可能な基板として、多層セラミック回路基板が開
発されて実用化されている。しかしながら、従来の多層
セラミック回路基板では、材料としてアルミナ (誘電率
10) 、ムライト (誘電率7)、ガラスセラミックス(誘
電率5〜7)を用いており、これらの値はガラスエポキ
シやポリイミド等の樹脂(誘電率3〜4)と比較する
と、誘電率が高く、信号の高速伝送のために、より低い
誘電率の材料が望まれていた。そこで、セラミック基板
上に誘電率の低いポリイミド樹脂の薄膜を層間絶縁膜と
するセラミックス−樹脂薄膜複合多層回路基板が開発さ
れ、一部の大型コンピュータ用回路基板として使用され
ている。
【0007】しかしながら、従来のポリイミド薄膜多層
回路基板では、セラミックスと熱膨張係数が大きく異な
るために、大型基板ではコンピュータ動作時の熱によ
り、セラミックスとポリイミドの界面で応力が発生して
信頼性の点で問題となる恐れがあった。また、ポリイミ
ド薄膜形成時に、ポリイミドの硬化のために 350℃〜 4
50℃の熱処理工程を層間絶縁膜の層数と同じだけ繰り返
す必要があった。このため、多層の場合には繰り返し熱
サイクルが加わることにより、樹脂の劣化や配線の短絡
が発生する恐れがあった。
【0008】また、従来の多層セラミック回路基板の製
造方法では、シリコンアルコキシド溶液をセラミック基
板上に滴下してスピンコートし、恒温槽中で乾燥させた
後 (ゾルからゲルに加水分解反応させた後脱水縮重合反
応させる) 、熱処理して絶縁層(ガラス化)を形成する
というゾルゲル法を採ると、 0.5μm程度の薄膜でしか
形成することができず、回路基板に必要な所望の膜厚の
絶縁層を形成することができなかった。そして、コーテ
ィング回数を増やして厚膜で形成しようとすると、熱処
理時に膜が収縮し過ぎて膜表面にクラックや強度低下等
が生じたりしていた。
【0009】次に、ゾルゲル法で絶縁層を形成すると膜
表面にクラックや強度低下が生じるのは次のような理由
によるものと考えられる。ゾルゲル法による薄膜は、金
属アルコキシドと水をアルコールに溶解し、これを基板
上にコーティングし、加水分解反応により形成するもの
であり、この金属アルコキシドと水の加水分解反応は、
アルコキシドを水酸基に変える。この水酸基同士が一定
の距離以内に存在すると脱水縮合反応を起こし、膜が形
成される。
【0010】しかしながら、脱水縮合反応は膜の急激な
収縮を伴うため、また膜内に脱水縮合反応のできない未
反応水酸基を局在させてしまうため、膜の表面にクラッ
クや強度低下が生じてしまうものと推定される。そこで
本発明は、第1の発明では導体の微細配線化に対応出来
るよう、絶縁層を薄く(例えば膜厚10μm以下に)形成
することができるとともに、絶縁層中に空隙を導入し多
孔質にすることができ、低誘電率(誘電率3以下)にし
て高速化することができる他、第2の発明ではゾルゲル
法により絶縁層を形成する際、回路基板に必要な所望の
膜厚(例えば膜厚50μm以下)の絶縁層を形成すること
ができ、更には、第3の発明ではゾルゲル法により絶縁
層を形成する際、脱水縮合重合反応を促進させて膜の急
激な収縮を抑制することができ、膜の表面クラックや強
度低下を抑制することができる多層セラミック回路基板
の製造方法を提供することを目的としている。
【0011】
【課題を解決するための手段】本発明による多層セラミ
ック回路基板の製造方法は上記目的達成のため、第1の
発明では基板上に薄膜法により薄膜多孔質セラミックス
を絶縁層として形成し、銅単体若しくは銅を主体とした
複合薄膜を導体層として形成するものである。本発明に
よる多層セラミック回路基板の製造方法は上記目的達成
のため、第2の発明では径10μm以下の球状若しくは針
状シリカが添加されたセラミックス若しくはガラスを形
成する金属アルコキシド溶液を用いるゾルゲル法により
基板上に絶縁層を形成し、銅単体若しくは銅を主体とし
た複合薄膜を導体層として形成するものである。ここで
シリカの径の上限を10μmとしたのは、10μmより大き
くなると、絶縁層一層の厚さが50μm程度となるために
シリカ径が大きいシリカを含んだ部分と含まない部分で
組織が著しく異なり電気特性が場所によって変化してし
まい実用上好ましくないからである。また、添加するシ
リカの径としては、1μm以下が好ましく、この場合、
均質な組成のセラミックスを形成することができる。
【0012】本発明による多層セラミック回路基板の製
造方法は上記目的達成のため、第3の発明では径 100Å
以下の金属酸化物超微粒子が添加されたセラミックス若
しくはガラスを形成する金属アルコキシド溶液を用いる
ゾルゲル法により基板上に絶縁層を形成し、銅単体若し
くは銅を主体とした複合薄膜を導体層として形成するも
のである。ここで金属酸化物超微粒子の径の上限を 100
Åとしたのは、 100Åより大きくなると、脱水縮合反応
が抑制されて未反応水酸基が多量に膜中に残り、膜の急
激な収縮を伴い、膜の表面クラックや強度低下を招き実
用上好ましくないからである。
【0013】本発明に係る基板にはシリコンウエハ、ア
ルミナ基板、ガラス、セラミック複合体及び多層セラミ
ック基板等が挙げられ、基板としては表面が平坦なもの
が好ましい。また、薄膜法には、CVD、スパッタ、蒸
着法、ゾルゲル法、アルコキシド法等が挙げられ、薄膜
多孔質セラミックスの基材である無機物質としては、ム
ライト、窒化アルミ、シリカ (ガラスも含む) 、シリカ
/セラミック複合体、ガラス/セラミック複合体等が挙
げられる。
【0014】本発明に係る銅を主体とした複合薄膜に
は、銅膜の上下にTi、Al、Cr、Ni、Ta、Au
等の金属膜を形成した複合膜等が挙げられ、これらは、
スパッタ、蒸着及びメッキ法等で形成すればよい。本発
明において、導体ビアを形成する際はリフトオフ法及び
レーザ切断法等で形成すればよい。
【0015】本発明の第1の発明において、多孔質化す
る手法には、有機物とセラミックスの混合体を形成して
おき、その後、有機物だけを熱処理により分解させて多
孔質化する方法や、セラミックス中の特定の成分のみを
後で化学エッチングを施して多孔質化する方法が挙げら
れる。あるいは、CVD、スパッタ、蒸着法等の気相法
で有機物とセラミック、ガラス等の無機物混合層を堆積
形成した後、有機物だけを熱処理により分解させて多孔
質化する方法でもよく、この場合、有機物と無機物は同
時に基板に堆積させる手法を採ればよい。
【0016】更に、多孔質化する手法を具体的に説明す
る。液相法(ゾルゲル法等)を用いかつ、有機物含有法
を用いる場合では、まずセラミックゾルと有機物ビーズ
の攪拌物をスピンコート及びディップ法で成膜し、ゲル
化、熱処理(熱処理は1000℃以下、窒素中で行う。)し
て膜中の有機ビーズを飛散させて飛散跡に空隙を形成す
ることにより多孔質化する。また、液相法(ゾルゲル法
等)を用いかつ、化学エッチング法を用いる場合では、
まず、スピノーダル分解するガラス組成のゾルをスピン
コート及びディップ法で成膜し、ゲル化、熱処理(熱処
理は1000℃以下、窒素中で行う。)した後、酸処理して
多孔質化する。また、気相法を用いかつ、有機物含有法
を用いる場合は、まず、セラミックスと有機物を同時に
スパッタし、スパッタ膜を形成し、熱処理を1000℃以
下、窒素中で行って有機物を飛散させ飛散跡に空隙を形
成することにより多孔質化する。更には、気相法を用い
かつ、化学エッチング法を用いる場合は、まず、スピノ
ーダル分解する組成のガラス、若しくはセラミックスを
スパッタし、スパッタ膜を形成した後、熱処理を1000℃
以下、窒素中で行い、酸処理して多孔質化する。
【0017】本発明においては、セラミック若しくガラ
スを形成するはゾルゲル法の原料には、金属アルコキシ
ドとして硅酸エチル(Si(C2 5 O)4 )やアルミ
ニウムアルコキシド(Al(OC3 7 3 メトキ
シボロン(B(OCH3 3)、ナトリウムアルコキシ
ド(NaOCH3 等が挙げられる。又、水溶液を形
成するほう酸、炭酸ナトリウム等ガラスの軟化点を低く
する為の無機化合物も挙げられる。又、金属アルコキシ
ド溶液にムライト、窒化アルミ等の無機物を多孔質セラ
ミックスの基材として分散混合させてもよく、或いは、
複数の金属アルコキシドを混合する方法でもよい。
【0018】本発明においては、絶縁層と導体層とを少
なくとも2層以上交互に積み重ねて、上下層間の配線を
ビアホール(スルーホール)により配線し構成した多層
セラミック回路基板に好ましく適用することができる。
本発明の第2の発明においては、基板上に径10μm以
下、好ましくは径1μm以下の球状若しくは針状シリカ
が添加されたセラミックス若しくはガラスを形成する金
属アルコキシド溶液を用いるゾルゲル法により絶縁層を
形成し、銅単体若しくは銅を主体とした複合薄膜を導体
層として形成し、更に、前記アルコキシド溶液中に分散
剤及び増粘剤を添加する場合であってもよく、この場
合、分散剤及び増粘剤を添加しない場合よりも更に粘度
を上げることができ、更に厚膜(15μm以上)の絶縁層
を形成することができる。
【0019】本発明においては、前記アルコキシド溶液
中に発泡剤を添加する場合であってもよいし、また、前
記アルコキシド溶液中にガラス若しくはセラミックスの
中空微小球を添加する場合であってもよく、これらの場
合、形成される絶縁層内部に微細な気泡、空気を導入し
て誘電率を低くすることができ好ましい。
【0020】
【作用】本発明の第1の発明では、後述する実施例1の
図1、2に示す如く、ゾルゲル法による薄膜法を用いて
絶縁層となる薄膜多孔質セラミックス5を形成している
ため、従来のグリーンシート法、厚膜多層法の場合より
も薄膜多孔質セラミックス5の絶縁層を薄く形成するこ
とができる。しかも、焼成してセラミックス化(ガラス
化、ガラスセラミック化、セラミック化することを含め
て、以後セラミック化と称する)する際、アクリル樹脂
等の熱解重合性の樹脂のビーズを分散させたゾルから形
成した樹脂ビーズ含有体ゲル層から膜中に分散されたア
クリル樹脂ビーズを熱解重合により飛散させて多孔質化
して薄膜多孔質セラミックス5を形成しているため、薄
膜多孔質セラミックス5の絶縁層の誘電率を低くするこ
とができ、高速化することができる。
【0021】次に、本発明の第2の発明では、後述する
実施例2の如く、 0.1μmのシリカ球状微粒子が添加さ
れたアルコキシド溶液を用いたゾルゲル法により絶縁層
を形成し、この際、金属アルコキシド溶液中に加熱処理
しても収縮しないシリカ球状微粒子を添加したため、比
較例のシリカ球状微粒子を添加しない場合よりも溶液自
体の粘度を上げることができるとともに、加熱処理して
も膜の収縮率を緩和することができる。このため、回路
基板に必要な所望の膜厚の絶縁層をより厚く形成するこ
とができる。しかも、ガラス若しくはガラスセラミック
からなる無機質絶縁層を形成したため、樹脂からなる絶
縁層の場合よりも耐湿性及び機械的強度を向上させるこ
とができる。
【0022】次に、本発明の第3の発明ではでは、後述
する実施例5の如く、セラミック若しくはガラスを形成
する金属アルコキシド溶液中に径が 200nmというシリカ
超微粒子を添加したため、脱水縮合反応を促進させて膜
内に未反応水酸基をほとんど残さないようにすることが
でき、膜の急激な収縮を抑制することができ、膜の表面
クラックや強度低下を抑制することができる。
【0023】
【実施例】以下、本発明を図面に基づいて説明する。 (実施例1)図1、2は本発明の第1の発明に係る実施
例1に則した多層セラミック回路基板の製造方法を説明
する図である。図1、2において、1はシリコンウエハ
(アルミナ、アルミナ/ガラス複合体、低温焼成多層セ
ラミック回路基板でもよい)等の基板であり、2は基板
1上に形成されたレジストであり、次いで、3はゲル化
されたアクリル樹脂ビーズ含有のゲル層(以後セラミッ
ク膜3と称する)である。4はセラミック膜3に形成さ
れ、基板1上の配線4lが露出されたビアとなる開口部
であり、5はセラミック膜3中のアクリル樹脂ビーズが
飛散されるとともに、セラミック膜3が更にセラミック
化(ガラス化)され形成された絶縁層となる薄膜多孔質
セラミックスである。そして6は開口部4内の基板1配
線4lとコンタクトするように開口部4内から薄膜多孔
質セラミックス5上に渡って形成された銅膜である。
【0024】次に、その多層セラミック回路基板の製造
方法を説明する。まず、図1(a)に示すように、配線
パターンが形成されたシリコンウエハ等の基板1上にネ
ガ型レジストを塗布し乾燥、プリベークしてレジスト層
2を形成し、図1(b)に示すように、フォトマスクM
でマスクして露光した後、図1(c)に示すように、ア
ルカリ溶液等の現像液でレジスト2の非露光部を除去
し、リンス、洗浄後、ポストベークしてレジストパター
ンを形成する。
【0025】次に、図1(d)に示すように、エトキシ
シランと塩化アルミ及び触媒(塩酸、アンモニア等)に
600℃程度で熱分解する径が5μm程度のアクリル樹脂
ビーズを5 vol%加え、これをスピンコートし成膜した
後、45℃、20時間放置してゲル化してセラミック膜3を
形成する。膜厚は25μmである。次に、図2(e)に示
すように、溶剤で洗浄してレジスト2を除去して基板1
上の配線4lが露出されたビアとなる開口部4を形成す
る。
【0026】次に、図2(f)に示すように、 600℃、
1時間 900℃、2時間、窒素中で熱処理してセラミック
膜3中のアクリル樹脂ビーズを飛散させるとともに、同
時にセラミック膜3をガラス化若しくはガラスセラミッ
ク化して薄膜多孔質セラミックス5を形成する。膜厚は
15μmである。次に、図2(g)に示すように、開口部
4内の基板1配線4lとコンタクトするようにスパッ
タ、及びその後のパターニングのフォトエッチング等に
より銅膜6を開口部4内から薄膜多孔質セラミックス5
上に渡って形成する。
【0027】そして、上記と同様開口部4、薄膜多孔質
セラミックス5及び銅膜6の形成を上記工程図1(a)
〜(g)の如く繰り返し形成して多層化することによ
り、図2(h)に示すような多層セラミック回路基板を
得ることができる。このように、本実施例では、ゾルゲ
ル法による薄膜法を用いて絶縁層となる薄膜多孔質セラ
ミックス5を形成しているため、従来のグリーンシート
法、厚膜多層法の場合よりも薄膜多孔質セラミックス5
の絶縁層を薄く形成することができる。しかも、セラミ
ック化する際同時に膜中に分散されたアクリル樹脂ビー
ズを飛散させてセラミック膜3を多孔質化して薄膜多孔
質セラミックス5を形成しているため、薄膜多孔質セラ
ミックス5の絶縁層の誘電率を低くすることができ高速
化することができる。
【0028】そして、この高速化については、次のよう
な結果を得ることができた。例えば長さ20cmの多層配線
パターン(銅を形成し、これの伝送特性をTDR(Time
Domain Reflactometer )で測定したところ、従来のグ
リーンシート法で形成した回路基板(ガラスセラミック
ス)では 8.0ns/mであったのに対し、本発明の回路基
板では 6.2ns/mと著しく小さくすることができた。
【0029】次に、本発明の第2の発明であるゾルゲル
法により絶縁層を形成する方法について比較例と対比し
ながら後述の如く実施例2を説明する。まず、比較例を
説明する。 (比較例1)エチルシリケート37.6g、エタノール25
g、水45g、塩酸 0.3gを攪拌してシリコンアルコキシ
ド溶液として、このシリコンアルコキシド溶液をセラミ
ック基板上に滴下してスピンコートし、恒温槽中で 200
℃で5時間乾燥しゾルからゲルに脱水縮重合反応させた
後、窒素雰囲気中で 800℃まで24時間で昇温して 800℃
で2時間加熱してガラス化する。このように、1回のコ
ーティングにより 0.5μmの薄膜の絶縁層を形成した。
そして、絶縁層にフォトレジストをかけて反応性イオン
エッチング若しくはフッ酸を用いて、下部層との間の導
通を取るためのスルーホールを形成した後、その上に、
銅等のスパッタ膜でパターンを形成する。これを繰り返
すことにより、多層セラミック回路基板を形成した。こ
の比較例では、 0.5μm程度の薄膜でしか絶縁層を形成
することができず、回路基板に必要な所望の膜厚の絶縁
層を形成することができなかった。そして、コーティン
グ回数を増加して厚膜で形成しようとすると、熱処理時
に膜が収縮し過ぎて膜にクラック等が生じたりした。 (実施例2)比較例で作製したアルコキシド中に直径
0.1μmのシリカ球状微粒子を20g添加して攪拌し、こ
のシリカ球状微粒子が添加されたアルコキシド溶液を比
較例と同様にセラミック基板上にスピンコートして加熱
処理を行う。即ち、エチルシリケート37.6g、直径 0.1
μmのシリカ球状微粒子20g、エタノール25g、水45
g、塩酸 0.3gを撹拌してシリコンアルキシド溶液とし
て、このシリコンアルキシド溶液をセラミック基板上に
滴下してスピンコートし、恒温層中で 200℃で5時間乾
燥しゾルからゲルに加水分解反応させた後、窒素雰囲気
中で 800℃まで24時間で昇温して800℃で2時間加熱し
てガラス化する。このように、1回のコーティングによ
り2〜5μmの薄膜の絶縁層を形成した。次いで、この
工程を4回繰り返すことにより、膜厚17μmの絶縁膜を
形成した。そして、比較例と同様の工程を経て多層セラ
ミック回路基板を形成した。即ち、絶縁層にフォトレジ
ストをかけて反応性イオンエッチング若しくはフッ酸を
用いて、下部層との間の導通を取るためのスルーホール
を形成した後、その上に、銅等のスパッタ膜でパターン
を形成する。これを繰り返すことにより、多層セラミッ
ク回路基板を形成した。
【0030】このように、本実施例では、 0.1μmのシ
リカ球状微粒子が添加されたアルコキシド溶液を用いた
ゾルゲル法により絶縁層を形成している。このように、
アルコキシド溶液中に加熱処理しても収縮しないシリカ
球状微粒子を添加したため、比較例のシリカ球状微粒子
を添加しない場合よりも溶液自体の粘度を上げることが
できるとともに、加熱処理しても膜の収縮量を緩和する
ことができる。このため、回路基板に必要な所望の膜厚
の絶縁層を形成することができる。しかも、(セラミッ
ク化した)ガラスからなる絶縁層を形成したため、ポリ
イミド樹脂等からなる絶縁層の場合よりも耐湿性及び機
械的強度を向上させることができる。 (実施例3)実施例2に示した組成のシリカ球状微粒子
含有のアルコキシド溶液を作製する際に、水に予め3g
のほう酸(メトキシボロン等でもよい)と 0.4gの炭酸
ナトリウム (ナトリウムアルコキシド等でもよい) を溶
解したものを加える。以下は実施例2と同様にコーティ
ングを行った後、これを窒素雰囲気中で 550℃まで20時
間で加熱した。このように、1回のコーティングにより
膜厚5μmの絶縁膜を形成した。そして、実施例2と同
様の工程を経て多層セラミック回路基板を形成した。
【0031】本実施例は、実施例2と同様の効果を得る
ことができる他、ほう酸と炭酸ナトリウムを添加したた
め、ガラス化する際の加熱温度を実施例2の場合の 800
℃から 550℃という具合に低温で行うことができる。 (実施例4)実施例3で示した組成中に更にシランカッ
プリング剤(分散剤)とポリエチレングリコール等の増
粘剤を添加し、スピンコート若しくは溶液中にディッピ
ングすることにより膜を形成した後、これを同様に熱処
理することにより膜厚20μmの層間絶縁膜を形成した。
そして、実施例3と同様の工程を経て多層セラミック回
路基板を形成した。
【0032】本実施例では、実施例3と同様の効果を得
ることができる他、アルコキシド溶液中に更に分散剤と
増粘剤を添加したため、実施例2、3の場合よりも一回
のコーティングで更に絶縁層を厚膜化することができ
る。 (実施例5)本発明の第3の発明について以下実施例を
上げて説明する。この例は特に、薄膜をクラックなく形
成する際に有効である。
【0033】金属アルコキシドであるテトラエトキシシ
リケート1 molに対して水4 molをエタノール中に溶解
させた。これに、径が 0.3μmの新日鉄化学社製シリカ
微粒子(比較例2)と、ゾルゲル法により合成した径が
約 200nmのシリカ超微粒子とを各々添加して分散させ、
スピンコータによりシリコンウエハ上に約 0.1μmの膜
を形成させた。なお、シリカ微粒子を添加せずにそのま
まスピンコータによりシリコンウエハ上に約 0.1μmの
膜を形成したものを比較例3とする。そして、本発明と
比較例2、3各々の膜の形状をSEMで解析するととも
に、構造についてはFT−IRにより解析した。図3に
示すように、FT−IRスペクトルでは、約3360cm-1
近に水酸基の吸収帯がみられ、この図3から判るよう
に、比較例3のシリカ微粒子を分散させない場合では、
膜内に未反応水酸基の吸収帯がみられるが、本発明の超
微粒子を分散させた場合では、その吸収帯はほとんど消
滅していた。更に、比較例2の粒径 0.3μmのシリカ微
粒子を分散させた場合では、この吸収帯が、比較例3の
シリカ微粒子を添加しない場合よりもかえって増大して
いた。これは、絶縁層の膜厚より大きい微粒子では、か
えって膜の形成が阻害されることを意味する。以上のこ
とを裏付ける結果をSEM写真から得ることができた。
即ち、比較例3のシリカ微粒子を分散していない場合で
は、シリコンウエハとの結合性は良いが、膜の収縮によ
る亀裂が多くみられたが、本発明のシリカ超微粒子を分
散させた場合では、シリコンウエハとの結合性も良く、
亀裂もほとんどみられない均一な膜であることが確認さ
れた。これに対し、比較例2の粒径 0.3μmのシリカ微
粒子を分散させた場合では、シリコンウエハとの結合も
悪く、多くの亀裂を生じていることが確認された。
【0034】このように、本実施例では、アルコキシド
溶液中に径が 200nmというシリカ超微粒子を添加したた
め、脱水縮合反応を促進させて膜内に未反応水酸基をほ
とんど残さないようにすることができ、膜の急激な収縮
を抑制することができ、膜の表面クラックや強度低下を
抑制することができる。
【0035】
【発明の効果】本発明の第1の発明によれば、絶縁層を
薄く形成することができるとともに、絶縁層中に空隙を
導入し多孔質にすることができ、低誘電率にして高速化
することができるという効果がある。また、本発明の第
2の発明によればゾルゲル法により絶縁層を形成する
際、回路基板に必要な所望の膜厚の絶縁層を形成するこ
とができるという効果がある。更には、本発明の第3の
発明によればゾルゲル法により絶縁層を形成する際、脱
水縮合反応を促進させて膜の急激な収縮を抑制すること
ができ、膜の表面クラックや強度低下を抑制することが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例1に則した多層セラミック回路
基板の製造方法を説明する図である。
【図2】本発明の実施例1に則した多層セラミック回路
基板の製造方法を説明する図である。
【図3】本発明と比較例2、3における膜内のFT−I
Rスペクトルを示す図である。
【符号の説明】
1 基板 2 レジスト 3 セラミック膜 4 開口部 5 薄膜多孔質セラミックス 6 銅膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀原 伸男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に薄膜法により薄膜多孔質セラミ
    ックスを絶縁層として形成し、銅単体若しくは銅を主体
    とした複合薄膜を導体層として形成することを特徴とす
    る多層セラミック回路基板の製造方法。
  2. 【請求項2】 径10μm以下の球状若しくは針状シリカ
    が添加されたセラミックス若しくはガラスを形成する金
    属アルコキシド溶液を用いるゾルゲル法により基板上に
    絶縁層を形成し、銅単体若しくは銅を主体とした複合薄
    膜を導体層として形成することを特徴とする多層セラミ
    ック回路基板の製造方法。
  3. 【請求項3】 前記アルコキシド溶液中に分散剤及び増
    粘剤を添加することを特徴とする請求項2記載の多層セ
    ラミック回路基板の製造方法。
  4. 【請求項4】 前記アルコキシド溶液中に発泡剤を添加
    することを特徴とする請求項2乃至3記載の多層セラミ
    ック回路基板の製造方法。
  5. 【請求項5】 前記アルコキシド溶液中にガラス若しく
    はセラミックスの中空微小球を添加することを特徴とす
    る請求項2乃至4記載の多層セラミック回路基板の製造
    方法。
  6. 【請求項6】 径 100Å以下の金属酸化物超微粒子が添
    加されたセラミックス若しくはガラスを形成する金属ア
    ルコキシド溶液を用いるゾルゲル法により基板上に絶縁
    層を形成し、銅単体若しくは銅を主体とした複合薄膜を
    導体層として形成することを特徴とする多層セラミック
    回路基板の製造方法。
JP14583292A 1992-06-05 1992-06-05 多層セラミック回路基板の製造方法 Withdrawn JPH05339020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14583292A JPH05339020A (ja) 1992-06-05 1992-06-05 多層セラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14583292A JPH05339020A (ja) 1992-06-05 1992-06-05 多層セラミック回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH05339020A true JPH05339020A (ja) 1993-12-21

Family

ID=15394150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14583292A Withdrawn JPH05339020A (ja) 1992-06-05 1992-06-05 多層セラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH05339020A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications

Similar Documents

Publication Publication Date Title
CA2051606C (en) Multi-layer wiring board
EP0517475B1 (en) Process for coating a substrate with a silica precursor
US5830563A (en) Interconnection structures and method of making same
EP0778612B1 (en) Method of curing hydrogen silsesquioxane resin by electron beam to convert it to a silica containing ceramic coating
EP0615000B1 (en) Coatings using filled hydrogen silsequioxane
US5135595A (en) Process for fabricating a low dielectric composite substrate
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
US20010053840A1 (en) Semiconductor interlayer dielectric material and a semiconductor device using the same
US5462897A (en) Method for forming a thin film layer
WO2001046963A1 (en) Polycarbosilane adhesion promoters for low dielectric constant polymeric materials
US5492958A (en) Metal containing ceramic coatings
US5139851A (en) Low dielectric composite substrate
US5139852A (en) Low dielectric composite substrate
JPH05339020A (ja) 多層セラミック回路基板の製造方法
JP2915357B2 (ja) 半導体装置、その製造方法及び多孔質膜の形成方法
CN1102293C (zh) 集成电路器件制造工艺
EP0476954B1 (en) Method for preparing green sheets
JP2000100808A (ja) 絶縁膜形成材料及びその材料から形成した絶縁膜を含む半導体装置
JPH11120823A (ja) 絶縁体ペースト
JPH08167768A (ja) 回路パターンの形成方法及びそのペースト
KR100508901B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JP3236882B2 (ja) 窒化アルミニウム基板及びその製造方法
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JPH0666532B2 (ja) ガラス―セラミックス複合基板の製造方法
JPH08307061A (ja) マルチチップモジュール用多層配線板及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831