JPH04174541A - 半導体集積回路及びその製造方法 - Google Patents

半導体集積回路及びその製造方法

Info

Publication number
JPH04174541A
JPH04174541A JP2079260A JP7926090A JPH04174541A JP H04174541 A JPH04174541 A JP H04174541A JP 2079260 A JP2079260 A JP 2079260A JP 7926090 A JP7926090 A JP 7926090A JP H04174541 A JPH04174541 A JP H04174541A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
film
lower layer
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2079260A
Other languages
English (en)
Inventor
Kazuyuki Mizushima
水嶋　和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2079260A priority Critical patent/JPH04174541A/ja
Priority to US07/675,946 priority patent/US5155576A/en
Publication of JPH04174541A publication Critical patent/JPH04174541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野つ 本発明は半導体集積回路の多層配線構造及びその製造方
法に関し、特に異層配線間を電気的に分離する眉間膜の
構造及び製造方法に関する。
口従来の技術〕 従来、半導体集積回路の多層配線構造としては、第３図
（ａ）に示すように半導体基板５０１上に下層配線５０
２が設けられ、この下層配線５０２上に絶縁膜５１０が
形成され、この絶縁膜５１０に形成されたスルーホール
５０８を介して上層配線５０９が下層配線５０２に接続
されている。ここで、上下層配線間を電気的に分離する
絶縁膜としてＣＶＤ法あるいはプラズマＣＶＤ法による
シリコン酸化膜、シリコン窒化膜等の絶縁膜単層、ある
いは複数層が用いられている。また近年では配線パター
ンの微細化、多層化に伴ない表面平坦化の目的から第３
図（ｂ）に示すように塗布法による絶縁膜５０４、例え
ばガラス膜、シリコン有機化合物膜、ポリイミド膜等が
ＣＶＤ法あるいはプラズマＣＶＤ法による絶縁膜５０３
，５０５と組み合わされ層間膜の一部に適用される構造
となっていた。
また、半導体集積回路の多層配線の形成方法としては、
素子が形成され、コンタクト孔が開口された半導体基板
５０１に対し、例えばアルミニウムのような下層配線金
属をスパッタ法等により被着し、この配線金属をフォト
エツチング技術によりパターニングし、素子電極、下層
配線５０２スル一ホール形成予定部を同時に形成し、そ
の後層間絶縁膜５１０を例えばプラズマＣ’Ｖ　Ｄ法に
より成長し、下層配線物質で形成したスルーホール形成
予定部にフォトエツチング技術によりスルーホール５０
８を開口し次に上層配線金属をスパッタ法等により被着
しこれをフォトエツチング技術によりパターニングして
上層配線５０９及びスルーホール５０８上の接続部を同
時に形成することによりスルーホールを介して上・下層
を接続し多層配線を形成する方法がとられていた。また
、近年ではパターンの微細化、多層化に伴ない表面平坦
化の目的から塗布法による絶縁膜５０４、例えばカラス
膜、シリコン有機化合物膜、ポリイミド膜等が層間絶縁
膜の一部あるいは全部に適用されている。例えば特開昭
５７−１００７４８号、同５８−１２４２４６号、同６
’２−２９５４３７号の各公報では塗布法によるガラス
膜とＣＶＤ法による絶縁膜の多層構成やシリコン有機化
合物の塗布法による５１０２膜を用いる方法が提唱され
ている。
〔発明が解決しようとする課題〕
近年、集積回路の高速化が著しく、集積回路を構成する
能動素子では、寸法の微細化、ｐ−ｎ接合の浅接合化に
より寄生抵抗を減少し、遮断周波数を上げ、高速化を図
っている。しかし素子の寸法が微細化されても、高速動
作のために必要な電流は駆動能力の点から小さくはでき
ない。そのため配線膜厚２幅はエレクトロマイグレーシ
ョン耐性などで信頼性上制限される限度以下には縮小で
きないのが現状である。
一方、素子の高速動作化が進むにしたがい配線負荷によ
るチップ内部での信号遅延の割合が増大している。配線
負荷は配線自身の抵抗と、配線につく寄生容量により決
ってくるが、配線抵抗を低減するためには配線断面積を
大きくとる必要があり微細化に逆行し、また配線容量を
低減するためには前記の理由で、ある限度以下では層間
絶縁膜の低誘電率化を図る必要があるが、集積回路の層
間絶縁膜は絶縁性、化学的安定性、耐湿性、被覆性等の
要求されるすべての性質を満足しなければならず必らず
しも低誘電率の物質がすぐに現在多用されているＣＶＤ
絶縁膜に代わって適用できるわけではない。
次に従来の多層配線の形成方法で層間絶縁膜としてＣＶ
Ｄ膜を適用した場合を考えると、一般にＣＶＤ膜単層で
は下地及び下層配線の凹凸が強調される性質があるため
、下層配線金属の膜厚な１．０μｍ以上に厚く設定する
と、上層配線の下層配線段部での被覆性は悪化し半導体
集積回路の歩留り、信頼性が劣化する。また微細化が困
難になるなどの欠点がある。また頻繁に集積回路の層間
絶縁膜に用いられるＣＶＤ膜はシリコン窒化膜。
シリコン酸化膜などであり比誘電率がシリコン窒化膜で
は比誘電率ε′≧８．シリコン酸化膜でもε′＝４程度
ありこれらに伴なう配線間容量は集積回路の高速動作の
妨げになりつつある。
一方、層間絶縁膜として塗布法によるカラス膜やシリコ
ン有機化合物、ポリイミド等を層間膜の一部あるいは全
部に適用すると優れた平坦性が実現され、またこれらの
塗布膜では一般に比誘電率がＣＶＤ膜より小さくε′＝
２〜３程度のものが容易に得られるため配線容量の点か
らも有利である。しかし上下層配線を接続するスルーホ
ール開口時に塗布形成膜が露出していると、露出部から
の塗布膜の脱水縮合反応に伴ない水分等が放比し、配線
物質の腐食が発生するおそれがあり、化学的安定性、耐
湿性に欠ける。またこの欠点を避けるため塗布形成膜の
全面エッチバックを行ない、下層配線上に残存しないよ
うにすると、配線部以外で塗布形成膜は下地段に和光す
る厚さしか残存せず、比誘電率が小さいという利点を十
分活用出来ない。
本発明の第１の目的は、多層配線構造において、配線間
容量を小さくするため塗布形成膜を用い、また、この塗
布形成膜をＣＶＤ絶縁膜により配線領域外の領域で封止
する構造とすることによって平坦性、耐腐食性、化学的
安定性等に優れ、低誘電率を有する層間膜を提供するも
のである。
また、本発明の第２の目的は、下層配線直上及び側面部
に絶縁膜を形成し、配線領域以外の領域に塗布膜を残し
、さらに全面に絶縁膜を形成することにより、従来の塗
布形成技術の有していた水分の放圧、ＸｆＬ坦性の低下
および比誘電率の減少等の欠点を除去した多層配線構造
の製造方法を提供するものである。
口課題を解決するための手段〕 本発明の半導体集積回路の多層配線構造は、素子が形成
された半導体基板上に所定の形状で形成された下層配線
と、下層配線上に形成され、下層配線と同形状に形成さ
れた第１のＣＶＤ絶縁膜と、少なくとも下層配線側部を
覆う第２のＣＶＤ絶縁膜と、下層配線領域以外の領域に
形成され、上面の位置が第１のＣＶＤ絶縁膜上面とほぼ
等しく形成された低誘電率膜と、第１のＣＶＤ絶縁膜及
び低誘電率膜上の全面を覆う第３のＣＶＤ絶縁膜と、下
層配線上の前記第１のＣＶＤ絶縁膜および第３のＣＶＤ
絶縁膜とに設けられた開口部を介して下層配線に接続さ
れた上層配線とを有している。
本発明の半導体集積回路の多層配線構造の製造方法は、
半導体基板上に設けられた下層配線金属上にのみ選択的
に第１の絶縁膜を形成する工程と、少なくとも下層配線
金属の側壁を第２の絶縁膜で覆う工程と、塗布形成膜を
下層配線領域以外の領域に埋め込み平坦化する工程と、
表面をリアクティブイオンエツチング（ＲＩ　Ｅ）によ
り第１の絶縁膜が露出するまて工、ツチングし、少なく
とも下層配線上の塗布膜を除去する工程と、基板の全面
に第３の絶縁膜を成長する工程と、下層配線上の第１の
絶縁膜および第３の絶縁膜にスルーホール孔を開口し、
上層配線金属を被着形成する工程とを有している。
このように本発明では低誘電率膜として、たとえばシリ
コンガラス、シリコン有機化合物、ポリイミド膜等のプ
レポリマーの回転塗布、脱水縮合による塗布膜を用いる
ことにより従来困難であった深い凹部を埋めることがで
き、かつ配線接続部での上記塗布膜の露出を防止し、低
誘電率の絶縁膜を容易に実現できる。
〔実施例〕
次しこ、本発明について図面を参照して説明する。
第１図は本発明の多層配線構造の第１の実施例の縦断面
図である。素子が形成された半導体基板１０１に対して
下層配線金属１０２上に選択的に設けられたＣＶＤ法に
よる第１の絶縁膜１０３と少なくとも下層配線１０２の
側壁を覆うＣＶＤ法による第２の絶縁膜１０５により下
層配線を覆い、下層配線の存在しない領域は比誘電率ε
′＝２〜３の低誘電率の物質、例えばガラス膜、シリコ
ン有機化合物膜、ポリイミド膜等の塗布形成膜１０６で
満たされている。この塗布形成膜１０６および第１の絶
縁膜１０３上面を覆う半導体基板全面に第３の絶縁膜１
０７が設けられ、塗布形成膜は絶縁膜１０３，１０５お
よび１０７により周囲が封止されている。下層配線１０
２と上層配線１０９とは、下層配線１０２上の第１の絶
縁膜１０３および第３の絶縁膜１０７に設けられたスル
ーホール１０８を介して電気的に接続されている。この
ような構造により塗布法等により形成された低誘電率物
質と配線金属とが直接液することはない。
また下層配線の形成されていない領域には、低誘電率物
質が埋め込まれているため良好な平坦性を実現すること
ができる。さらに、配線容量については従来、層間膜に
シリコン酸化膜単層を用いた場合と、本発明を適用し第
１．第２．第３の絶縁膜にシリコン酸化膜、低誘電率膜
として比誘電率ε′＝２のポリイミドを適用した場合を
比較すると下層配線のライン／スペースが２．０μｍ／
２．０μｍのとき、下層配線間の相互容量は約４０％減
少し、上層配線との相互容量は約１５％減少する。
また上層配線と基板間の相互容量は２μｍ幅の配線で約
３０％減少し、配線負荷の大幅な低減が可能である。
ここで、第１．第２．第３のＣＶＤ絶縁膜としてはシリ
コン酸化膜、シリコン窒化膜、シリコン窒素酸化膜など
が適し、下層配線膜厚が１０，０００人のとき第１の絶
縁膜厚はｓ、ｏｏｏ〜１０，０００人、第２の絶縁膜厚
は平坦部で２．０００人、第３の絶縁膜厚は１，０００
〜２．０００人に設定することにより本発明の有効性を
最大に生かすことができる。
次に本実施例の多層配線構造の製造方法について図面を
参照して説明する。第２図（ａ）〜Ｃｒ）は本発明の第
１の実施例の縦断面を製造工程順に示したものである。
素子を形成した半導体基板ｌＯ１に対してアルミニウム
等の下層配線金属１０２をスパッタ法で被着した後、そ
の上に第１の絶縁膜１０３を全面に形成する。このとき
絶縁材料としては化学的に安定なシリコン酸化膜、シリ
コン窒化膜が適しており膜厚は５，０００〜１０．００
０人が適当である。次に第２図（ａ）に示すように下層
配線をバターニングするためのフォトリンクラフィを行
ない、フォトレジスト１０４を所望の下層配線形状に形
成する。
次にフォトレジスト１０４をマスクに第２図（ｂ）のよ
うに第１の絶縁膜１０３．下層配線金属１０２をパター
ニングする。このときフォトレジストをマスクに第１の
絶縁膜をエツチングし次に第１の絶縁膜をマスクに下層
配線金属をエツチングしても良い。続いて第２図（Ｃ）
のように全面に第２の絶縁膜１０５を形成する。ここで
絶縁膜としてはＣＶＤ法によるシリコン酸化膜、シリコ
ン窒化膜が適しており、膜厚は１０００〜２０００人程
度とする。こ形成２の絶縁膜の目的は下層配線金属１０
２の側壁を覆うことにある。
次に回転塗布法と７ニールにより第２図（ｄ）のように
シリコンガラス膜、シリコン有機化合物膜、ポリイミド
膜などの塗布形成膜１０６を形成する。ここで塗布液の
粘度、塗布時の回転数を適当に選ぶことによって極めて
良好な表面平坦性が得られる。また、これらの塗布形成
膜はＣＶＤ膜にくらべて低誘電率そのものが比較的容易
に得られるため層間膜として厚く形成することは配線容
量削減に効果的である。
次にＣＦ４あるいはＣＦ４とＨ２の混合ガス等によるリ
アクティブイオンエツチング（ＲＩＥ）法により塗布形
成膜表面全体をエツチングし、第１の絶縁膜１０３を露
出させ（エッチバック）、第２図（ｅ）のように下層配
線金属１０２上の塗布形成膜をすべて除去する。このと
き、第１．第２の絶縁膜と塗布形成膜とのエッチンク選
択比を１に近づけておき表面平坦性が損なわれないよう
にすることが望ましい。エツチング量としては下層配線
金属１０２上の第２の絶縁膜１０５が除去される程度に
設定すると良い。これによって塗布形成膜１０６は下層
配線１０２の無い部分に選択的に存在することになる。
続いて第３の絶縁膜１０７を第２図（ｆ）に示すように
全面に第１の絶縁膜１０３．第２の絶縁膜１０５と同様
にＣＶＤ法等で成長する。ここで第３の絶縁膜としては
、第１の絶縁膜とスルーホールのエツチング特性が同じ
である必要があるため同一材料が好ましく、膜厚は２０
００人程度形状い。
次に、従来のフォトエツチング技術により所望の箇所に
スルーホール１０８を開孔し続いて上層配線金属１０９
をスパッタ法等により被着し、フォトエツチング法によ
り上層配線をパターニング形成することにより本発明の
第１図の構成を得る。
本実施例では塗布形成膜１０６のエッチバック時に第１
の絶縁膜１０３が露出するまでエツチングを行なったが
第１．第２および第３の絶縁膜１０３．１０５，１０７
のエツチング選択比の等しい材料、あるいは同一の材料
を用いる場合にはエッチバックを第２の絶縁膜１０５が
露出するところまで行なっても良い。
第３図は本発明の多層配線構造の第２の実施例の縦断面
図である。本実施例では第２の絶縁膜３０５をエッチバ
ックし、平坦部の第２の絶縁膜を完全に除去し、下層配
線３０２の側壁部のみに残している。この実施例では低
誘電率物質としての塗布形成膜３０６をより厚く形成で
き、配線容量のいっそうの低減が可能である。また第２
の絶縁膜として耐湿性に優れるが誘電率の大きいシリコ
ン窒化膜を適用しても配線容量の増加は非常に小さく高
信頼度で配線負荷を低減した多層配線を実現できる。
次に本実施例の製造方法を図面を参照して説明する。
第４図（ａ）〜（ｄ）は本発明の製造方法の第２の実施
例の縦断面図である。前述した第１の実施例の第２図（
ａ）および（ｂ）に示された工程に従って、第４図（ａ
）のように半導体基板３０１上の下層配線３０２および
第１の絶縁膜３０３の上、側面を含む基板全面に第２の
絶縁膜３０５が形成された構成を得る。
続いて、この第２の絶縁膜３０５をＲＩＥ法によりエッ
チバックを行なう。これにより第４図（ｂ）に示すよう
に下層配線金属３０２及び第１の絶縁膜３０３の側壁に
第２の絶縁膜３０５を残存させ、半導体基板３０１上及
び第１の絶縁膜３０３上は除去することができる。
以下の工程は前述した方法と同様にして塗布形成膜３０
６、第３の絶縁膜３０７を形成後、スルーホール３０８
を開口し、上層配線３０９を形成し、第３図の構成の配
線構造が完成する。
この実施例では第２の絶縁膜が下層配線の側部にのみ残
存するため、前述した実施例に比較して第２の絶縁膜厚
に相当する厚さたけ塗布形成膜を厚くてき配線容量の一
層の低減が可能となる。
また第２の絶縁膜として耐湿性に優れるが、比誘電率が
約８と大きいシリコン窒化膜を適用することも可能とな
り、配線容量増加を極力おさえて、塗布形成膜からの脱
水縮合反応に伴なうアウトカスによる配線金属の腐食を
防止でき、信頼性の高い多層配線を実現できるという利
点がある。
〔発明の効果〕
以上説明したように本発明は、下層配線金属上に選択的
に第１の絶縁膜を形成し、第２の絶縁膜で下層配線金属
側壁を覆った後に、回転塗布法により、ガラス膜、シリ
コン有機化合物、ポリイミド膜等の低誘電率物質を下層
配線間に埋め込み、平坦化を行ない、さらに全面に第３
の絶縁膜を形成し、下層配線部上の第１および第３の絶
縁膜にスルーホールを設け、上層配線との接続を行なう
構成をもつ。そのため、極めて平坦性が良好な層間膜を
実現するとともに、スルーホール部を含む配線金属に腐
食等が発生しない高い信頼性を持つ多層配線を実現し、
かつ比較的容易に低誘電率の膜が得られる塗布膜を厚く
形成できるため配線容量の低減が可能となる。
【図面の簡単な説明】 第１図は本発明の配線構造の第１の実施例の縦断面図、
第２図（ａ）〜（「）は本発明の配線構造の製造方法の
第１の実施例の工程断面図、第３図は本発明の配線構造
の第２の実施例の縦断面図、第４図（ａ）〜（ｄ）は本
発明の配線構造の製造方法の第２の実施例の工程断面図
、第５図（ａ）、　（ｂ）は従来の配線構造の縦断面図
である。 １０１．３０１，５０１・・・・・・素子が形成された
半導体基板、１０２，３０２，５０２・・・・・・下層
配線、１０３，３０３・・・・・・第１の絶縁膜、１０
４゜３０４・・・・・・フォトレジスト、１０５，３０
５・・・・・・第２の絶縁膜、１０６，３０６，５０４
・・・・・・塗布形成膜、１０７，３０７・・・・・・
第３の絶縁膜、１０８゜３０８．５０８・・・・・・ス
ルーホール、１０９，３０９゜５０９・・・・・・上層
配線金属、５０３・・・・・・第１のＣＶＤ絶縁膜、５
０５・・・・・・第２のＣＶＤ絶縁膜。 代理人　弁理士　　内　原　　　晋 ＄　１　図 Ｆ！２　　図 第２図 第　３　図 〔ｂン 第４　図 躬５　図 手続補正書動却 １、事件の表示　　平成　２年　特　許　願　第０７９
２６０号２、発明の名称　　半導体集積回路及びその製
造方法３、補正をする者 事件との関係　　　　　　出　願　人 東京都港区芝五丁目７番１号 〒１０８−０１　　東京都港区芝五丁目７番１号５、補
正命令の日付　　　　平成　３年１０月２２日（発進口
）６、補正の対象 明細書の「図面の簡単な説明」の欄 ７、補正の内容 明細書第１８頁１１行目「・・・４図（ａ）〜（ｄ）　
　・・・」とあるのを「・・・４図（ａ）、（ｂ）　　
・・・」に訂正する。 代理人　弁理士　　内　原　　晋

Claims (1)

  1. 【特許請求の範囲】 １、素子が形成された半導体基板上に所定の形状で形成
    された下層配線と、該下層配線上に形成され、該下層配
    線と同形状に形成された第１のＣＶＤ絶縁膜と、少なく
    とも前記下層配線側部を覆う第２のＣＶＤ絶縁膜と、前
    記下層配線領域以外の領域に形成され、上面の位置が前
    記第１のＣＶＤ絶縁膜上面とほぼ等しく形成された低誘
    電率膜と、前記第１のＣＶＤ絶縁膜及び低誘電率膜上の
    全面を覆う第３のＣＶＤ絶縁膜と、前記下層配線上の前
    記第１のＣＶＤ絶縁膜および第３のＣＶＤ絶縁膜とに設
    けられた開口部を介して下層配線に接続された上層配線
    とを有することを特徴とする半導体集積回路。 ２、半導体基板上に設けられた下層配線金属上にのみ第
    １の絶縁膜を選択的に形成する工程と、全面に第２の絶
    縁膜を形成する工程と、少なくとも前記下層配線金属の
    側壁に前記第２の絶縁膜を残し、かつ前記第１の絶縁膜
    の上面が露出するようにエッチングする工程と、塗布膜
    を前記下層配線領域以外の領域に埋込み、平坦化する工
    程と、少なくとも前記第１の絶縁膜が露出するまで前記
    塗布膜を除去する工程と、前記基板全面に第３の絶縁膜
    を形成する工程と、前記下層配線上の前記第１の絶縁膜
    および前記第３の狭に開口部を設ける工程と、前記開口
    部を介して前記下層配線と接続される上層配線を形成す
    る工程と、含むことを特徴とする半導体集積回路の製造
    方法。
JP2079260A 1990-03-28 1990-03-28 半導体集積回路及びその製造方法 Pending JPH04174541A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2079260A JPH04174541A (ja) 1990-03-28 1990-03-28 半導体集積回路及びその製造方法
US07/675,946 US5155576A (en) 1990-03-28 1991-03-27 Semiconductor integrated circuit having a multilayer wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2079260A JPH04174541A (ja) 1990-03-28 1990-03-28 半導体集積回路及びその製造方法

Publications (1)

Publication Number Publication Date
JPH04174541A true JPH04174541A (ja) 1992-06-22

Family

ID=13684888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079260A Pending JPH04174541A (ja) 1990-03-28 1990-03-28 半導体集積回路及びその製造方法

Country Status (2)

Country Link
US (1) US5155576A (ja)
JP (1) JPH04174541A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5751066A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Structure with selective gap fill of submicron interconnects
US7741850B2 (en) 2004-07-12 2010-06-22 Canon Kabushiki Kaisha Electric potential measuring apparatus, and image forming apparatus

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
JPH08139194A (ja) 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5548159A (en) * 1994-05-27 1996-08-20 Texas Instruments Incorporated Porous insulator for line-to-line capacitance reduction
US5510293A (en) * 1994-05-31 1996-04-23 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
JPH0845936A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
EP0703611B1 (en) * 1994-08-31 2007-05-02 Texas Instruments Incorporated Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US6130152A (en) 1995-11-16 2000-10-10 Texas Instruments Incorporated Aerogel thin film formation from multi-solvent systems
US6380105B1 (en) 1996-11-14 2002-04-30 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US6319852B1 (en) 1995-11-16 2001-11-20 Texas Instruments Incorporated Nanoporous dielectric thin film formation using a post-deposition catalyst
US5807607A (en) * 1995-11-16 1998-09-15 Texas Instruments Incorporated Polyol-based method for forming thin film aerogels on semiconductor substrates
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US6040628A (en) * 1996-12-19 2000-03-21 Intel Corporation Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US6054769A (en) * 1997-01-17 2000-04-25 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法
US6350322B1 (en) * 1997-03-21 2002-02-26 Micron Technology, Inc. Method of reducing water spotting and oxide growth on a semiconductor structure
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US6025260A (en) 1998-02-05 2000-02-15 Integrated Device Technology, Inc. Method for fabricating air gap with borderless contact
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
JP3378505B2 (ja) 1998-06-23 2003-02-17 株式会社東芝 半導体装置およびその製造方法
US6187672B1 (en) 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
JP3512669B2 (ja) * 1999-03-18 2004-03-31 富士通カンタムデバイス株式会社 電極構造及びその製造方法並びに半導体発光装置
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
DE112004003055B4 (de) * 2003-10-22 2012-08-30 Rorze Corp. Flüssige Zusammensetzung mit dispergierten Diamantpartikeln, Herstellungsverfahren dafür und Verwendung zum Herstellen eines Abrasivstoffes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421073B2 (ja) * 1974-04-15 1979-07-27
JPS54147789A (en) * 1978-05-11 1979-11-19 Matsushita Electric Ind Co Ltd Semiconductor divice and its manufacture
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS57100748A (en) * 1980-12-15 1982-06-23 Toshiba Corp Manufacture of semiconductor device
JPS58124426A (ja) * 1982-01-18 1983-07-25 飯田　亘 食器・洗浄・湯洗・連続処理装置
JPS62295437A (ja) * 1986-06-14 1987-12-22 Yamaha Corp 多層配線形成法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5591677A (en) * 1994-02-25 1997-01-07 Texas Instruments Incorporated Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators
US5616959A (en) * 1994-02-25 1997-04-01 Texas Instruments Incorporated Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5751066A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Structure with selective gap fill of submicron interconnects
US7741850B2 (en) 2004-07-12 2010-06-22 Canon Kabushiki Kaisha Electric potential measuring apparatus, and image forming apparatus

Also Published As

Publication number Publication date
US5155576A (en) 1992-10-13

Similar Documents

Publication Publication Date Title
JPH04174541A (ja) 半導体集積回路及びその製造方法
US6531783B1 (en) Method of via formation for multilevel interconnect integrated circuits
JP3790469B2 (ja) 半導体装置
US6300682B2 (en) High performance MIM (MIP) IC capacitor process
US6323118B1 (en) Borderless dual damascene contact
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
KR930020669A (ko) 고집적 반도체장치 및 그 제조방법
JPS5893255A (ja) 半導体装置の製造方法
JPH03196662A (ja) 半導体集積回路の配線構造およびその製造方法
JP2001053144A (ja) 半導体装置及びその製造方法
JP3123450B2 (ja) 半導体装置およびその製造方法
US20020195713A1 (en) Integrated circuit devices with contact hole alignment and methods of fabricating the same
JP2728073B2 (ja) 半導体装置の製造方法
JPH0521615A (ja) 半導体装置とその製造方法
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JP3413697B2 (ja) 配線形成方法
JPH0936222A (ja) 半導体装置及びその製造方法
KR100315457B1 (ko) 반도체 소자의 제조 방법
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JPS60177652A (ja) 半導体装置の製造方法
JPH09232421A (ja) 半導体装置
JPH06125012A (ja) 半導体装置の配線構造
JPH03116852A (ja) 半導体装置