JPH0845936A - ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法 - Google Patents

ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法

Info

Publication number
JPH0845936A
JPH0845936A JP7169169A JP16916995A JPH0845936A JP H0845936 A JPH0845936 A JP H0845936A JP 7169169 A JP7169169 A JP 7169169A JP 16916995 A JP16916995 A JP 16916995A JP H0845936 A JPH0845936 A JP H0845936A
Authority
JP
Japan
Prior art keywords
metal
lead
leads
dielectric constant
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7169169A
Other languages
English (en)
Inventor
Ken Numata
乾 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0845936A publication Critical patent/JPH0845936A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 進歩した信頼性を備えた金属リード１４を有
する半導体装置を得る。 【構成】 基板１２上の金属リード１４、少なくとも金
属リード１４間の低誘電率材料、および、金属リード１
４に近接したダミーリード１６を含む。金属リード１４
からの熱はダミーリード１６へ伝達でき、ダミーリード
１６はその熱を放散させることができる。低誘電率材料
１８は３．５よりも低い誘電率を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体装置製造に
関するものであり、更に詳細には金属間リード線間に低
誘電率材料とサブミクロンの間隔とを備える半導体装置
とその信頼性改善方法に関する。
【０００２】
【従来の技術】半導体は、ラジオおよびテレビを含む電
子応用のための集積回路に広く用いられている。そのよ
うな集積回路は単結晶シリコンの中に作製された多数の
トランジスタを使用するのが一般的である。現在では、
多くの集積回路で相互接続のために多重レベルの金属配
線が使用されている。
【０００３】半導体装置を水平（面内）方向で縮小し
て、ウエハ当たりのチップ数を増やすことにより、ある
いはチップ当たりのトランジスタ数を増やして回路の複
雑さを増大させることによってウエハコストを削減する
ことが行われている。半導体装置を水平方向で縮小する
ことは行われているが、半導体装置を縦方向で縮小する
ことは一般に行われない（それは電流密度が信頼性の限
界を越えるためである）。このため、導体は高いアスペ
クト比（導体高さの導体幅に対する比が１よりも大きい
形状）を持つことになる。水平方向での縮小により背の
高いものとなった金属リードが互いに益々接近して配置
されるようになれば、リード間の容量性結合が大きくな
り回路速度を制限する主要因となる。もし線間容量が大
きくなると、電気的な非効率さおよび不正確さの可能性
が高くなる。これらの多重レベル金属配線系において容
量を低減化することは線間のＲＣ時定数を減らすことに
つながるであろう。
【０００４】金属線を互いに絶縁するために用いられる
典型的な材料は二酸化シリコンである。しかし、熱酸化
やＣＶＤ法によって成長させた密なシリコン酸化物の誘
電率は３．９のオーダーである。誘電率は１．０が真空
の誘電率を表すようなスケールに基づいている。１．０
に非常に近い値から数百までの誘電率を示す各種の材料
がある。ここに用いられる低誘電率という表現は３．５
よりも低い誘電率を有する材料を指す。
【０００５】
【発明の概要】近年、誘電材料として二酸化シリコンの
代わりに低誘電率の材料を使用する試みがなされてい
る。絶縁層として低誘電率材料を使用すれば、線間（リ
ード間）容量が低減化され、従ってＲＣ時定数が減少す
る。これまで認識されてこなかった明かな問題（特に、
高アスペクト比金属リードにおいての問題）は、低誘電
率材料の熱伝導率が小さいことのために、ジュール熱効
果に起因する金属リードの破損が発生し得るということ
である。本発明はこの構造の熱伝導率を改善することに
よりこの問題を解決し、低誘電率材料を用いたこの構造
の金属リードの信頼性を改善する。
【０００６】本発明は、進歩した信頼性の金属リードを
有する半導体装置の製造方法と、基板上の金属リード、
少なくとも金属リード間に設けられた低誘電率材料、お
よび金属リードに近接して設けられたダミーリードを含
むそれの装置とを包含する。金属リードからの熱はダミ
ーリードへ伝達され、ダミーリードはその熱を放散させ
ることができる。ここでの低誘電率材料は３．５より低
い誘電率を有する。本発明の１つの特長は、低誘電率材
料を用いた回路の金属リードの信頼性を改善することで
ある。
【０００７】本発明の１つの好適実施例は、基板上へ金
属相互接続層を堆積させること、およびこの金属相互接
続層を予め定められたパターンにエッチして金属リード
とそれに近接したダミーリードとを形成することを含
む。次に、前記金属リードおよびダミーリードの線間に
低誘電率材料を堆積させる。
【０００８】別の１つの実施例は、基板上へ第１の金属
相互接続層を堆積すること、および前記第１の金属相互
接続層を予め定められたパターンにエッチして金属リー
ドを形成することを含む。次に、前記金属リード線間へ
低誘電率材料を堆積させる。この低誘電率材料を覆って
薄い酸化物層を堆積させ、この薄い酸化物層の上へ第２
の金属相互接続層を堆積させる。この第２の相互接続層
を予め定められたパターンにエッチして、前記第１の金
属相互接続層の金属リードの一部分に近接してダミーリ
ードを形成する。前記金属リードからの熱は前記ダミー
リードへ伝達でき、放散できる。この低誘電率材料は
３．５よりも低い誘電率を有する。
【０００９】本発明の１つの特長は、低誘電率材料を使
用する回路のための金属リードの信頼性を改善すること
である。本発明は、高アスペクト比の金属リードと、熱
的により絶縁性である低誘電率材料とを組み合わせて含
む半導体に対して特に有益である。
【００１０】本明細書の一部を構成し、説明とともに参
照すべき図面において、特にことわらない限り、同様な
部品を指すために同じ参照符号および記号が用いられて
いる。
【００１１】
【実施例】本発明の好適実施例の作製および利用につい
て以下に詳細に説明する。しかしながら、本発明は広範
囲の特定の状況において適用できる数多くの新規な概念
を提供することを理解されたい。ここに説明する特定の
実施例は本発明の作製と利用とを説明するための便宜上
のものであって、本発明の範囲を限定するものではな
い。
【００１２】以下は、製造方法を含むいくつかの実施例
と代替え実施例についての説明である。各図面で符号お
よび記号は特にことわらない限り対応する部品を指す。
次の表１は実施例および図面の要素を要約したものであ
る。
【００１３】
【表１】
【００１４】明らかにこれまで認識されていない問題
は、低誘電率材料の熱伝導率が小さいために、特に線間
に低誘電率材料を備えた高アスペクト比の導体中で低誘
電体材料が導体周囲の半分以上の上にある場所におい
て、ジュール熱効果のために金属リードが破損するかも
しれないということである。すべての金属はいくぶんか
の抵抗を有するので、その中を電流が流れれば金属の温
度は上がる。金属リードの中で生ずるそのような熱はジ
ュール熱として知られている。金属リードに沿った一箇
所で局所的に金属リードが加熱されれば、その部分の抵
抗は少し増大し（金属の性質による）、そのためその部
分の温度は更に上昇することになる（わずかではある
が）。このように、局所的に加熱された金属リードは損
傷を受け、あるいは破壊され得る。金属リードが薄くな
ればなるほど、それは弱くなる（このことはサブミクロ
ン回路において特に問題である）。絶縁層として低誘電
率材料を使用することによって更に問題が生ずる。その
ような材料は一般に熱伝導率が小さいからである。低誘
電率材料を使用するときは、回路中の金属リードで発生
するジュール熱のうちリードそれ自体の中に留まるもの
が増える。
【００１５】金属リードに対するジュール熱の効果は図
１に示されている。図１Ａは半導体ウエハの金属リード
１４を示している（ウエハのその他の部分は図示されて
いない）。金属リード１４を通って電流が流れると、金
属リードは加熱される。実際には、金属リートには薄い
部分や脆い部分がある。金属リードのフォトリソグラフ
ィやエッチングプロセスが理想的とはいかないため、そ
のような不均一は避けられない。ジュール熱によって促
進されるエレクトロマイグレーションが金属リードを、
まず、弱くし、そして薄くする。金属リードの薄い部分
や脆い部分は金属リード中を電流が繰り返して流れる度
に益々薄くなり（図１Ｂ）、そしてエレクトロマイグレ
ーションは更にその部分に集中することになる。最後に
は、そのようなリードは図１Ｃに示されたように破壊
し、素子故障をもたらす。
【００１６】本発明は、低誘電率材料を使用した構造中
の金属リードの信頼性を、その構造の熱伝導率を改善す
るためのダミーリードを使用することによって改善す
る。図２Ａは基板１２上に形成された金属リード１４を
有する半導体ウエハ１０の断面図を示す。この基板は、
例えば、トランジスタ、ダイオード、およびその他の当
業者には良く知られた半導体要素を含むことができる
（図示されていないが）。基板１２はまた、その他の金
属相互接続層を含むことができ、典型的には最上部絶縁
酸化物層（以降の金属層中でリードが互いに短絡するの
を防止するため）を含む。基板１２を覆って第１の金属
相互接続層が堆積されている。第１の金属相互接続層
は、例えば、アルミニウムまたはチタン−タングステン
／アルミニウム二重層を含むことができる。第１の金属
相互接続層は予め定められたパターンにエッチされ、エ
ッチライン、または金属リード１４が形成される。金属
リード１４のいくつかは互いに接近して、例えば間隔が
１μｍ以下に接近して配置される。
【００１７】図２Ｂは図２Ａに示されたのと同じ半導体
素子を示しているが、本発明の第１の実施例が実現され
ている。金属リード１４が形成されたのと同じ金属相互
接続の中に、金属リード１４に隣接してダミーリード１
６が形成されている。このダミーリード１６は、素子が
動作状態の時に発生するジュール熱を金属リード１４か
ら拡散させる。この後図２Ｃに示すように、好ましくは
有機スピンオンガラス（ＯＳＯＧ）である低誘電率材料
が金属リードおよびダミーリードの線間に堆積される。
低誘電率材料１８は熱伝導性に乏しい導体であるかもし
れないが、それは比較的薄く、ジュール熱の一部がダミ
ーリード１６を通って金属リード１４から拡散して失わ
れてしまうことを許容する。ダミーリード１６は金属成
分を含むので、それは優れた熱伝導体である。ダミーリ
ード１６は一般にリード幅約１本分の距離だけ金属リー
ド１４から離されている。
【００１８】本発明の第２の実施例が図３に示され、そ
こにはダミーリード１６が隣接する平行な金属層中に形
成されている。半導体ウエハ１０は基板１２を含む。基
板１２を覆って第１の金属相互接続層が堆積され、この
第１の金属相互接続層中に金属リード１４が形成され
る。図３Ａに示されたように、金属リード１４線間に低
誘電率材料１８が堆積される。次に、金属リード１４お
よび低誘電率材料１８の上に比較的薄い酸化物層２０
（金属リード１４の高さよりも小さい厚さのものが好ま
しい）が堆積される。薄い酸化物層２０を覆って第２の
金属相互接続層が（前記第１の金属相互接続層に隣接し
てそれに平行に）堆積され、金属リード１４に隣接して
ダミーリード１６が形成される（図３Ｂを参照）。薄い
酸化物層２０は下層の金属リード１４からのジュール熱
の一部が薄い酸化物層２０を通り抜けて第２の金属相互
接続層中に形成されたダミーリード１６に到達するのを
許容できる程度に十分薄くなければならない。金属リー
ド１４からのジュール熱の一部は薄い酸化物層２０を通
ってダミーリード１６へ伝達し得る。これに続くプロセ
ス工程としては、例えば、半導体、絶縁層、および金属
層の更なる堆積、エッチングが含まれる。
【００１９】本発明は、例えば、空隙、エーロゲル、ゼ
ロゲル（ｘｅｒｏｇｅｌ）、あるいはフッ化シリコン酸
化物等のその他の低誘電率材料を用いた半導体にも適用
できる。この容量性結合を減らすために、純粋なポリマ
ー（例えば、パリレン、テフロン、ポリイミド）や有機
スピンオンガラス（ＯＳＯＧ、例えば、シルシクイオキ
サン（ｓｉｌｓｅｑｕｉｏｘａｎｅ）またはシロキサン
ガラス）等の低誘電率材料が調べられた。１９９１年１
月２２日付けのＫａａｎｔａ他に与えられた米国特許第
４，９８７，１０１号を参照すると、そこには気体（空
気）誘電体を作製するための方法が開示されている。ま
た、１９９２年４月７日付けのＳａｋａｍｏｔｏに与え
られた米国特許第５，１０３，２８８号を参照すると、
そこには多孔質誘電体を使用することによって容量を低
減化した多重層配線構造が開示されている。
【００２０】金属リードから熱を放散させるためにダミ
ーリードを使用した新規な本方法は、サブミクロンの間
隔を有し、低誘電率材料を使用した半導体に対して有益
である。ダミーリードは金属リード中で発生するジュー
ル熱の一部を拡散させ、金属リードの信頼性を向上させ
る。本発明は、高アスペクト比（例えば、２またはそれ
以上）の金属リードと、熱的に絶縁性の高い低誘電率材
料（特に３．５よりも小さい低誘電率を有するもの）と
を組み合わせて含む半導体に対して特に有益である。
【００２１】本発明は、例示実施例に関して説明してき
たが、この説明は限定的なものではない。例示実施例に
対する各種の修正や組み合わせが、本発明のその他の実
施例とともに可能であることは、本明細書を参照するこ
とで当業者には明かであろう。従って、本発明の特許請
求の範囲はそのようなすべての修正や実施例を包含する
ものと解釈されるべきである。
【００２２】以上の説明に関して更に以下の項を開示す
る。 （１）半導体素子の金属リードの信頼性を高めるための
方法であって、基板上へ少なくとも２本の金属リードを
形成すること、前記金属リードに近接してダミーリード
を形成すること、および少なくとも前記金属リード線間
に低誘電率材料を堆積させること、の工程を含み、それ
によって前記金属リードからの熱が前記ダミーリードへ
伝達、放散でき、ここにおいて前記低誘電率材料が３．
５よりも低い誘電率を有している方法。
【００２３】（２）第１項記載の方法であって、前記金
属リード間の間隔が１μｍよりも小さい方法。
【００２４】（３）第１項記載の方法であって、前記ダ
ミーリードが前記基板上へ前記金属リードに近接して形
成され、前記金属リードと前記ダミーリードと間隔が前
記金属リード線幅の半分ないし１本半分の間の大きさで
あり、さらに前記ダミーリードおよび前記金属リードが
同一工程で形成される方法。
【００２５】（４）第１項記載の方法であって、前記低
誘電率材料の堆積が、基板上への前記金属リードの形成
の後ではあるが、前記金属リードに近接するダミーリー
ドの形成よりも前に行われる方法。
【００２６】（５）第４項記載の方法であって、更に、
前記低誘電率材料の堆積の後に、前記金属リードの線幅
よりも小さい厚さを有する薄い酸化物層を少なくとも前
記低誘電率材料を覆って堆積させる工程を含む方法。
【００２７】（６）第５項記載の方法であって、前記ダ
ミーリードが前記薄い酸化物層の上に形成される方法。
【００２８】（７）第５項記載の方法であって、前記金
属リード間の間隔が１μｍよりも小さい方法。
【００２９】（８）第５項記載の方法であって、前記金
属リードが２よりも大きいアスペクト比を有している方
法。
【００３０】（９）半導体素子の金属リードの信頼性を
高めるための方法であって、基板上へ金属相互接続層を
堆積させること、前記金属相互接続層を予め定められた
パターンにエッチして、少なくとも２本の金属リード
と、前記金属リードに近接するダミーリードとを形成す
ること、および少なくとも前記金属リード間に、３．５
よりも低い誘電率を有する低誘電率材料を堆積させるこ
と、の工程を含む方法。
【００３１】（１０）第９項記載の方法であって、前記
金属リード間の間隔が１μｍよりも小さく、前記金属リ
ードと前記ダミーリードとの間隔が前記金属リードの線
幅の半分ないし１本半分の間の大きさである方法。
【００３２】（１１）半導体素子の金属リードの信頼性
を高めるための方法であって、基板上へ第１の金属相互
接続層を堆積させること、前記第１の金属相互接続層を
予め定められたパターンにエッチして、１よりも大きい
アスペクト比を有する少なくとも２本の金属リードを形
成すること、少なくとも前記金属リード線間に低誘電率
材料を堆積させること、少なくとも前記低誘電率材料の
上へ、前記金属リードの線幅に等しいかあるいはそれよ
りも小さい厚さを有する薄い酸化物層を堆積させるこ
と、前記薄い酸化物層の上へ第２の金属相互接続層を堆
積させること、および前記第２の金属相互接続層を予め
定められたパターンにエッチして、少なくとも前記第１
の金属相互接続層の前記金属リードの一部に隣接するダ
ミーリードを形成すること、の工程を含み、ここにおい
て前記金属リードが１よりも大きいアスペクト比を有
し、前記低誘電率材料が３．５よりも低い誘電率を有し
ている方法。
【００３３】（１２）第１１項記載の方法であって、前
記金属リード間の間隔が１μｍよりも小さく、前記金属
リードと前記ダミーリードとの間隔が前記金属リード線
幅の半分ないし１本半分の間の大きさである方法。
【００３４】（１３）進歩した信頼性を備えた金属リー
ドを有する半導体デバイスであって、基板、前記基板上
の少なくとも２本の金属リード、少なくとも前記金属リ
ード線間に設けられた低誘電率材料、および前記金属リ
ードに近接して設けられたダミーリード、を含み、それ
によって前記金属リードからの熱が前記ダミーリードへ
伝達でき、前記ダミーリードが前記熱を放散できるよう
になっており、前記低誘電率材料が３．５よりも低い誘
電率を有している半導体デバイス。
【００３５】（１４）第１３項記載の半導体デバイスで
あって、前記金属リード間の間隔が１μｍよりも小さい
半導体デバイス。
【００３６】（１５）第１３項記載の半導体デバイスで
あって、前記ダミーリードが前記基板上に前記金属リー
ドに近接して配置されており、さらに前記金属リードと
前記ダミーリードとの間隔が前記金属リード線幅の半分
ないし１本半分の間の大きさである半導体デバイス。
【００３７】（１６）第１３項記載の半導体デバイスで
あって、更に、少なくとも前記低誘電率材料の上に取り
付けられた薄い酸化物層を含む半導体デバイス。
【００３８】（１７）第１６項記載の半導体デバイスで
あって、前記薄い酸化物層の厚さが前記金属リードの線
幅よりも小さく、前記低誘電率材料の誘電率が２よりも
低く、さらに前記金属リードのアスペクト比が２よりも
大きい半導体デバイス。
【００３９】（１８）進歩した信頼性を備えた金属リー
ド１４を有する半導体デバイスを製造するための方法
と、基板１２上の金属リード１４、少なくとも金属リー
ド１４線間の低誘電率材料、および、金属リード１４に
近接したダミーリード１６を含むそれのデバイス。金属
リード１４からの熱はダミーリード１６へ伝達でき、ダ
ミーリード１６はその熱を放散させることができる。低
誘電率材料１８は３．５よりも低い誘電率を有する。本
発明の１つの特長は低誘電率材料を使用する回路のため
の金属リードの信頼性を改善することである。
【００４０】
【関連出願へのクロスリファレンス】以下の同時譲渡さ
れた米国特許出願をここに参考のために引用する。 本発明の特許出願と同時に出願される以下の米国特許出
願もまた、ここに参考のために引用する。
【図面の簡単な説明】
【図１】半導体ウエハの金属リードの斜視図であって、
ジュール熱の悪影響を示す図。
【図２】本発明の第１実施例の断面図であって、半導体
ウエハ上へ形成されたダミーリードを示す図。
【図３】本発明の第２実施例の断面図であって、半導体
上へ上へ形成されたダミーリードを示す図。
【符号の説明】
１０ 半導体ウエハ １２ 基板 １４ 金属リード １６ ダミーリード １８ 低誘電率材料 ２０ 薄い酸化物層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の金属リードの信頼性を高め
    るための方法であって、 基板上へ少なくとも２本の金属リードを形成すること、 前記金属リードに近接してダミーリードを形成するこ
    と、および少なくとも前記金属リード線間に低誘電率材
    料を堆積させること、の工程を含み、 それによって前記金属リードからの熱が前記ダミーリー
    ドへ伝達、放散でき、ここにおいて前記低誘電率材料が
    ３．５よりも低い誘電率を有している方法。
  2. 【請求項２】 進歩した信頼性を備えた金属リードを有
    する半導体装置であって、 基板、 前記基板上の少なくとも２本の金属リード、 少なくとも前記金属リード線間に設けられた低誘電率材
    料、および前記金属リードに近接して設けられたダミー
    リード、を含み、それによって前記金属リードからの熱
    が前記ダミーリードへ伝達でき、前記ダミーリードが前
    記熱を放散できるようになっており、前記低誘電率材料
    が３．５よりも低い誘電率を有している半導体装置。
JP7169169A 1994-05-31 1995-05-31 ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法 Pending JPH0845936A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25098394A 1994-05-31 1994-05-31
US250983 1994-05-31

Publications (1)

Publication Number Publication Date
JPH0845936A true JPH0845936A (ja) 1996-02-16

Family

ID=22949993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7169169A Pending JPH0845936A (ja) 1994-05-31 1995-05-31 ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法

Country Status (2)

Country Link
US (2) US5751056A (ja)
JP (1) JPH0845936A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027568A (ko) * 1998-10-28 2000-05-15 김영환 반도체 소자의 금속 배선 구조

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773729B2 (ja) * 1996-02-29 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
US6309956B1 (en) * 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
US6060383A (en) * 1998-08-10 2000-05-09 Nogami; Takeshi Method for making multilayered coaxial interconnect structure
US6211561B1 (en) 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6469390B2 (en) 1999-01-26 2002-10-22 Agere Systems Guardian Corp. Device comprising thermally stable, low dielectric constant material
US6440852B1 (en) 1999-01-26 2002-08-27 Agere Systems Guardian Corp. Integrated circuit including passivated copper interconnection lines and associated manufacturing methods
US6251773B1 (en) 1999-12-28 2001-06-26 International Business Machines Corporation Method of designing and structure for visual and electrical test of semiconductor devices
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6432809B1 (en) 2000-02-28 2002-08-13 International Business Machines Corporation Method for improved passive thermal flow in silicon on insulator devices
US6395632B1 (en) 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
US7312141B2 (en) 2000-09-26 2007-12-25 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US6528883B1 (en) 2000-09-26 2003-03-04 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
KR100894651B1 (ko) * 2002-07-08 2009-04-24 엘지디스플레이 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US6995392B2 (en) * 2002-08-07 2006-02-07 International Business Machines Corporation Test structure for locating electromigration voids in dual damascene interconnects
US6693357B1 (en) 2003-03-13 2004-02-17 Texas Instruments Incorporated Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity
KR100705937B1 (ko) * 2003-12-19 2007-04-11 에스티마이크로일렉트로닉스 엔.브이. 실리콘 질화막의 스트레스를 방지 및 완충하는 패드구조를 구비한 반도체 장치
US7155686B2 (en) * 2004-03-09 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Placement and routing method to reduce Joule heating
US7420277B2 (en) * 2004-03-16 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd System for heat dissipation in semiconductor devices
US20050253268A1 (en) * 2004-04-22 2005-11-17 Shao-Ta Hsu Method and structure for improving adhesion between intermetal dielectric layer and cap layer
US7339272B2 (en) * 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
US7858406B2 (en) * 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
US7851237B2 (en) * 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
US9780031B2 (en) 2014-09-04 2017-10-03 Globalfoudries Inc. Wiring structures
JP2016192514A (ja) 2015-03-31 2016-11-10 株式会社東芝 記憶装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
US4797375A (en) * 1984-10-05 1989-01-10 Honeywell Inc. Fabrication of metal interconnect for semiconductor device
US5182235A (en) * 1985-02-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for a semiconductor device having a bias sputtered insulating film
US4777974A (en) * 1986-04-08 1988-10-18 Fike Corporation Staged pressure relief assembly
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JPH0312956A (ja) * 1989-06-12 1991-01-21 Nec Corp Ｓｏｐ型リードフレーム
US5112761A (en) * 1990-01-10 1992-05-12 Microunity Systems Engineering Bicmos process utilizing planarization technique
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
US5185653A (en) * 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
JPH06326106A (ja) * 1993-03-18 1994-11-25 Sony Corp ダミーパターンの形成方法
JPH06291234A (ja) * 1993-04-01 1994-10-18 Mitsubishi Electric Corp 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5510293A (en) * 1994-05-31 1996-04-23 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
JP3012956U (ja) 1994-12-26 1995-06-27 東京アルテック有限会社 偽造防止カード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027568A (ko) * 1998-10-28 2000-05-15 김영환 반도체 소자의 금속 배선 구조

Also Published As

Publication number Publication date
US5811352A (en) 1998-09-22
US5751056A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
JPH0845936A (ja) ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
US5519250A (en) Reliability of metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
US5625232A (en) Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5510293A (en) Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
US7407835B2 (en) Localized slots for stress relieve in copper
JPH02220464A (ja) 半導体装置及びその製造方法
US6255712B1 (en) Semi-sacrificial diamond for air dielectric formation
US6486557B1 (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
WO2004027865A2 (en) Support structures for wirebond regions of contact pads over low modulus materials
US5432128A (en) Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas
US7642649B2 (en) Support structure for low-k dielectrics
JP3696055B2 (ja) 半導体装置の製造方法
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
US20060207965A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
JP4424768B2 (ja) 半導体装置およびその製造方法
GB2306776A (en) Multilevel interconnection structure
US6670703B1 (en) Buried ground plane for high performance system modules
US6707129B2 (en) Fuse structure integrated wire bonding on the low k interconnect and method for making the same
US20020086518A1 (en) Methods for producing electrode and semiconductor device
TWI657509B (zh) 矽通孔上方的後零通孔層禁入區域減少ｂｅｏｌ泵效應
US20050236716A1 (en) Heat dissipation structure and method thereof
JPH10294366A (ja) 半導体装置及びその製造方法
JP2601640B2 (ja) 電気的導体構造を作成する方法と大規模集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051004