JPH06326106A - ダミーパターンの形成方法 - Google Patents

ダミーパターンの形成方法

Info

Publication number
JPH06326106A
JPH06326106A JP5151143A JP15114393A JPH06326106A JP H06326106 A JPH06326106 A JP H06326106A JP 5151143 A JP5151143 A JP 5151143A JP 15114393 A JP15114393 A JP 15114393A JP H06326106 A JPH06326106 A JP H06326106A
Authority
JP
Japan
Prior art keywords
data
layer
dummy pattern
pattern
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5151143A
Other languages
English (en)
Inventor
Hideaki Kuroda
英明 黒田
Keiichi Ono
圭一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5151143A priority Critical patent/JPH06326106A/ja
Priority to KR1019940005174A priority patent/KR940022747A/ko
Priority to US08/214,141 priority patent/US5459093A/en
Publication of JPH06326106A publication Critical patent/JPH06326106A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 配線間容量の増大による配線間のクロストー
クの問題を解決しつつデバイスの絶対段差を揃え、デバ
イス表面の平坦度の向上を可能としたダミーパターンの
形成方法を提供する。 【構成】 多層Ａｌ配線構造を有するデバイスにおい
て、ダミーパターンを定義すべき領域のデータをChip、
ｉ層Ａｌ配線の配線パターンの占める領域のデータをＩ
Mi、最終的に求めるべきｉ層のダミーパターンデータを
ＩDiとし、データデクリメントによって得られるダミー
パターン領域のデータを（Chip−ＩMi）D と定義し、こ
のダミーパターン領域データ（Chip−ＩMi）D と（ｉ＋
１）層の配線パターンデータＩM(i+1)又はダミーパター
ンデータＩD(i+1)との論理積をとることによってダミー
パターンデータＩDiを生成し、このダミーパターンデー
タＩDiに基づいてｉ層のダミーパターンを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ダミー（疑似）パター
ンの形成方法に関し、特に多層金属配線構造を有する半
導体装置におけるダミーパターンの形成方法に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴いデバイスの積層
化、特に配線パターンの多層化が進んでいる。このた
め、配線パターンの存在する場所と存在しない場所に起
因するデバイスの絶対誤差は年々大きくなってきてい
る。高さの異なる場所に位置する配線パターンをリソグ
ラフィ技術を用いてパターニングするためには、焦点深
度のマージンを確保する必要がある。ところが、焦点深
度と解像度は相反する関係にあるために、多層配線の微
細化には限度がある。
【０００３】これを解決するために、配線パターンの存
在しない場所にダミーパターンを配することにより、デ
バイスの絶対段差を揃える方法が提案されている。その
方法として、 ゲートアレイのように配線パターンがグリッド上を通
るデバイスでは、図１７（ａ）に示すように、小面積の
島状パターンからなるグリッドＧ上にダミーパターン
（図の斜線部分）を配する方法 図１７（Ｂ）に示すように、配線パターンが存在しな
い場所には、配線パターン（図の白抜き部分）からある
距離Ｓを離して全面にダミーパターン（図の斜線部分）
を敷き詰める方法 の２つの方法が一般的に知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、の方
法の場合は、ゲートアレイのような規則的な配線パター
ンを対象としており、不規則な配線パターンには対応で
きなく、またの方法の場合は、大面積の配線パターン
が存在するために、応力集中によるパターンの爆発や、
配線間容量の増大による配線間クロストークが問題とな
る。すなわち、図１８において、Ｉ1 ，Ｉ2 ，……，Ｉ
7 をＡｌ配線、Ｃ0 を配線底面容量、Ｃ1 を配線側面容
量とすると、Ｉ1 ‐Ｉ2 の配線間容量Ｃａは、Ｃａ≒Ｃ
1 ＋Ｃ0 ／２となり、またＩ1 ‐Ｉ7 の配線間容量Ｃｂ
は、Ｃｂ≒Ｃ0 ／２となり、Ｉ1 ‐Ｉ7 の如く遠く離れ
た配線間容量も無視できなくなる。
【０００５】また、の方法との方法の複合も考えら
れるが、この場合、ダミーパターンと配線パターンの境
界での演算処理やデザイン・ルール・チェックも含めて
パターン自動生成時の演算が複雑になり過ぎるという問
題がある。一方、上層の配線パターンと下層の配線パタ
ーンを接続するコンタクトホール（ヴィアホール）の加
工においては、配線パターンの有無によって生ずるデバ
イス段差に起因して、図１９（Ａ）に示す如く層間膜の
絶対段差ｈが生ずることから、コンタクトホールを開口
する際に焦点深度を変えて露光すると、レジストの膜厚
が異なるために、開口径にバラツキが生ずるという問題
があった。
【０００６】また、層間膜の平坦化プロセスによって
は、図１９（Ｂ）に示すように、コンタクトホールを開
口する層間膜の深さ（ｈ1 ，ｈ2 ）が場所によって異な
る場合がある。この場合には、深さの異なる層間膜をＲ
ＩＥ(Reactive Ion Etching)にて加工することになるこ
とから、浅い層間膜のコンタクトホールにとっては過剰
なエッチング（オーバーエッチング）を被ることにな
る。このため、下層のアルミがエッチングされてアルミ
とレジストの化合物がレジストの側壁に付着し、レジス
ト除去後に王冠状に残るいわゆるクラウンが発生し、コ
ンタクトホールを埋め込む際の障害になるという問題も
ある。
【０００７】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、配線間容量の増大に
よる配線間のクロストークの問題を解決しつつデバイス
の絶対段差を揃え、デバイス表面の平坦度の向上を可能
としたダミーパターンの形成方法を提供することにあ
る。本発明のさらに他の目的は、コンタクトホールの開
口径のバラツキを抑えることができるとともに、クラウ
ンの発生を防止できるダミーパターンの形成方法を提供
することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるダミーパターンの形成方法では、ｎ層
（ｎは２以上の整数）の金属配線構造を有する半導体装
置において、第ｉ層（ｉは整数で、１≦ｉ＜ｎ）のダミ
ーパターンを形成するに当り、第（ｉ＋１）層の配線パ
ターンデータ又はダミーパターンデータを用いて第ｉ層
のダミーパターンデータを生成し、この第ｉ層のダミー
パターンデータに基づいてダミーパターンを形成する。
また、第ｉ層の配線パターン又はダミーパターンを、第
（ｉ＋１）層の配線パターン又はダミーパターンが形成
される領域よりも広い領域に形成する。
【０００９】本発明による他のダミーパターンの形成方
法では、第ｉ層（２≦ｉ＜ｎ）のダミーパターンを形成
するに当り、第（ｉ＋１）層及び第（ｉ−１）層の両配
線パターンデータを用いて第ｉ層のダミーパターンデー
タを生成し、この第ｉ層のダミーパターンデータに基づ
いてダミーパターンを形成する。このダミーパターンデ
ータを、ダミーパターンを定義すべき領域から第ｉ層の
配線パターン領域を除いたダミーパターン領域のデータ
と第（ｉ＋１）層及び第（ｉ−１）層の両配線パターン
データとの論理積による第１のデータと、ダミーパター
ン領域から第１のデータで定義される領域を除いた領域
のデータと第（ｉ＋１）層の配線パターンデータとの論
理積による第２のデータと、ダミーパターン領域から第
１及び第２の各データで定義される領域を除いた領域の
データと第（ｉ−１）層の配線パターンデータとの論理
積による第３のデータと、ダミーパターン領域から第
１，第２及び第３の各データで定義される領域を除いた
領域の第４のデータとの論理和をとることによって生成
する。
【００１０】または、このダミーパターンデータを、ダ
ミーパターン領域のデータから、このダミーパターン領
域のデータと第（ｉ＋１）層及び第（ｉ−１）層の両配
線パターンデータとの論理積による第１のデータと、ダ
ミーパターン領域から第１のデータで定義される領域を
除いた領域のデータと第（ｉ＋１）層の配線パターンデ
ータとの論理積による第２のデータと、ダミーパターン
領域から第１及び第２の各データで定義される領域を除
いた領域のデータと第（ｉ−１）層の配線パターンデー
タとの論理積による第３のデータとを除くことによって
生成する。
【００１１】本発明によるさらに他のダミーパターンの
形成方法では、第ｉ層のダミーパターンを形成するに当
り、複数個の多角形の集合からなる島状パターンを２次
元配列するパターンデータを用意し、この島状パターン
データと第ｉ層の配線パターンデータとの図形データの
論理演算によって第ｉ層のダミーパターンデータを生成
し、この配線パターンデータに基づいてダミーパターン
を形成する。そして、多角形として正方形を用い、その
一辺の長さＬを配線パターンのデザインルールを満たす
寸法としたとき、島状パターン間の間隔Ｓを、２Ｌ＜Ｓ
の関係を満足するように設定する。
【００１２】本発明によるさらに他のダミーパターンの
形成方法では、第ｉ層（１≦ｉ＜ｎ−１）のダミーパタ
ーンを形成するに当り、第（ｉ＋２）層から第ｎ層まで
の各コンタクト領域データを用いて第ｉ層のダミーパタ
ーンデータを生成し、この第ｉ層のダミーパターンデー
タに基づいてダミーパターンを形成する。このダミーパ
ターンデータとして、第（ｉ＋２）層から第ｎ層までの
各コンタクト領域データの論理和データで定義される領
域に対してある一定量だけ拡大した領域を定義する第１
のデータから、第ｉ層の配線パターンデータで定義され
る領域に対してある一定量だけ拡大した領域を定義する
第２のデータを差し引いて得られる第３のデータで定義
される領域に対し、ある一定量だけ縮小しかつ残存した
領域に対して同じ量だけ拡大した領域を定義する第４の
データを用いる。
【００１３】
【作用】ある層のダミーパターンを形成する際に、その
上の層の配線パターン又はダミーパターンを考慮し、こ
れらのパターンデータを用いて図形データの演算処理を
行うことによってダミーパターンデータを求め、配線パ
ターンの形成領域を除く一定の領域において、上層の配
線パターン又はダミーパターンの下にダミーパターンを
形成することで、デバイス表面の絶対段差を小さくす
る。このとき、好ましくは、上層の配線パターン又はダ
ミーパターンが形成される領域よりも広い領域にダミー
パターンを形成することにより、密配線領域と疎配線領
域の境界における傾斜をなだらかにし、当該境界におけ
る局部段差を小さくする。
【００１４】また、ある層のダミーパターンを形成する
際に、その上の層の配線パターンのみならず、その下の
層の配線パターンをも考慮し、上層及び下層の配線パタ
ーンデータを用いて図形データの演算処理を行うことに
よってダミーパターンデータを求める。そして、配線パ
ターンの形成領域を除く一定の領域において、上層の配
線パターンの下のみならず、他の領域にも部分的にダミ
ーパターンを形成するか、または上層の配線パターンの
下を除く他の領域にダミーパターンを形成する。これに
よれば、配線パターンの形成領域を除く一定の領域全体
に亘ってダミーパターンを形成した場合における配線間
容量の増大による配線間のクロストークの問題を及び密
配線領域と疎配線領域の境界における局部段差の問題を
解消できる。
【００１５】さらに、ある層のダミーパターンを形成す
る際に、複数個の多角形の集合からなる島状パターンを
２次元配列するパターンデータを用意し、この島状パタ
ーンデータとある層の配線パターンデータとの図形デー
タの論理演算を行うことによってダミーパターンデータ
を生成し、このパターンデータに基づいてダミーパター
ンを形成する。これによれば、単純な図形演算処理で、
小面積のダミーパターンを配線パターンと同一の層に自
動生成できる。
【００１６】また、コンタクトホールの加工において、
ある層について２つ上の層から上の各層のコンタクト領
域データを用いてダミーパターンデータを生成し、この
パターンデータに基づいてダミーパターンを形成する。
これによれば、コンタクトホールが存在する領域の下に
位置する下層の領域には全てダミーパターンが形成され
るため、同じ層におけるコンタクト開口部分間の段差を
なくすことができる。その結果、コンタクト開口部分の
高さが揃うため、コンタクトホールの開口径のバラツキ
を抑えることができるとともに、コンタクトホールをエ
ッチングする深さが均一になるため、オーバーエッチン
グ量を少なくでき、クラウンの発生を防止できる。
【００１７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。先ず、本発明の第１実施例が適用されるｎ
層（ｎは２以上の整数）の金属配線（本例では、Ａｌ配
線）構造を有する半導体装置において、各層の配線パタ
ーンデータを生成する全体の流れについて、図２のフロ
ーチャートにしたがって説明する。なお、この配線パタ
ーンデータの生成は、ＣＡＤ(Computer Aided Design)
システムを用いて行われる。図２において、先ず、配線
パターンデータを生成すべき層として第（ｎ−１）層を
設定し（ステップＳ１）、続いてこの第（ｎ−１）層の
ある領域の配線パターンデータの有無を判断し（ステッ
プＳ２）、配線パターンデータが有る領域については、
その配線パターンデータをそのままその領域の配線パタ
ーンデータとして設定する（ステップＳ３）。
【００１８】一方、配線パターンデータが無い領域につ
いては、その上層である第ｎ層の対応する領域の配線パ
ターンデータの有無を判断し（ステップＳ４）、配線パ
ターンデータがあれば、その配線パターンデータを用い
てダミーパターンデータを生成し（ステップＳ５）、ス
テップＳ３に移行してこのダミーパターンデータをその
領域の配線パターンデータとして設定する。ステップＳ
５でのダミーパターンデータの具体的な生成方法につい
ては後述する。このようにして、第（ｎ−１）層につい
て、各領域毎に配線パターンデータの生成が行われる。
第（ｎ−１）層の配線パターンデータを設定したら、ス
テップＳ６を経てステップＳ１に戻り、次に第（ｎ−
２）層について、第（ｎ−１）層の場合と同様の処理に
よって各領域の配線パターンデータを設定し、以降、第
１層まで同様の処理を繰り返す。
【００１９】次に、ステップＳ５におけるダミーパター
ンデータを実際に生成する方法につき、図１の平面概念
図に基づいて説明する。今、ダミーパターンを定義すべ
き領域のデータをChip、第ｉ層Ａｌ配線パターンである
信号線及び電源線の各配線パターンの占める領域のデー
タをＩMi、最終的に求めるべき第ｉ層のダミーパターン
のデータ（以下、ダミーパターンデータと称する）をＩ
Diとする。また、ダミーパターンを定義すべき領域から
配線パターンの占める領域を除いた領域のデータ（Chip
−ＩMi）に対してデータディクリメントをかけることに
よって与えられる領域（以下、ダミーパターン領域と称
する）のデータを（Chip−ＩMi）D と定義する。
【００２０】ここで、データディクリメントとは、ある
領域に対してその周囲に配線パターンの最小ルール・ピ
ッチ以上の一定値だけ領域を縮小する処理をデータ上で
行うことを言う。このデータディクリメントは、信号線
及び電源線の各配線パターンの占める領域（ＩMi）とダ
ミーパターン（ＩDi）の間隔Ｓを与えており、通常、デ
バイス表面の平坦化が可能な最大値をとる。本実施例で
は、この一定値として例えば２μｍを設定する。
【００２１】そして、このダミーパターン領域のデータ
（Chip−ＩMi）D と、第（ｉ＋１）層の配線パターンデ
ータＩM(i+1)又はダミーパターンデータＩD(i+1)との論
理積をとる次式により、第ｉ層のダミーパターンデータ
ＩDiを求める。
【数１】 ＩDi＝（Chip−ＩMi）D ×（ＩM(i+1)＋ＩD(i+1)） この論理演算式において、「×」は論理積を、「＋」は
論理和をそれぞれ表わすものとし、以下に記す論理演算
式においても同様とする。そして、このダミーパターン
データＩDiに基づいて第ｉ層のダミーパターンを形成す
る。
【００２２】このようにして、ある層のダミーパターン
データを生成する際に、その上層の配線パターンデータ
又はダミーパターンデータを用いて論理演算処理を行う
ことにより、簡単な図形データの論理演算によってダミ
ーパターンデータを自動的に生成することができる。図
３は、上記第１実施例によって生成されたダミーパター
ンデータＩDiに基づいて形成されたダミーパターンを有
する例えば４層Ａｌ配線構造のデバイスの断面図であ
る。このデバイスの製造プロセスについて、以下に説明
する。Ｐ型半導体基板１の表面に素子分離領域２をＬＯ
ＣＯＳ法等によって形成し、さらにゲート酸化膜３を形
成した後、ゲート電極４をタングステンポリサイド等に
よって形成する。
【００２３】次に、素子分離領域２及びゲート電極４を
マスクにしてイオン注入を行うことにより、ＬＤＤ(Lig
htly Doped Drain) 構造を構築する１０17〜１０19ｃｍ
-3の濃度を持つＮ- 拡散層５を形成し、さらにゲート電
極４の側壁にＬＤＤスペーサ６を形成した後、素子分離
領域２、ゲート電極４及びＬＤＤスペーサ６をマスクに
して砒素（Ａｓ+ ），燐（Ｐ+ ）のイオン注入を行い、
適当な熱処理を施して１０20ｃｍ-3以上の濃度を持つＮ
+ 拡散層７を形成する。次いで、Ｓi Ｏ2 （ＮＳＧ），
ＰＳＧ，ＢＰＳＧ，ＳＯＧ(Spin on Glass) 等の絶縁膜
を単独あるいは組み合わせてＣＶＤ法で堆積し、場合に
よってはこれらの膜をエッチバックしたり、ＢＰＳＧ膜
を８００℃〜９００℃の高温熱処理を施してフローする
ことにより、平坦化された絶縁膜８を形成する。
【００２４】この絶縁膜８中に、Ｎ+ 拡散層７及びゲー
ト電極４上に達するコンタクトホール９（ゲート電極４
側については図示せず）を開口する。コンタクトホール
９には、タングステンプラグ１０を埋め込む。なお、タ
ングステンプラグ１０の代わりに、バリアメタルＴｉＮ
／Ｔｉをスパッタした後、ウエハを５００℃以上の高温
に保った状態でＡｌ（Ｓｉ含有）を数百ｎｍスパッタ
し、Ａｌを表面流動させて埋め込んでも良い（高温Ａｌ
スパッタ法）。タングステンプラグ１０を形成した後、
第１層目の配線パターン（１Ａｌ配線パターン）１１と
第１層目のダミーパターン（１Ａｌダミーパターン）１
２を、Ｔｉ，ＡｌＳｉＣｕ，ＴｉＯＮ，ＴｉＮ等の複合
膜で形成する。このとき、１Ａｌダミーパターン１２の
パターンデータは、数１の論理演算式にｉ＝１を代入す
ることによって得られる。
【００２５】次に、プラズマＴＥＯＳ ＳｉＯ2 ，Ｏ3
ＴＥＯＳ ＳｉＯ2 等を数百ｎｍ程度堆積した後、ＳＯ
Ｇをコーティング、エッチバックして１Ａｌ段差部を埋
め込み、しかる後再びプラズマＴＥＯＳ ＳｉＯ2 ，Ｏ
3 ＴＥＯＳ ＳｉＯ2 を堆積して層間絶縁膜１３を形成
する。次いで、この層間絶縁膜１３中に、１Ａｌ配線パ
ターン１１に達するコンタクトホール１４を開口する。
そして、このコンタクトホール１４をタングステンプラ
グ１５で埋め込む。なお、タングステンプラグ１５に代
えて高温Ａｌで埋め込んでも良い。
【００２６】続いて、第２層目の配線パターン（２Ａｌ
配線パターン）１６及び第２層目のダミーパターン（２
Ａｌダミーパターン）１７を、Ｔｉ，ＡｌＳｉＣｕ，Ｔ
ｉＯＮ，ＴｉＮ等の複合膜で形成する。このとき、２Ａ
ｌのダミーパターン１７のパターンデータは、数１の論
理演算式にｉ＝２を代入することによって得られる。以
下３層，４層と順次、層間絶縁膜、コンタクト部、３Ａ
ｌ，４Ａｌ配線パターン１９，２０及び３Ａｌダミーパ
ターン２１が、上述したプロセスで形成されていくこと
になる。このとき、各層のダミーパターンのパターンデ
ータは、数１の論理演算式で与えられる。
【００２７】上述したように、各層のダミーパターンを
形成する際に、数１の論理演算式に基づいて各層のダミ
ーパターンデータＩDiを生成し、このパターンデータＩ
Diに基づいてダミーパターンを形成するようにしたこと
により、図３から明らかなように、３Ａｌ配線パターン
１９の下には１Ａｌ，２Ａｌ配線パターン１１，１６及
び１Ａｌ，２Ａｌダミーパターン１２，１７が配され、
デバイス表面における３Ａｌ配線パターン１９，２Ａｌ
配線パターン１６の高さが揃い、デバイス表面の絶対段
差が小さくなるため、デバイス表面の平坦度を向上でき
る。これにより、各層のコンタクト部、Ａｌ配線形成の
ためのリソグラフィ工程のフォーカスマージンを向上で
きるため、微細配線の形成が可能となる。
【００２８】ところで、上記第１実施例の場合は、デバ
イス表面の各領域において、第ｍ層（２≦ｍ≦ｎ）のＡ
ｌ配線パターンが配された領域内に、第１層から第（ｍ
−１）層までのＡｌ配線パターン又はＡｌダミーパター
ンを配する構成であるため、図３から明らかなように、
密配線領域と疎配線領域の境界に大きな局部段差が生じ
ることがある。そこで、第１実施例の変形例として、第
ｉ層の配線パターン又はダミーパターンを、第（ｉ＋
１）層の配線パターン又はダミーパターンが配される領
域よりも広い領域に配するようにする。例えば、図４に
示すように、２Ａｌ配線パターン１６及び２Ａｌダミー
パターン１７を、１Ａｌ配線パターン１１及び１Ａｌダ
ミーパターン１２よりもある一定距離αだけ内側に配す
るようにする。
【００２９】ここで、一定距離αは、Ａｌ配線のパター
ニング（リソグラフィ及びエッチング）に対して下層の
層間絶縁膜の段差が影響を与えないように、数十μｍ程
度の値に設定される。この変形例の場合のように、Ａｌ
配線パターン及びＡｌダミーパターンを、上層にいくに
連れて下層のＡｌ配線パターン及びＡｌダミーパターン
よりも内側に配するようにすることにより、図４から明
らかなように、密配線領域と疎配線領域の境界における
傾斜がなだらかになるため、当該境界における局部段差
を小さく抑えることができる。
【００３０】次に、本発明の第２実施例について図５の
平面概念図に基づいて説明する。ここで、第１実施例の
場合と同様に、ダミーパターンを定義すべき領域のデー
タをChip、第ｉ層Ａｌ配線パターンである信号線及び電
源線の各配線パターンの占める領域のデータをＩMi、最
終的に求めるべき第ｉ層のダミーパターンデータをＩDi
とする。また、ダミーパターンを定義すべき領域から配
線パターンの占める領域を除いた領域のデータ（Chip−
ＩMi）に対してデータディクリメントをかけることによ
って得られるダミーパターン領域のデータを（Chip−Ｉ
Mi）D と定義する。
【００３１】先ず、ダミーパターン領域のデータ（Chip
−ＩMi）D と、第（ｉ＋１）層，第（ｉ−１）層の各配
線パターンの占める領域のデータＩM(i+1)，ＩM(i-1)と
の論理積をとる次式により、第１のダミーパターンデー
タＩDi1 を求める。
【数２】 ＩDi1 ＝（Chip−ＩMi）D ×ＩM(i+1)×ＩM(i-1) 次いで、次式で与えられるデータＩDi1 ′を求める。
【数３】 ＩDi1 ′＝（Chip−ＩMi）×ＩM(i+1)×ＩM(i-1)
【００３２】次に、ダミーパターン領域からダミーパタ
ーンデータＩDi1 で定義される領域を除いた領域のデー
タと、第（ｉ＋１）層の配線パターンの占める領域のデ
ータＩM(i+1)との論理積をとる次式により、第２のダミ
ーパターンデータＩDi2 を求める。
【数４】 ＩDi2 ＝（Chip−ＩMi−ＩDi1 ′）D ×ＩM(i+1) 次いで、次式で与えられるデータＩDi2 ′を求める。
【数５】 ＩDi2 ′＝（Chip−ＩMi−ＩDi1 ′）×ＩM(i+1)
【００３３】次に、ダミーパターン領域からダミーパタ
ーンデータＩDi1 ，ＩDi2 で定義される各領域を除いた
領域のデータと、第（ｉ−１）層の配線パターンの占め
る領域のデータＩM(i-1)との論理積をとる次式により、
第３のダミーパターンデータＩDi3 を求める。
【数６】 ＩDi3 ＝（Chip−ＩMi−ＩDi1 ′−ＩDi2 ′）D ×ＩM(i-1) 次いで、次式で与えられるデータＩDi3 ′を求める。
【数７】 ＩDi3 ′＝（Chip−ＩMi−ＩDi1 ′−ＩDi2 ′）×ＩM(i-1)
【００３４】次に、ダミーパターン領域からダミーパタ
ーンデータＩDi1 ，ＩDi2 ，ＩDi3で定義される各領域
を除いた領域の第４のダミーパターンデータＩDi4 を次
式から求める。
【数８】 ＩDi4 ＝（Chip−ＩMi−ＩDi1 ′−ＩDi2 ′−ＩDi3 ′）D そして、ダミーパターンデータＩDi1 ，ＩDi2 ，
ＩDi3 ，ＩDi4 の論理和をとる次式により、最終的に求
めるべき第ｉ層のダミーパターンデータＩDiを得る。
【数９】ＩDi＝ＩDi1 ＋ＩDi2 ＋ＩDi3 ＋ＩDi4 この演算式において、「＋」は論理和を表すものとす
る。
【００３５】上述したように、この第２実施例によるデ
ータ生成方法によれば、上層及び下層の配線パターンデ
ータＩM(i+1)，ＩM(i-1)を用いて簡単な図形演算によっ
てダミーパターンデータＩDiを生成することができる。
図６は、このパターンデータＩDiに基づいて形成された
ダミーパターンを有する例えば４層Ａｌ配線構造のデバ
イスの断面図である。このデバイスの製造プロセスにつ
いて、以下に説明する。Ｐ型半導体基板１の表面に素子
分離領域２をＬＯＣＯＳ法等によって形成し、さらにゲ
ート酸化膜３を形成した後、ゲート電極４をタングステ
ンポリサイド等によって形成する。
【００３６】次に、素子分離領域２及びゲート電極４を
マスクにしてイオン注入を行うことにより、ＬＤＤ構造
を形成する１０17〜１０19ｃｍ-3の濃度を持つＮ- 拡散
層５を形成し、さらにＬＤＤスペーサ６をゲート電極４
の側壁に形成した後、素子分離領域２、ゲート電極４及
びＬＤＤスペーサ６をマスクにしてＡｓ+ ，Ｐ+ のイオ
ン注入を行い、適当な熱処理を施して１０20ｃｍ-3以上
の濃度を持つＮ+ 拡散層７を形成する。次いで、Ｓi Ｏ
2 （ＮＳＧ），ＰＳＧ，ＢＰＳＧ，ＳＯＧ等の絶縁膜を
単独あるいは組み合わせてＣＶＤ法で堆積し、場合によ
ってはこれらの膜をエッチバックしたり、ＢＰＳＧ膜を
８００℃〜９００℃の高温熱処理を施してフローするこ
とにより、平坦化された絶縁膜８を形成する。
【００３７】この絶縁膜８中に、Ｎ+ 拡散層７及びゲー
ト電極４上に達するコンタクトホール９（ゲート電極４
側については図示せず）を開口する。コンタクトホール
９には、タングステンプラグ１０を埋め込む。タングス
テンプラグ１０の代わりに、バリアメタルＴｉＮ／Ｔｉ
をスパッタした後、ウエハを５００℃以上の高温に保っ
た状態でＡｌ（Ｓｉ含有）を数百ｎｍスパッタし、Ａｌ
を表面流動させて埋め込んでも良い。タングステンプラ
グ１０を形成した後、１Ａｌ配線１１及び１Ａｌダミー
パターン１２を、Ｔｉ，ＡｌＳｉＣｕ，ＴｉＯＮ，Ｔｉ
Ｎ等の複合膜で形成する。このとき、１Ａｌダミーパタ
ーン１２のデータは、数２〜数９の論理演算式にｉ＝１
を代入することによって得られる。
【００３８】次に、プラズマＴＥＯＳ ＳｉＯ2 ，Ｏ3
ＴＥＯＳ ＳｉＯ2 等を数百ｎｍ程度堆積した後、ＳＯ
Ｇをコーティング、エッチバックして１Ａｌ段差部を埋
め込み、しかる後再びプラズマＴＥＯＳ ＳｉＯ2 ，Ｏ
3 ＴＥＯＳ ＳｉＯ2 を堆積して層間絶縁膜１３を形成
する。続いて、２Ａｌ配線１６及び２Ａｌダミーパター
ン１７を、Ｔｉ，ＡｌＳｉＣｕ，ＴｉＯＮ，ＴｉＮ等の
複合膜で形成する。このとき、２Ａｌのダミーパターン
１７のデータは、数２〜数９の論理演算式にｉ＝２を代
入することによって得られる。以下３層，４層と順次、
層間絶縁膜、コンタクト部、３Ａｌ，４Ａｌ配線パター
ン１９，２０及び３Ａｌダミーパターン２１が、上述し
たプロセスで形成されていくことになる。このとき、各
層のＡｌダミーパターンの配線パターンデータは、数２
〜数９の演算式で与えられる。
【００３９】すなわち、上述した第２実施例において
は、上層及び下層の各配線パターンデータからダミーパ
ターンデータを定義し、このダミーパターンデータを用
いてダミーパターン領域（Chip−ＩMi）D を分割し、分
割された領域及び配線パターン下の領域（図５の斜線領
域）にダミーパターンを形成するようにしている。これ
により、上層の配線パターン下のみならず、それ以外の
ダミーパターン領域にも部分的にダミーパターンが配さ
れるので、密配線領域と疎配線領域の境界に大きな局部
段差を生ずることなく、デバイス表面の絶対段差を小さ
くすることができるとともに、図７から明らかな如くＡ
ｌ配線間容量を低減できる。
【００４０】図７において、Ｉ1 ，Ｉ2 ，Ｉ3 をＡｌ配
線、Ｃ0 を配線上下面容量、Ｃ1 を配線側面容量とする
と、Ｉ1 ‐Ｉ2 間容量Ｃａは、
【数１０】 Ｃａ≒Ｃ1 ＋（２Ｃ0 Ｃ1 ）／（２Ｃ1 ＋Ｃ0 ） となり、またＩ2 ‐Ｉ3 間容量Ｃｂは、
【数１１】 Ｃｂ≒Ｃ1 ／２＋（Ｃ0 Ｃ1 ）／（Ｃ1 ＋Ｃ0 ） となる。すなわち、Ｉ2 ‐Ｉ3 間容量Ｃｂは、Ｉ1 ‐Ｉ
2 間容量Ｃａと同レベルであるが、ダミーパターンをダ
ミーパターン領域全面に敷き詰めた従来例に比べると小
さく抑えられる。また、配線パターンとダミーパターン
のスペースを平坦度が許す限り広く設定すれば、Ｉ2 ‐
Ｉ3 間容量Ｃｂを無視できるレベルまで小さくすること
も可能である。このように、Ａｌ配線間容量を小さくで
きることにより、この容量に起因する配線間のクロスト
ークを低減できる。
【００４１】次に、上述した第２実施例の変形例につい
て、図８の平面図に基づいて説明する。この変形例で
は、次式に示すように、ダミーパターン領域データ（Ch
ip−ＩMi）D から、数２，数４及び数６の論理演算式で
求められる各データＩDi1 ，ＩDi2 ，ＩDi3 を差し引く
ことによってダミーパターンデータＩDiを求める。
【数１２】 ＩMi＝（Chip−ＩMi）D −ＩDi1 −ＩDi2 −ＩDi3 このパターンデータＩDiに基づいてダミーパターンが形
成されたデバイスの断面図を図９に示す。なお、このデ
バイスの製造プロセスは、基本的に図６のそれと違いは
ないので、その説明については省略する。
【００４２】この変形例では、第２の実施例の場合に
は、上層及び下層の各配線パターンデータから定義した
ダミーパターンデータを用いてダミーパターン領域（Ch
ip−ＩMi）D を分割したのに対し、上層及び下層の各配
線パターンデータから定義したダミーパターンデータを
用いてダミーパターン領域（Chip−ＩMi）D にスリット
を入れ、残りのダミーパターン領域（図８の斜線領域）
にダミーパターンを形成するようにしている。これによ
れば、デバイス表面の平坦化及びＡｌ配線間容量の低減
の点で第２実施例の場合と同程度の効果を得ることがで
きる。さらには、ダミーパターン領域（Chip−ＩMi）D
にスリットを入れるだけであるため、第２実施例に比し
て演算式が簡潔となり、演算に用いるデータ量を少なく
できる。
【００４３】次に、グリッド（Ｇｒｉｄ）方式に適用し
た本発明の第３実施例について説明する。多層Ａｌ配線
構造を有するデバイスにおいて、一例として、図１０に
示す如き配線パターンを有する第ｉ層に対し、ダミーパ
ターンを形成する場合について説明する。先ず、ダミー
パターンデータとして複数個の多角形の集合からなる島
状パターン、本実施例では、図１１に示すように、（３
×３）個の正方形の集合からなる正方形の島状パターン
を２次元配列するパターンデータを用意する。ただし、
図１１において、島状パターンを構成する最小単位の寸
法Ｌは、配線パターンのデザインルールを満たす必要が
ある。また、島状パターン間の間隔Ｓは、少なくとも２
Ｌ＜Ｓの関係を満足するように設定される。
【００４４】今、第ｉ層の信号線（電源線をも含むもの
とする）の配線パターンの占める領域のデータをＩMi、
島状パターンからなるダミーパターンデータをＩDp、最
終的に求めるべき第ｉ層のダミーパターンデータをＩDi
とする。先ず、配線パターンデータＩMiに対してデータ
インクリメントをかけることによってデータ（ＩMi＋
α）を得る。ここで、データインクリメントとは、ある
領域に対してその周囲に配線パターンの最小ルール・ピ
ッチ以上の一定値αだけ領域を拡大する処理をデータ上
で行うことを言う。
【００４５】次に、データインクリメントによって得ら
れたデータ（ＩMi＋α）とダミーパターンデータＩDpと
の論理積をとり、この論理積データをダミーパターンデ
ータＩDpから差し引くことによって第ｉ層のダミーパタ
ーンデータＩDiを得る。その論理演算式を次式に示す。
【数１３】ＩDi＝ＩDp−｛（ＩMi＋α）×ＩDp｝ そして、このダミーパターンデータＩDiと配線パターン
データＩMiとの論理和によるデータ（ＩDi＋ＩMi）が第
ｉ層の最終的な配線パターンデータとなり、この配線パ
ターンデータに基づいて第ｉ層の配線パターン及びダミ
ーパターンの各パターンの形成が行われる。その配線パ
ターンを図１２に示す。
【００４６】このように、第ｉ層のダミーパターンデー
タＩDiを生成するに当り、複数個の多角形の集合からな
る島状パターンを２次元配列するパターンデータＩDpを
用意し、この島状パターンデータＩDpと第ｉ層の配線パ
ターンデータＩMiとを演算処理するようにしたことによ
り、単純な図形データの論理演算によって第ｉ層のダミ
ーパターンデータＩDiを生成できる。さらに、本実施例
においては、従来のように小さな島状パターンを２次元
配列するのではなく、複数のパターンの集合からなるあ
る程度大きな島状パターンを２次元配列するようにした
ので、従来のグリッド方式に比べて演算に用いるデータ
量を少なくできるとともに、演算時間の短縮化を図れ
る。
【００４７】また、第ｉ層の配線パターンデータＩMiに
対するデータインクリメント量αを配線パターンのデザ
インルールを満たすようにすれば、このダミーパターン
データＩDiに基づいて形成されるダミーパターンのデザ
インルールをチェックする必要がない。さらに、ダミー
パターンは最後にマージ（足し合わせてひとつの図形デ
ータにすること）すれば、ＥＢ変換時の処理データ量は
多くならない。
【００４８】次に、コンタクトホールの加工の際に適用
される本発明の第４実施例に係るダミーパターンデータ
の生成方法の手順について、図１３のフローチャートに
したがって説明する。先ず、第ｉ番目の配線層のダミー
パターンデータを生成するに当り、第（ｉ＋２）層から
上の層の各コンタクト領域（コンタクトホールが形成さ
れる領域）を定義するデータ（以下、コンタクト領域デ
ータと称する）の論理和をとる（ステップＳ１１）。こ
の論理和データ（第１のデータ）をＤi1とする。ここ
で、第（ｉ＋１）層のコンタクト領域データ、即ち第ｉ
層のすぐ上の層のコンタクト領域データについては、そ
の下に元来配線パターンが存在するため考慮する必要は
ない。
【００４９】続いて、コンタクト領域の大きさに余裕を
持たせるために、論理和データＤi1に対してデータイン
クリメントをかけることによってインクリメントデータ
（第２のデータ）Ｄi2を得る（ステップＳ１２）。この
ときのインクリメント量については、ステッパーの合わ
せ精度以上に設定する必要がある。次に、形成するダミ
ーパターンによって本来の配線パターンが短絡しないよ
うに、インクリメントデータＤi2から配線パターンデー
タＭi のインクリメントデータＭiIを差し引くことによ
って差データ（第３のデータ）Ｄi3を求める（ステップ
Ｓ１３）。
【００５０】なお、配線パターンデータＭi のインクリ
メント量については、配線パターンの最小加工寸法Ｓ
min 以上若しくは寄生容量が問題にならない最小配線パ
ターン間隔ｄmin 以上でかつ平坦化が可能な最大配線パ
ターン間ギャップＧａｐmax 以下に設定する必要があ
る。次に、差データＤi3に対してデータディクリメント
をかけ、さらに残存したデータに対して同じ量だけデー
タインクリメントをかけることによって最終的なダミー
パターンデータＤi を求める（ステップＳ１４）。この
ときのインクリメント量については、ダミーパターンの
最小加工寸法の１／２以上に設定する必要がある。
【００５１】ステップＳ１４の処理により、求められた
ダミーパターンデータＤi のうち、最小加工寸法以下の
データは消滅する。このステップＳ１４の処理は、配線
パターンの平坦化にとってのワーストケースを考慮して
の処理である。配線パターンの平坦化にとってのワース
トケースは、以下のようなケースがある。すなわち、図
１４において、ａ，ｃがステップＳ１３におけるインク
リメント量ΔＭａ、ｂがステップＳ１４におけるインク
リメント量ΔＭｂのとき、ダミーパターンデータは消失
し、配線パターン間に（２ａ＋ｂ）のギャップができる
ことになる。
【００５２】０．３５μｍ世代において、一例として、
配線パターンの最小加工寸法Ｓminを０．５μｍ、最大
埋込みギャップＧａｐmax を５μｍ、寄生容量が問題と
ならない配線パターン間隔の最小値ｄmin を１μｍとす
ると、具体的には、ステップＳ１３におけるインクリメ
ント量ΔＭａは、
【数１４】５μｍ≦ΔＭａ≦１μｍ となり、またステップＳ１４におけるインクリメント量
ΔＭｂは、
【数１５】１μｍ≦２×ΔＭｂ≦５μｍ−２×ΔＭａ より、
【数１６】０．５μｍ≦ΔＭｂ≦１．５μｍ となる。
【００５３】図１５は、図１３の手順によって生成され
たダミーパターンデータＤi に基づいて生成されたダミ
ーパターンを有する例えば４層Ａｌ配線構造のデバイス
の断面図である。ここで、第４層〜第１層の各Ａｌ配線
パターンを４Ａｌ〜１Ａｌ、４Ａｌの配線パターンと３
Ａｌの配線パターンとを接続する２つのコンタクトホー
ルを４ｃｏｎ1 ，４ｃｏｎ2 、３Ａｌの配線パターンと
２Ａｌの配線パターンとを接続するコンタクトホールを
３ｃｏｎ、２Ａｌの配線パターンと１Ａｌの配線パター
ンとを接続するコンタクトホールを２ｃｏｎとする。
【００５４】図１５において、第１層と第２層における
図の左側にはＡｌ配線パターンが存在しないが、上述し
た生成手順にしたがって、第１層には３つ上の４ｃｏｎ
のコンタクト領域データを用いて生成されるパターンデ
ータに基づいてダミーパターン２１が形成され、第２層
には２つ上の４ｃｏｎのコンタクト領域データを用いて
生成されるパターンデータに基づいてダミーパターン２
２が形成される。第１層のダミーパターンの形成に関
し、図１６を参照しつつさらに詳述する。今、第１層に
は１Ａｌ配線パターンが図１６（Ａ）に示すようにパタ
ーニングされ、第３層，第４層には３Ａｌ，４Ａｌ配線
パターンが図１６（Ｂ）に示すようにパターニングさ
れ、さらに４ｃｏｎ1 ，４ｃｏｎ2 の２のコンタクトホ
ールが形成されるものとする。
【００５５】この場合、４ｃｏｎ2 のコンタクトホール
の下には１Ａｌ配線パターンが存在することから、４ｃ
ｏｎ1 のコンタクトホールの下にのみダミーパターンが
形成されることになる。そのパターンデータの生成に際
しては、図１６（Ｃ）に示すように、４ｃｏｎ1 のコン
タクト領域に対して一点鎖線で示すインクリメント領域
が設定される。そして、このインクリメント領域に基づ
いて、図１６（Ｄ）に示すように、１Ａｌダミーパター
ンが形成されることになる。
【００５６】このように、コンタクトホールの加工にお
いて、ある層について２つ上の層から上の各層のコンタ
クト領域データを用いてダミーパターンデータを生成
し、このパターンデータに基づいてダミーパターンを形
成することにより、コンタクト開口部分の高さ（本例で
は、３Ａｌの高さ）が一致し、さらに３Ａｌ配線パター
ン上の層間膜の膜厚も同一となるため、４ｃｏｎ1 ，４
ｃｏｎ2 のコンタクトホールの開口径のバラツキを抑え
ることができる。また、コンタクトホールをエッチング
する深さが均一になることから、オーバーエッチング量
を少なくできるため、クラウンの発生も防止できる。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
ある層のダミーパターンを形成する際に、その上の層の
配線パターン又はダミーパターンを考慮し、これらのパ
ターンデータを用いて図形データの演算処理を行ってダ
ミーパターンデータを生成し、このダミーパターンデー
タに基づいてダミーパターンを形成するようにしたこと
により、上層の配線パターン又はダミーパターンの下に
ダミーパターンが配されることになるので、デバイス表
面の絶対段差を小さくでき、デバイス表面の平坦度を向
上できることになる。このとき、上層の配線パターン又
はダミーパターンが形成される領域よりも広い領域にダ
ミーパターンを形成することにより、密配線領域と疎配
線領域の境界における傾斜をなだらかにできるので、当
該境界における局部段差をも小さく抑えることができる
ことになる。
【００５８】また、ある層のダミーパターンを形成する
際に、その上の層の配線パターンのみならず、その下の
層の配線パターンをも考慮し、これらのパターンデータ
を用いて図形演算によってダミーパターンデータを生成
し、このダミーパターンデータに基づいてダミーパター
ンを形成するようにしたことにより、配線パターンの形
成領域を除く一定の領域において、上層の配線パターン
の下のみならず、他の領域にも部分的にダミーパターン
が配されるか、または上層の配線パターンの下を除く他
の領域にダミーパターンが配されることになる。これに
より、デバイス表面の絶対段差を小さくでき、デバイス
表面の平坦度を向上できるとともに、配線パターンの形
成領域を除く一定の領域全体に亘ってダミーパターンを
形成した場合における配線間容量の増大による配線間の
クロストークの問題及び密配線領域と疎配線領域の境界
における局部段差の問題を解消できることになる。
【００５９】さらに、ある層のダミーパターンを形成す
る際に、複数個の多角形の集合からなる島状パターンを
２次元配列するパターンデータを用意し、この島状パタ
ーンデータとある層の配線パターンデータとの図形デー
タの論理演算を行うことによってダミーパターンデータ
を生成し、このパターンデータに基づいてダミーパター
ンを形成するようにしたことにより、単純な図形演算処
理で、小面積のダミーパターンを配線パターンと同一の
層に自動生成できるとともに、デバイス表面の絶対段差
を緩和し、配線不良及び配線間のクロストークを抑える
ことが可能となる。
【００６０】このように、本発明によるダミーパターン
の形成方法を適用することにより、デバイス表面の絶対
段差を緩和できることから、デバイスとしては、各層の
コンタクト部やＡｌ配線形成のためのリソグラフィ工程
のフォーカスマージンを向上できるため、微細配線の形
成が可能となり、多層Ａｌ配線の信頼性を向上できるこ
とになる。
【００６１】また、コンタクトホールの加工において、
ある層について２つ上の層から上の各層のコンタクト領
域データを用いてダミーパターンデータを生成し、この
パターンデータに基づいてダミーパターンを形成するよ
うにしたことにより、コンタクトホールが存在する領域
の下に位置する下層の領域には全てダミーパターンが形
成されるため、コンタクト領域の段差をなくすことがで
きる。その結果、コンタクト開口部分の高さが揃うた
め、コンタクトホールの開口径のバラツキを抑えること
ができるとともに、コンタクトホールをエッチングする
深さが均一になるため、オーバーエッチング量を少なく
でき、クラウンの発生を防止できることになる。
【図面の簡単な説明】
【図１】本発明による第１実施例の平面概念図である。
【図２】本発明による第１実施例における配線パターン
データ生成の手順を示すフローチャートである。
【図３】本発明の第１実施例に係るデバイスの断面図で
ある。
【図４】本発明の第１実施例の変形例に係るデバイスの
断面図である。
【図５】本発明の第２実施例の平面概念図である。
【図６】本発明の第２実施例に係るデバイスの断面図で
ある。
【図７】本発明の第２実施例におけるＡｌ配線間容量の
概念図である。
【図８】本発明の第２実施例の変形例の平面概念図であ
る。
【図９】本発明の第２実施例の変形例に係るデバイスの
断面図である。
【図１０】本発明の第３実施例における配線パターン図
である。
【図１１】本発明の第３実施例におけるダミーパターン
図である。
【図１２】本発明の第３実施例における最終配線パター
ン図である。
【図１３】本発明の第４実施例におけるダミーパターン
データの生成方法の手順を示すフローチャートである。
【図１４】配線パターンの平坦化にとってのワースト・
ケースについての説明図である。
【図１５】本発明の第４実施例に係るデバイスの断面図
である。
【図１６】ダミーパターンを形成する過程における各層
の平面パターン図である。
【図１７】従来例を示す平面概念図である。
【図１８】従来例の問題点を説明するためのＡｌ配線間
容量の概念図である。
【図１９】コンタクトホールの加工についての従来例に
係るデバイスの断面図である。
【符号の説明】
１ Ｐ型半導体基板 ４ ゲート電極 １１ １Ａｌ配線パターン １２ １Ａｌダミーパターン １３，１８ 層間絶縁膜 １６ ２Ａｌ配線パターン １７ ２Ａｌダミーパターン １９ ３Ａｌ配線パターン ２１ ３Ａｌダミーパターン

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ｎ層（ｎは２以上の整数）の金属配線構
    造を有する半導体装置におけるダミーパターンの形成方
    法であって、 第ｉ層（ｉは整数で、１≦ｉ＜ｎ）のダミーパターンを
    形成するに当り、第（ｉ＋１）層の配線パターンデータ
    又はダミーパターンデータを用いて第ｉ層のダミーパタ
    ーンデータを生成し、 この第ｉ層のダミーパターンデータに基づいてダミーパ
    ターンを形成することを特徴とするダミーパターンの形
    成方法。
  2. 【請求項２】 前記第ｉ層の配線パターン又はダミーパ
    ターンを、第（ｉ＋１）層の配線パターン又はダミーパ
    ターンが形成される領域よりも広い領域に形成すること
    を特徴とする請求項１記載のダミーパターンの形成方
    法。
  3. 【請求項３】 ｎ層（ｎは２以上の整数）の金属配線構
    造を有する半導体装置におけるダミーパターンの形成方
    法であって、 第ｉ層（ｉは整数で、２≦ｉ＜ｎ）のダミーパターンを
    形成するに当り、第（ｉ＋１）層及び第（ｉ−１）層の
    両配線パターンデータを用いて第ｉ層のダミーパターン
    データを生成し、 この第ｉ層のダミーパターンデータに基づいてダミーパ
    ターンを形成することを特徴とするダミーパターンの形
    成方法。
  4. 【請求項４】 前記ダミーパターンデータは、ダミーパ
    ターンを定義すべき領域から第ｉ層の配線パターン領域
    を除いたダミーパターン領域のデータと第（ｉ＋１）層
    及び第（ｉ−１）層の両配線パターンデータとの論理積
    による第１のデータと、前記ダミーパターン領域から前
    記第１のデータで定義される領域を除いた領域のデータ
    と第（ｉ＋１）層の配線パターンデータとの論理積によ
    る第２のデータと、前記ダミーパターン領域から前記第
    １及び第２の各データで定義される領域を除いた領域の
    データと第（ｉ−１）層の配線パターンデータとの論理
    積による第３のデータと、前記ダミーパターン領域から
    前記第１，第２及び第３の各データで定義される領域を
    除いた領域の第４のデータとの論理和によるデータであ
    ることを特徴とする請求項３記載のダミーパターンの形
    成方法。
  5. 【請求項５】 前記ダミーパターンデータは、ダミーパ
    ターンを定義すべき領域から第ｉ層の配線パターン領域
    を除いたダミーパターン領域のデータから、このダミー
    パターン領域のデータと第（ｉ＋１）層及び第（ｉ−
    １）層の両配線パターンデータとの論理積による第１の
    データと、前記ダミーパターン領域から前記第１のデー
    タで定義される領域を除いた領域のデータと第（ｉ＋
    １）層の配線パターンデータとの論理積による第２のデ
    ータと、前記ダミーパターン領域から前記第１及び第２
    の各データで定義される領域を除いた領域のデータと第
    （ｉ−１）層の配線パターンデータとの論理積による第
    ３のデータとを差し引いたデータであることを特徴とす
    る請求項３記載のダミーパターンの形成方法。
  6. 【請求項６】 ｎ層（ｎは２以上の整数）の金属配線構
    造を有する半導体装置におけるダミーパターンの形成方
    法であって、 第ｉ層（ｉは整数で、１≦ｉ≦ｎ）のダミーパターンを
    形成するに当り、複数個の多角形の集合からなる島状パ
    ターンを２次元配列するパターンデータを用意し、 前記島状パターンデータと第ｉ層の配線パターンデータ
    との図形データの論理演算によって第ｉ層のダミーパタ
    ーンデータを生成し、 この第ｉ層のダミーパターンデータに基づいてダミーパ
    ターンを形成することを特徴とするダミーパターンの形
    成方法。
  7. 【請求項７】 前記多角形として正方形を用い、その一
    辺の長さＬを配線パターンのデザインルールを満たす寸
    法としたとき、前記島状パターン間の間隔Ｓを、２Ｌ＜
    Ｓの関係を満足するように設定したことを特徴とする請
    求項６記載のダミーパターンの形成方法。
  8. 【請求項８】 ｎ層（ｎは２以上の整数）の金属配線構
    造を有する半導体装置におけるダミーパターンの形成方
    法であって、 第ｉ層（ｉは整数で、１≦ｉ＜ｎ−１）のダミーパター
    ンを形成するに当り、第（ｉ＋２）層から第ｎ層までの
    各コンタクト領域データを用いて第ｉ層のダミーパター
    ンデータを生成し、 この第ｉ層のダミーパターンデータに基づいてダミーパ
    ターンを形成することを特徴とするダミーパターンの形
    成方法。
  9. 【請求項９】 前記ダミーパターンデータは、第（ｉ＋
    ２）層から第ｎ層までの各コンタクト領域データの論理
    和データで定義される領域に対して第１の一定量だけ拡
    大した領域を定義する第１のデータから、第ｉ層の配線
    パターンデータで定義される領域に対して第２の一定量
    だけ拡大した領域を定義する第２のデータを差し引いて
    得られる第３のデータで定義される領域に対し、第３の
    一定量だけ縮小しかつ残存した領域に対して前記第３の
    一定量だけ拡大した領域を定義する第４のデータである
    ことを特徴とする請求項８記載のダミーパターンの形成
    方法。
  10. 【請求項１０】 前記第１の一定量をステッパーの合わ
    せ精度以上に、 前記第２の一定量を配線パターンの最小加工寸法以上若
    しくは寄生容量を考慮した最小配線パターン間隔以上で
    かつ平坦化が可能な最大配線パターン間ギャップ以下
    に、 前記第３の一定量を配線パターンの最小加工寸法の１／
    ２以上にそれぞれ設定することを特徴とする請求項９記
    載のダミーパターンの形成方法。
JP5151143A 1993-03-18 1993-05-28 ダミーパターンの形成方法 Pending JPH06326106A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5151143A JPH06326106A (ja) 1993-03-18 1993-05-28 ダミーパターンの形成方法
KR1019940005174A KR940022747A (ko) 1993-03-18 1994-03-16 더미패턴의 형성방법
US08/214,141 US5459093A (en) 1993-03-18 1994-03-17 Method for forming dummy pattern in a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-85639 1993-03-18
JP8563993 1993-03-18
JP5151143A JPH06326106A (ja) 1993-03-18 1993-05-28 ダミーパターンの形成方法

Publications (1)

Publication Number Publication Date
JPH06326106A true JPH06326106A (ja) 1994-11-25

Family

ID=26426648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5151143A Pending JPH06326106A (ja) 1993-03-18 1993-05-28 ダミーパターンの形成方法

Country Status (3)

Country Link
US (1) US5459093A (ja)
JP (1) JPH06326106A (ja)
KR (1) KR940022747A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274323B1 (ko) * 1996-04-22 2001-02-01 니시무로 타이죠 반도체장치및그제조방법
US7163870B2 (en) 1997-03-31 2007-01-16 Renesas Technology Corp. Semiconductor integrated circuit device
JP2007260952A (ja) * 2006-03-27 2007-10-11 Oki Data Corp 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
JP2011035413A (ja) * 1997-03-31 2011-02-17 Renesas Electronics Corp 半導体集積回路装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845936A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法
DE69509851T2 (de) * 1994-09-30 1999-09-30 Sharp K.K., Osaka Kapazitätserzeugungsverfahren
TW272310B (en) * 1994-11-09 1996-03-11 At & T Corp Process for producing multi-level metallization in an integrated circuit
JP2701765B2 (ja) * 1994-12-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5770518A (en) * 1995-04-19 1998-06-23 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing without undercutting conductive lines
US5671152A (en) * 1995-05-19 1997-09-23 International Business Machines Corporation Efficient generation of negative fill shapes for chips and packages
US5915201A (en) * 1995-11-22 1999-06-22 United Microelectronics Corporation Trench surrounded metal pattern
US5639697A (en) * 1996-01-30 1997-06-17 Vlsi Technology, Inc. Dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing
US5798298A (en) * 1996-02-09 1998-08-25 United Microelectronics Corporation Method of automatically generating dummy metals for multilevel interconnection
US5747380A (en) * 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
TW341721B (en) * 1996-03-14 1998-10-01 Matsushita Electric Ind Co Ltd Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device
US6178543B1 (en) * 1996-05-16 2001-01-23 United Microelectronics Corp. Method of designing active region pattern with shift dummy pattern
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US5888900A (en) * 1996-07-30 1999-03-30 Kawasaki Steel Corporation Method for manufacturing semiconductor device and reticle for wiring
US5790417A (en) * 1996-09-25 1998-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of automatic dummy layout generation
US5858817A (en) * 1996-10-10 1999-01-12 Lockheed Martin Corporation Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step
JP2923912B2 (ja) * 1996-12-25 1999-07-26 日本電気株式会社 半導体装置
JP3743120B2 (ja) * 1997-02-21 2006-02-08 ソニー株式会社 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法
US5854125A (en) * 1997-02-24 1998-12-29 Vlsi Technology, Inc. Dummy fill patterns to improve interconnect planarity
KR100230421B1 (ko) * 1997-04-22 1999-11-15 윤종용 반도체장치의 더미패턴 형성방법
US6275971B1 (en) * 1997-09-30 2001-08-14 Philips Electronics North America Corporation Methods and apparatus for design rule checking
JPH11154701A (ja) * 1997-11-21 1999-06-08 Mitsubishi Electric Corp 半導体装置
US6555465B2 (en) * 1997-12-05 2003-04-29 Yamaha Corp. Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
US6281049B1 (en) * 1998-01-14 2001-08-28 Hyundai Electronics Industries Co., Ltd. Semiconductor device mask and method for forming the same
US6308307B1 (en) 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
KR100269632B1 (ko) * 1998-02-18 2000-12-01 김영환 다층배선의형성방법
US6010939A (en) 1998-03-31 2000-01-04 Vlsi Technology, Inc. Methods for making shallow trench capacitive structures
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
US6143644A (en) * 1998-09-17 2000-11-07 Taiwan Semiconductor Manufacturing Company Method to prevent passivation from keyhole damage and resist extrusion
WO2000019490A2 (en) * 1998-09-29 2000-04-06 Conexant Systems, Inc. Dummy fill cell for reducing layer-to-layer interaction
JP2001093982A (ja) * 1999-09-22 2001-04-06 Hitachi Ltd 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体
KR100313280B1 (ko) * 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
JP4703807B2 (ja) * 1999-11-29 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4307664B2 (ja) 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP2001168098A (ja) * 1999-12-10 2001-06-22 Seiko Epson Corp 半導体装置及びパターンデータ作成方法
US6251773B1 (en) 1999-12-28 2001-06-26 International Business Machines Corporation Method of designing and structure for visual and electrical test of semiconductor devices
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
US6333557B1 (en) 2000-09-12 2001-12-25 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors
US7312141B2 (en) * 2000-09-26 2007-12-25 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US6528883B1 (en) 2000-09-26 2003-03-04 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US6664634B2 (en) * 2001-03-15 2003-12-16 Micron Technology, Inc. Metal wiring pattern for memory devices
JP3621354B2 (ja) * 2001-04-04 2005-02-16 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の配線方法及び構造
US6750139B2 (en) * 2001-12-12 2004-06-15 Aurora Systems, Inc. Dummy metal pattern method and apparatus
US6748579B2 (en) * 2002-08-30 2004-06-08 Lsi Logic Corporation Method of using filler metal for implementing changes in an integrated circuit design
JP2006528837A (ja) * 2003-07-23 2006-12-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 最小のパターン密度要件を有する半導体技術向けの誘導性および容量性素子
US7236385B2 (en) * 2004-06-30 2007-06-26 Micron Technology, Inc. Memory architecture
JP2006119195A (ja) * 2004-10-19 2006-05-11 Nec Electronics Corp 配線のレイアウト方法
US7470630B1 (en) * 2005-04-14 2008-12-30 Altera Corporation Approach to reduce parasitic capacitance from dummy fill
JP2009049341A (ja) * 2007-08-23 2009-03-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計システム
JP2010278189A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路の設計方法及び設計システム
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
US11152270B2 (en) * 2019-12-01 2021-10-19 Winbond Electronics Corp. Monitoring structure for critical dimension of lithography process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
US5278105A (en) * 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274323B1 (ko) * 1996-04-22 2001-02-01 니시무로 타이죠 반도체장치및그제조방법
US7626267B2 (en) 1997-03-31 2009-12-01 Renesas Technology Corporation Semiconductor integrated circuit device including wiring lines and interconnections
US7187039B2 (en) 1997-03-31 2007-03-06 Renesas Technology Corp. Semiconductor integrated circuit device
US7199432B2 (en) 1997-03-31 2007-04-03 Renesas Technology Corp. Semiconductor integrated circuit device
US7250682B2 (en) 1997-03-31 2007-07-31 Renesas Technology Corp. Semiconductor integrated circuit device
US7274074B2 (en) 1997-03-31 2007-09-25 Renesas Technology Corp. Semiconductor integrated circuit device
US7474003B2 (en) 1997-03-31 2009-01-06 Renesas Technology Corp. Semiconductor integrated circuit device
US7554202B2 (en) 1997-03-31 2009-06-30 Renesas Technology Corp Semiconductor integrated circuit device
US7163870B2 (en) 1997-03-31 2007-01-16 Renesas Technology Corp. Semiconductor integrated circuit device
US7678684B2 (en) 1997-03-31 2010-03-16 Renesas Technology Corp. Semiconductor integrated circuit device
JP2011035413A (ja) * 1997-03-31 2011-02-17 Renesas Electronics Corp 半導体集積回路装置
US8022550B2 (en) 1997-03-31 2011-09-20 Renesas Electronics Corporation Semiconductor integrated circuit device
US8420527B2 (en) 1997-03-31 2013-04-16 Renesas Electronics Corporation Semiconductor integrated circuit device
JP2007260952A (ja) * 2006-03-27 2007-10-11 Oki Data Corp 半導体複合装置、ｌｅｄヘッド、及び画像形成装置

Also Published As

Publication number Publication date
US5459093A (en) 1995-10-17
KR940022747A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
JPH06326106A (ja) ダミーパターンの形成方法
US4949162A (en) Semiconductor integrated circuit with dummy pedestals
US4962058A (en) Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit
US5302538A (en) Method of manufacturing field effect transistor
EP0854508B1 (en) Method of forming a contact structure
US6686288B1 (en) Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6159840A (en) Fabrication method for a dual damascene comprising an air-gap
JPH0834304B2 (ja) 半導体装置およびその製造方法
US6309958B1 (en) Semiconductor device and method of manufacturing the same
KR100460771B1 (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
JPS63244858A (ja) 金属配線の形成方法
JPH0750694B2 (ja) 導電層形成方法
JP3262164B2 (ja) 半導体装置及びその製造方法
JPH08204002A (ja) 半導体集積回路装置の製造方法
JP2825112B2 (ja) 半導体装置
US20040188679A1 (en) Metal line layout of an integrated circuit
JPS60187038A (ja) 多層配線構造
JPH0697295A (ja) 半導体集積回路の製造方法
JPH05175195A (ja) 半導体装置の製造方法
JPH067576B2 (ja) 多層配線構造を有する半導体装置の製造方法
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
JPH04348054A (ja) 半導体装置の製造方法
JPH0758062A (ja) 半導体装置の製造方法
JPS5966125A (ja) 半導体装置の製造方法
KR100312982B1 (ko) 반도체장치의배선간평탄화방법