JP2006119195A - 配線のレイアウト方法 - Google Patents
配線のレイアウト方法 Download PDFInfo
- Publication number
- JP2006119195A JP2006119195A JP2004304309A JP2004304309A JP2006119195A JP 2006119195 A JP2006119195 A JP 2006119195A JP 2004304309 A JP2004304309 A JP 2004304309A JP 2004304309 A JP2004304309 A JP 2004304309A JP 2006119195 A JP2006119195 A JP 2006119195A
- Authority
- JP
- Japan
- Prior art keywords
- gate pattern
- layout method
- wiring
- center
- predetermined distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】 ゲートパターン形状のばらつきを低減し、半導体装置の歩留まりを向上させる。
【解決手段】 従来の技術においては中心間距離を基準として10%の変動幅を規定していたが、本実施形態においては、露光波長λを基準として変動幅を規定している。ここで、中心間距離と露光波長とでは露光波長の方が小さいので、従来の技術と比較して、中心間距離の変動幅が小さくなっている。また、従来の技術においては、中心間距離によって変動幅を規定していたため変動幅が中心間距離に依存しており、変動幅を正確に規定することが難しかった。一方、露光波長λはレーザ光の光源が同じであれば変動しないため、変動幅を、より正確に規定することができる。そのため、より精度よく、回折光の角度分布を小さくすることができ、結像のゆらぎを、より一層低減することができる。したがって、露光ショットの繰り返しで発生するゲートパターン形状のばらつきを、より一層低減させることができる。
【選択図】 図1
【解決手段】 従来の技術においては中心間距離を基準として10%の変動幅を規定していたが、本実施形態においては、露光波長λを基準として変動幅を規定している。ここで、中心間距離と露光波長とでは露光波長の方が小さいので、従来の技術と比較して、中心間距離の変動幅が小さくなっている。また、従来の技術においては、中心間距離によって変動幅を規定していたため変動幅が中心間距離に依存しており、変動幅を正確に規定することが難しかった。一方、露光波長λはレーザ光の光源が同じであれば変動しないため、変動幅を、より正確に規定することができる。そのため、より精度よく、回折光の角度分布を小さくすることができ、結像のゆらぎを、より一層低減することができる。したがって、露光ショットの繰り返しで発生するゲートパターン形状のばらつきを、より一層低減させることができる。
【選択図】 図1
Description
本発明は、配線のレイアウト方法に関する。
近年、半導体装置の高集積化および微細化に伴い、オン電流や閾値電圧などの電気的特性のばらつきに対して、ゲートパターンを形成する際の形状のばらつきが大きく影響するようになってきている。そのため、電気的特性を向上させることによって半導体装置の歩留りを向上させるために、ゲートパターン形状のばらつきを制御する技術が求められている。
図4に示すように、特許文献1に記載されるような従来のゲートレイアウトにおいては、配線に用いられる実パターン8a〜実パターン8hの間に、いわゆる空き領域9が存在していたため、空き領域9に近い側に配置された実パターンの形状が細くなってしまうことがあった。
こういった問題を解決し、ゲートパターン形状のばらつきを制御するために、光の回折やマイクロローディング効果を一定として、ゲート長のばらつきを抑制する技術が特許文献2に記載されている。
図5は、そのような技術を用いたゲートレイアウト方法の一例である。
図5に示すゲートレイアウト10においては、デバイス構造的にはゲートと同一であるが回路上の機能を持たないダミーゲートパターン3、ダミーゲートパターン4が、ゲートパターン1、ゲートパターン2から分離して設けられている。そのため、全てのゲートパターンおよびダミーゲートパターン間の最小距離pは、ゲート末端部、角部を除いてほぼ一定となっている。
ここで、上記ゲートパターンのゲート長は0.5λ/NA以下であり、かつゲートパターン1、ゲートパターン2、ダミーゲートパターン3およびダミーゲートパターン4は、各々の中心間距離pが2λ/NA以下にあり、上記距離pの変動幅が中心間距離pの±10%以内となっている。
特許文献2記載の従来のゲートレイアウト方法を用いることで、1つの露光ショット内における種々のゲートパターン間の寸法差を低減することができるが、その効果がゲート工程に限定されているうえ、シリコンウエハへの光ショットの繰り返しで発生するゲートパターンの形状のばらつきについては考慮されていなかった。また、同一形状のパターンであっても、シリコンウエハ内に多数の露光ショットを繰り返すゲートレイアウト方法においては、半導体装置の歩留りの面で課題を有していた。
本発明によれば、
第1の所定の距離を隔てて略平行に設けられた第1のゲートパターンおよび第2のゲートパターンと、
前記第1のゲートパターンと隣接して、前記第2のゲートパターンが設けられた側と反対側に、前記第1のゲートパターンと第2の所定の距離を隔てて、前記第1のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第1のダミーパターンと、
前記第2のゲートパターンと隣接して、前記第1のゲートパターンが設けられた側と反対側に、前記第2のゲートパターンと第3の所定の距離を隔てて、前記第2のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第2のダミーパターンと、
を配置する配線のレイアウト方法であって、
前記第1のゲートパターンと前記第2のゲートパターンとの露光に用いられる光線の波長をλ、自然数をm1、m2、m3、第1の所定の距離をP1、第2の所定の距離をP2、第3の所定の距離をP3、第1の所定の距離の設計値をP1’、第2の所定の距離の設計値をP2’、第3の所定の距離の設計値をP3’としたときに、
前記第1の所定の距離は、
P1=m1λ
P1’−0.1λ≦P1≦P1’+0.1λ
の関係を満たし、
前記第2の所定の距離は、
P2=m2λ
P2’−0.1λ≦P2≦P2’+0.1λ
の関係を満たし、
前記第3の所定の距離は、
P3=m3λ
P3’−0.1λ≦P3≦P3’+0.1λ
の関係を満たすように、前記第1のゲートパターン、前記第2のゲートパターン、前記第1のダミーパターン、および前記第2のダミーパターンを配置することを特徴とするレイアウト方法
が提供される。
第1の所定の距離を隔てて略平行に設けられた第1のゲートパターンおよび第2のゲートパターンと、
前記第1のゲートパターンと隣接して、前記第2のゲートパターンが設けられた側と反対側に、前記第1のゲートパターンと第2の所定の距離を隔てて、前記第1のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第1のダミーパターンと、
前記第2のゲートパターンと隣接して、前記第1のゲートパターンが設けられた側と反対側に、前記第2のゲートパターンと第3の所定の距離を隔てて、前記第2のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第2のダミーパターンと、
を配置する配線のレイアウト方法であって、
前記第1のゲートパターンと前記第2のゲートパターンとの露光に用いられる光線の波長をλ、自然数をm1、m2、m3、第1の所定の距離をP1、第2の所定の距離をP2、第3の所定の距離をP3、第1の所定の距離の設計値をP1’、第2の所定の距離の設計値をP2’、第3の所定の距離の設計値をP3’としたときに、
前記第1の所定の距離は、
P1=m1λ
P1’−0.1λ≦P1≦P1’+0.1λ
の関係を満たし、
前記第2の所定の距離は、
P2=m2λ
P2’−0.1λ≦P2≦P2’+0.1λ
の関係を満たし、
前記第3の所定の距離は、
P3=m3λ
P3’−0.1λ≦P3≦P3’+0.1λ
の関係を満たすように、前記第1のゲートパターン、前記第2のゲートパターン、前記第1のダミーパターン、および前記第2のダミーパターンを配置することを特徴とするレイアウト方法
が提供される。
この発明によれば、第1の所定の距離、第2の所定の距離、および第3の所定の距離が、ゲートパターンの露光に用いられる光線の波長の自然数倍の数値を中心として、露光波長λの±10%の範囲内の数値であるように、ゲートパターンとダミーパターンとが配置されることによって、露光される光線の回折光が減少する。そのため、回折光の角度分布が小さくなり、結像のゆらぎを低減できる。したがって、露光ショットの繰り返しで発生するゲートパターンの形状のばらつきを低減させることが出来る。その結果、半導体装置の歩留まりを向上させることができる。
本発明によれば、第1の所定の距離、第2の所定の距離、および第3の所定の距離が、ゲートパターンの露光に用いられる光線の波長の自然数倍の数値を中心として露光波長λの±10%の範囲内の数値であることによって、ゲートパターンの形状のばらつきを低減し、半導体装置の歩留まりを向上させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、トランジスタの配線レイアウト100を説明するための図である。
配線レイアウト100は、ブロック102、ブロック104、および第3のダミーパターンとしてのダミー配線112により構成される。本実施形態において、ブロック102とブロック104とは電気的に接続されておらず、たとえば、互いに同じ電位を有しないなどの特徴を有する。
ブロック102は、設計配線106、第1のダミーパターンとしてのダミー配線110、および第2のダミーパターンとしてのダミー配線111により構成される。
ブロック104は、設計配線108、第2のダミーパターンとしてのダミー配線114、および第1のダミーパターンとしてのダミー配線115により構成される。
ここで、図1中、設計配線106の切り欠き部の左側に位置する設計配線106の一部および設計配線108の切り欠き部の右側に位置する設計配線108の一部(すなわち、図1中、設計配線の切り欠き部の外側に位置する設計配線の一部)を第1のゲートパターンと規定する。また、図1中、設計配線106の切り欠き部の右側に位置する設計配線106の一部および設計配線108の切り欠き部の左側に位置する設計配線108の一部(すなわち、図1中、設計配線の切り欠き部の内側に位置する設計配線の一部)を第2のゲートパターンと規定する。したがって、設計配線106は第1のゲートパターンと第2のゲートパターンとを包含する。また、設計配線108は第1のゲートパターンと第2のゲートパターンとを包含する。ここで、第1のゲートパターンと第2のゲートパターンとは略平行に配置されている。
本実施形態においては、図1中、設計配線106は上部に切り欠き部を有するUの字状、設計配線108は下部に切り欠き部を有する逆Uの字状となっている。
図1中、ダミー配線110は、設計配線106の左側、すなわち第2のゲートパターンが設けられた側と反対側、に第1のゲートパターンの長手方向と略平行に配置されている。ダミー配線111は、設計配線106の右側、すなわち第1のゲートパターンが設けられた側と反対側、に第2のゲートパターンの長手方向と略平行に配置されている。
ダミー配線114は、設計配線108の左側、すなわち第1のゲートパターンが設けられた側と反対側、に第2のゲートパターンの長手方向と略平行に配置されている。ダミー配線115は、設計配線108の右側、すなわち第2のゲートパターンが設けられた側と反対側、に第1のゲートパターンの長手方向と略平行に配置されている。ここで、「略平行」とは、各配線が配置される際に、本実施形態の効果を奏する範囲の程度の誤差を許容することを意味する。
ダミー配線112は、図1中、ダミー配線111の右側で、かつダミー配線114の左側、すなわちブロック102とブロック104との間に第1のゲートパターンの長手方向やダミー配線111の長手方向と略平行に配置されている。
ダミー配線110、ダミー配線111、ダミー配線112、ダミー配線114、およびダミー配線115は回路上の機能を有しない。また、本実施形態においては、各ダミー配線の長手方向の長さは、設計配線106および設計配線108の長手方向の長さと同じである。
本実施形態においては、図1中、第1の所定の距離としての設計配線106の中心間距離P1、および設計配線108の中心間距離P1は0.38μmである。第2の所定の距離としての、設計配線106の左側に位置する第1のゲートパターンとダミー配線110との中心間距離P2、第3の所定の距離としての、設計配線106の右側に位置する第2のゲートパターンとダミー配線111との中心間距離P3、第2の所定の距離としての、設計配線108の右側に位置する第1のゲートパターンとダミー配線115との中心間距離P2、および第3の所定の距離としての、設計配線108の左側に位置する第2のゲートパターンとダミー配線114との中心間距離P3は0,38μmである。第4の所定の距離としての、ダミー配線111とダミー配線112との中心間距離P4、第4の所定の距離としての、ダミー配線112とダミー配線114との中心間距離P4は0.38μmである。すなわち、P1、P2、P3、およびP4が、すべて0.38μmで等しくなるようにゲートパターンとダミー配線とが配置されている。ここで、設計配線106、設計配線108における中心間距離P1は、図1中、第1のゲートパターンである切り欠き部の外側に位置する設計配線の一部の中心線と、第2のゲートパターンである切り欠き部の内側に位置する設計配線の一部の中心線との間の距離のことをいう。
本実施形態においては、フォトレジスト工程でレーザ光の光源としてArFを用いて、配線レイアウト100を露光する。
ArFの露光波長λは約193nmであり、設計配線106の中心間の距離および設計配線108の中心間の距離(P1)は,ともに0.38μmである。したがって、P1の数値は、P1’としての露光波長の自然数倍の数値を中心として、露光波長λの±5%の範囲内となるように配置されている。
また、設計配線106および設計配線108にそれぞれ隣接して設けられたダミー配線110、ダミー配線111、ダミー配線114、ダミー配線115についても、各設計配線との中止間距離(P2、P3)は、P1と同じ距離(0.38μm)となっている。そのため、P2、P3の数値は、P2’またはP3’としての露光波長の自然数倍の数値を中心として、露光波長λの±5%の範囲内となるように配置されている。
さらに、ブロック102とブロック104との間に設けられたダミー配線114についても、ダミー配線111またはダミー配線114との中心間距離(P4)は、P1、P2、P3と同じ距離(0.38μm)となっている。そのため、P4の数値は、P4’としての露光波長の自然数倍の数値を中心として、λの±5%の範囲内となるように配置されている。
図2に、露光に用いるレーザ光がレチクル120に入射して起こる光回折効果の原理を示す。ここで、−2〜+2は、n次の回折光はレチクル120への入射光の延長線を中心線として2方向に進むことを示している。
光の回折は次式のようにパターンの周期性を回折光の周期性に変換して示すことができる。
Sinq =mλ/P (m:自然数、λ:露光波長、P:パターンの中心間距離、q:回折角)
Sinq =mλ/P (m:自然数、λ:露光波長、P:パターンの中心間距離、q:回折角)
中心間距離Pが0.38μmの時、m=2の2次回折光122は、限りなく90°に近づき、投影光学系から外れる。このように、パターンの中心間距離を露光波長の自然数倍の数値とした場合、回折光が減少するため回折光の角度分布が小さくなり、結像のゆらぎを低減できると考えられる。その結果、露光ショットの繰り返しで発生するゲートパターンの形状のばらつきを低減させることができる。
図3に、ArF(λ=193nm)を用いて形成したレジストパターンの中心間距離(pitch)に対する44ショットの繰り返しで発生したばらつき(σ)を示す。中心間距離が露光波長の2倍に対し、露光波長の5%以内である0.38μm付近で最もばらつきが小さくなる。ここで、光の強度分布を考慮した場合、mをできるだけ小さく設定すると効果が大きい。なぜなら、mが小さいほど光の強度は大きく、露光は強度の大きい回折光への依存が大きいからである。特に、mが2以下の時には、ばらつきを低減する効果が大きい。
また、1本のゲートパターンとダミー配線との間の中心間距離を一定にするため、ダミー配線パターンは設計配線と略平行に配置する必要がある。
以下、配線レイアウト100の効果について説明する。
特許文献2記載の従来の技術においては、ゲートパターンおよびダミーゲートパターンの各々の中心間距離の変動幅は中心間距離の±10%以内であった。一方、本実施形態においては、ゲートパターン間の中心間距離P1、ゲートパターンとダミー配線との中心間距離P2、P3はともに0.38μmであり、露光の際にレーザ光として用いられるArFの波長λの自然数倍の数値を中心として、露光波長λの±5%以内の範囲に収まるように配置されている。すなわち、従来の技術においては中心間距離を基準として10%の変動幅を規定していたが、本実施形態においては、露光波長λを基準として変動幅を規定している。ここで、中心間距離と露光波長とでは露光波長の方が小さいので、従来の技術と比較して、中心間距離の変動幅が小さくなっている。また、従来の技術においては、中心間距離によって変動幅を規定していたため変動幅が中心間距離に依存しており、変動幅を正確に規定することが難しかった。一方、露光波長λはレーザ光の光源が同じであれば変動しないため、変動幅を、より正確に規定することができる。そのため、より精度よく回折光の角度分布を小さくすることができ、結像のゆらぎを、より一層低減することができる。したがって、露光ショットの繰り返しで発生するゲートパターン形状のばらつきを、より一層低減させることができる。
また、本実施形態においては、中心間距離の変動幅が露光波長λで規定されているため、あらゆる波長の露光装置に対応することができる。
また、本実施形態においては、ダミー配線112とダミー配線111、およびダミー配線112とダミー配線114との中心間距離P4もP1、P2、およびP3と同じ0.38μmとなるように配置されている。そのため、露光ショットによるダミー配線の形状のばらつきの幅が設計配線の形状のばらつきの幅とほぼ同じになる。したがって、設計配線106、設計配線108のそれぞれの長手方向の端部の形状のばらつきを、より低減することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施形態においては、レーザ光としてArF(波長:約193nm)を用いた形態について説明したが、フォトレジスト工程において用いられるレーザ光であれば、KrF(波長:約248nm)やi線(波長:約365nm)などのようにArFより波長が長いレーザ光を用いてもよいし、F2(波長:157nm)などのようにArFより波長が短いレーザ光を用いてもよい。ここで、レーザ光として用いられる光源の波長が短いほど変動幅も小さくなるので、ゲートパターンの形状のばらつきを、より一層低減させることができる。すなわち、レーザ光の波長が400nm以下である、F2、ArF、KrF、i線であれば、より好ましく、200nm以下であるF2、ArFであれば、より一層好ましい。
また、上記実施形態においては、P1、P2、P3、P4などの中心間距離を0.38μmとした形態について説明したが、中心間距離の数値が、露光波長の自然数倍の数値からλの±10%の範囲内に収まっていればゲートパターン形状のばらつきを低減させることができる。さらに、中心間距離の変動幅がλの±5%の範囲内に収まっていれば、ゲートパターンの形状のばらつきを、より一層低減させることができる。
また、上記実施形態においては、設計配線が各ブロック内に1つ存在する形態について説明したが、各ブロック内に2つ以上存在してもよい。また、ダミー配線が設計配線の脇に2つ以上存在してもよい。
また、上記実施形態においては、設計配線106がUの字状に配置され、設計配線108が逆Uの字状に配置され、設計配線106および設計配線108がそれぞれ一体となっている形態について説明したが、設計配線は2本以上の略平行に設けられた配線によって構成されていてもよい。この場合、設計配線はトランジスタ内の他の階層において電気的に接続されているものとする。
また、上記実施形態においては、ブロック102とブロック104との間にダミー配線112が1本挟まれる形態について説明したが、2本以上のダミー配線が挟まれていてもよい。また、ブロック102とブロック104との間にはダミー配線が挟まれず、各ブロック内にのみダミー配線が配置される形態も有効である。
また、上記実施形態においては、トランジスタにおける配線のレイアウト方法について説明したが、トランジスタ以外の半導体装置において、上記実施形態で説明した配線のレイアウト方法を適用してもよい。
100 配線レイアウト
102 ブロック
104 ブロック
106 設計配線
108 設計配線
110 ダミー配線
111 ダミー配線
112 ダミー配線
114 ダミー配線
115 ダミー配線
120 レチクル
122 回折光
102 ブロック
104 ブロック
106 設計配線
108 設計配線
110 ダミー配線
111 ダミー配線
112 ダミー配線
114 ダミー配線
115 ダミー配線
120 レチクル
122 回折光
Claims (14)
- 第1の所定の距離を隔てて略平行に設けられた第1のゲートパターンおよび第2のゲートパターンと、
前記第1のゲートパターンと隣接して、前記第2のゲートパターンが設けられた側と反対側に、前記第1のゲートパターンと第2の所定の距離を隔てて、前記第1のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第1のダミーパターンと、
前記第2のゲートパターンと隣接して、前記第1のゲートパターンが設けられた側と反対側に、前記第2のゲートパターンと第3の所定の距離を隔てて、前記第2のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第2のダミーパターンと、
を配置する配線のレイアウト方法であって、
前記第1のゲートパターンと前記第2のゲートパターンとの露光に用いられる光線の波長をλ、自然数をm1、m2、m3、第1の所定の距離をP1、第2の所定の距離をP2、第3の所定の距離をP3、第1の所定の距離の設計値をP1’、第2の所定の距離の設計値をP2’、第3の所定の距離の設計値をP3’としたときに、
前記第1の所定の距離は、
P1=m1λ
P1’−0.1λ≦P1≦P1’+0.1λ
の関係を満たし、
前記第2の所定の距離は、
P2=m2λ
P2’−0.1λ≦P2≦P2’+0.1λ
の関係を満たし、
前記第3の所定の距離は、
P3=m3λ
P3’−0.1λ≦P3≦P3’+0.1λ
の関係を満たすように、前記第1のゲートパターン、前記第2のゲートパターン、前記第1のダミーパターン、および前記第2のダミーパターンを配置することを特徴とするレイアウト方法。 - 請求項1に記載のレイアウト方法において、
前記第1のゲートパターンと前記第2のゲートパターンとが電気的に接続されていることを特徴とするレイアウト方法。 - 請求項1または2に記載のレイアウト方法において、
P1’−0.05λ≦P1≦P1’+0.05λ
の関係を満たすことを特徴とするレイアウト方法。 - 請求項1乃至3いずれかに記載のレイアウト方法において、
P2’−0.05λ≦P2≦P2’+0.05λ
の関係を満たすことを特徴とするレイアウト方法。 - 請求項1乃至4いずれかに記載のレイアウト方法において、
P3’−0.05λ≦P3≦P3’+0.05λ
の関係を満たすことを特徴とするレイアウト方法。 - 請求項1乃至5いずれかに記載のレイアウト方法において、
P1=P2=P3の関係を満たすことを特徴とするレイアウト方法。 - 請求項1乃至6いずれかに記載のレイアウト方法において、
前記m1、前記m2、および前記m3が2以下であることを特徴とするレイアウト方法。 - 請求項1乃至7いずれかに記載のレイアウト方法において、
前記第1のゲートパターン、前記第2のゲートパターン、前記第1のゲートパターンに隣接する前記第1のダミーパターン、および前記第2のゲートパターンに隣接する前記第2のダミーパターンによって構成されるブロックが複数配置され、
複数の前記ブロックの間に、前記ブロックと第4の所定の距離を隔てて、前記ブロックを構成する前記第1のゲートパターンの長手方向と略平行に設けられた回路上の機能を有しない第3のダミーパターンが配置され、
前記第4の所定の距離をP4、前記第4の所定の距離の設計値をP4’、自然数をm4としたときに、
P4=m4λ
P4’−0.1λ≦P4≦P4’+0.1λ
の関係を満たすことを特徴とするレイアウト方法。 - 請求項8に記載のレイアウト方法において、
P4’−0.05λ≦P4≦P4’+0.05λ
の関係を満たすことを特徴とするレイアウト方法。 - 請求項8または9に記載のレイアウト方法において、
複数の前記ブロックは、互いに電気的に接続されていないことを特徴とするレイアウト方法。 - 請求項8乃至10いずれかに記載のレイアウト方法において、
P1=P2=P3=P4の関係を満たすことを特徴とするレイアウト方法。 - 請求項8乃至11いずれかに記載のレイアウト方法において、
前記m4が2以下であることを特徴とするレイアウト方法。 - 請求項1乃至12いずれかに記載のレイアウト方法において、
前記ゲートパターンの露光に用いられる光線の波長は、400nm以下であることを特徴とするレイアウト方法。 - 請求項1乃至13いずれかに記載のレイアウト方法において、
前記ゲートパターンの露光に用いられる光線の光源は、F2、ArF、KrF、i線からなる群から選択されるいずれかであることを特徴とするレイアウト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304309A JP2006119195A (ja) | 2004-10-19 | 2004-10-19 | 配線のレイアウト方法 |
US11/244,137 US7294534B2 (en) | 2004-10-19 | 2005-10-06 | Interconnect layout method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304309A JP2006119195A (ja) | 2004-10-19 | 2004-10-19 | 配線のレイアウト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006119195A true JP2006119195A (ja) | 2006-05-11 |
Family
ID=36181323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304309A Pending JP2006119195A (ja) | 2004-10-19 | 2004-10-19 | 配線のレイアウト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7294534B2 (ja) |
JP (1) | JP2006119195A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10950615B2 (en) | 2018-06-18 | 2021-03-16 | Toshiba Memory Corporation | Semiconductor memory device and manufacturing method thereof |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US7932545B2 (en) * | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
US7943967B2 (en) * | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US7917879B2 (en) | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
US20080001233A1 (en) * | 2006-05-11 | 2008-01-03 | Ashok Kumar Kapoor | Semiconductor device with circuits formed with essentially uniform pattern density |
GB2439759A (en) * | 2006-06-30 | 2008-01-09 | X Fab Uk Ltd | RF-CMOS transistor array |
US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
US7979829B2 (en) | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
US8667443B2 (en) * | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8053346B2 (en) * | 2007-04-30 | 2011-11-08 | Hynix Semiconductor Inc. | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern |
KR100818115B1 (ko) | 2007-05-18 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 장치의 레이아웃 방법 |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
JP5415710B2 (ja) * | 2008-04-10 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
MY167970A (en) | 2008-07-16 | 2018-10-09 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
JP5235936B2 (ja) | 2010-05-10 | 2013-07-10 | パナソニック株式会社 | 半導体装置及びそのレイアウト作成方法 |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
FR2974235A1 (fr) * | 2011-04-15 | 2012-10-19 | St Microelectronics Crolles 2 | Procede d'elaboration de cellules pre-caracterisees et procede de realisation de circuits integres comprenant de telles cellules |
CN107316861B (zh) * | 2016-04-27 | 2020-10-16 | 株式会社村田制作所 | 半导体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09311432A (ja) * | 1996-05-23 | 1997-12-02 | Nec Corp | 半導体装置のパターン形成方法 |
JP2004272211A (ja) * | 2003-02-17 | 2004-09-30 | Matsushita Electric Ind Co Ltd | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326106A (ja) * | 1993-03-18 | 1994-11-25 | Sony Corp | ダミーパターンの形成方法 |
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP2000112114A (ja) | 1998-10-08 | 2000-04-21 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
TW515073B (en) * | 1999-11-15 | 2002-12-21 | Winbond Electronics Corp | Method for generating virtual metal pattern layer |
JP2002158278A (ja) * | 2000-11-20 | 2002-05-31 | Hitachi Ltd | 半導体装置およびその製造方法ならびに設計方法 |
JP2002368103A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
JP3703799B2 (ja) * | 2002-12-13 | 2005-10-05 | 沖電気工業株式会社 | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 |
US6905967B1 (en) * | 2003-03-31 | 2005-06-14 | Amd, Inc. | Method for improving planarity of shallow trench isolation using multiple simultaneous tiling systems |
-
2004
- 2004-10-19 JP JP2004304309A patent/JP2006119195A/ja active Pending
-
2005
- 2005-10-06 US US11/244,137 patent/US7294534B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09311432A (ja) * | 1996-05-23 | 1997-12-02 | Nec Corp | 半導体装置のパターン形成方法 |
JP2004272211A (ja) * | 2003-02-17 | 2004-09-30 | Matsushita Electric Ind Co Ltd | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10950615B2 (en) | 2018-06-18 | 2021-03-16 | Toshiba Memory Corporation | Semiconductor memory device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US7294534B2 (en) | 2007-11-13 |
US20060084261A1 (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006119195A (ja) | 配線のレイアウト方法 | |
JP3275863B2 (ja) | フォトマスク | |
US7682757B2 (en) | Pattern layout for forming integrated circuit | |
US7084440B2 (en) | Integrated circuit layout and a semiconductor device manufactured using the same | |
KR100589041B1 (ko) | 마스크 및 그 형성방법 | |
KR100498441B1 (ko) | 광근접 효과의 보정을 위한 마스크와 그 제조 방법 | |
KR20040012351A (ko) | 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크 | |
JP3964608B2 (ja) | 半導体装置 | |
CN101154648A (zh) | 半导体器件的金属层结构 | |
JP4340319B2 (ja) | 露光用マスク及びパターン転写方法 | |
CN100498542C (zh) | 用于光刻的光源 | |
JP2004062088A (ja) | フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法 | |
JP2005157022A (ja) | 補助パターン付きマスクの製造方法 | |
JP2008130897A (ja) | 集積回路のパターンレイアウト | |
JP4229857B2 (ja) | 半導体装置の製造方法 | |
US8617797B2 (en) | Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns | |
US6841318B2 (en) | Levenson phase shift mask and method for forming fine pattern by using the same | |
US6861178B2 (en) | Phase shift mask, method of exposure, and method of producing semiconductor device | |
KR101096209B1 (ko) | 반도체 소자의 제조 방법 | |
Allgair et al. | Characterization of optical proximity correction features | |
KR100585569B1 (ko) | 반도체 제조용 포토마스크 | |
JP2005284272A (ja) | マスクパターン補正方法、マスクパターン検証方法、フォトマスク製造方法および半導体装置製造方法 | |
US7964325B2 (en) | Mask and method for forming a semiconductor device using the same | |
KR100781893B1 (ko) | 반도체 소자의 마스크 및 마스크 패턴 형성방법 | |
JP2010152029A (ja) | 半導体装置及びパターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |