CN107316861B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107316861B
CN107316861B CN201710239749.5A CN201710239749A CN107316861B CN 107316861 B CN107316861 B CN 107316861B CN 201710239749 A CN201710239749 A CN 201710239749A CN 107316861 B CN107316861 B CN 107316861B
Authority
CN
China
Prior art keywords
transistor
unit transistors
interval
unit
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710239749.5A
Other languages
English (en)
Other versions
CN107316861A (zh
Inventor
本多悠里
播磨史生
中井一人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107316861A publication Critical patent/CN107316861A/zh
Application granted granted Critical
Publication of CN107316861B publication Critical patent/CN107316861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种能降低多个单位晶体管间的温度偏差的半导体装置。半导体装置包括：半导体基板；以及晶体管组，该晶体管组包含至少1列晶体管列，该至少1列晶体管列在半导体基板上，沿第1方向排列配置有多个单位晶体管，至少1列晶体管列中的第1晶体管列包含：第1一组单位晶体管，该第1一组单位晶体管由以第1间隔相邻的2个单位晶体管构成；以及第2一组单位晶体管，该第2一组单位晶体管由以第2间隔相邻的2个单位晶体管构成，第1一组单位晶体管与第2一组单位晶体管相比，其形成在接近第1晶体管列在第1方向上的中心的位置，且第1间隔比第2间隔宽。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
移动电话等移动体通信设备中，为了放大向基站发送的无线频率(RF：RadioFrequency)信号的功率而使用功率放大电路。在功率放大电路中，为了满足较高输出功率等级，可使用将并联连接的多个单位晶体管配置于基板的结构(以下称为多指结构:multi-finger configuration)。
发明内容
发明所要解决的技术问题
在上述多指结构中，由于配置有单位晶体管的基板中的散热程度不同，从而在单位晶体管间产生温度偏差。此处，晶体管通常具有温度越高则流过的电流越多这一温度特性。因此，存在以下问题，即，在多个单位晶体管间产生温度偏差的情况下，由于更多电流流过比其他单位晶体管的温度更高的单位晶体管，从而导致输出功率不足或功率效率变差。
本发明是鉴于上述情况而完成的，其目的在于提供一种能降低多个单位晶体管间的温度偏差的半导体装置。
用于解决技术问题的技术手段
为了达成上述目的，本发明的一个侧面所涉及的半导体装置包括：半导体基板；以及晶体管组，该晶体管组包含至少1列晶体管列，该至少1列晶体管列在半导体基板上沿第1方向排列配置有多个单位晶体管，至少1列晶体管列中的第1晶体管列包含：第1一组单位晶体管，该第1一组单位晶体管由以第1间隔相邻的2个单位晶体管构成；以及第2一组单位晶体管，该第2一组单位晶体管由以第2间隔相邻的2个单位晶体管构成，第1一组单位晶体管与第2一组单位晶体管相比，其形成在接近第1晶体管列在第1方向上的中心的位置，且第1间隔比第2间隔宽。
发明效果
根据本发明，能提供一种能降低多个单位晶体管间的温度偏差的半导体装置。
附图说明
图1是示出应用本发明的一个实施方式所涉及的半导体装置的功率放大电路的结构例的图。
图2是示出放大器112中的单位晶体管的配置例(配置例200A)的图。
图3是示出比较例中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。
图4是示出比较例中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
图5是示出配置例200A中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。
图6是示出配置例200A中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
图7是示出本发明的一个实施方式所涉及的功率放大电路100以及比较例中的输出功率的模拟结果的一个示例的图。
图8是示出本发明的一个实施方式所涉及的功率放大电路100以及比较例中的功率附加效率的模拟结果的一个示例的图。
图9是示出放大器112中的单位晶体管的其他配置例(配置例200B)的图。
图10是示出配置例200B中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。
图11是示出配置例200B中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
图12是示出放大器112中的单位晶体管的其他配置例(配置例200C)的图。
图13是示出配置例200C中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。
图14是示出配置例200C中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
图15是示出放大器112中的单位晶体管的其他配置例(配置例200D)的图。
图16是示出配置例200D中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。
图17是示出配置例200D中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
图18是示出放大器112中的单位晶体管的其他配置例(配置例200E)的图。
图19是示出配置例200E中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。
图20是示出配置例200E中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
图21是示出放大器112中的单位晶体管的其他配置例(配置例200F)的图。
图22是示出放大器112中的单位晶体管的其他配置例(配置例200G)的图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。另外，对相同的要素标注相同的符号，省略重复的说明。
图1是示出应用本发明的一个实施方式所涉及的半导体装置的功率放大电路的结构例的图。半导体装置的应用例并没有特别限定，然而在本说明书中，以应用于功率放大电路的情况为例进行说明。功率放大电路100包括放大器110、111、112以及电容器120、121、122。另外，对于其他结构要素(例如偏置电路或匹配电路等)省略图示。
功率放大电路100由包含放大器110、111、112的三级的放大器构成。具体而言，功率放大电路100利用放大器110、111、112依次对输入的无线频率(RF：Radio Frequency)信号RFin进行放大，并输出放大信号RFout。放大器并没有特别限定，例如可以是异质结双极晶体管(HBT：Heterojunction Bipolar Transistor)等双极型晶体管，也可以是场效应晶体管(MOSFET：Metal-oxide-semiconductor Field Effect Transistor)等其他晶体管。在本实施方式中，例如最终级的放大器112为并联连接有多个单位晶体管的多指结构。
电容器120～122去除RF信号RFin的直流分量。
接着，参照图2说明最终级的放大器112中的单位晶体管的配置。
图2是示出放大器112中的单位晶体管的配置例(配置例200A)的图。功率放大电路100形成在具有与XY平面平行的主面的半导体基板20上。在半导体基板20的一部分区域R中，形成具有多指结构的放大器112。在如图2所示的配置例200A中，区域R呈大致矩形，在X轴方向(第2方向)上排列形成有总计6列的晶体管列201～206。此外，在晶体管列201与晶体管列202之间、晶体管列203与晶体管列204之间、以及晶体管列205与晶体管列206之间分别形成有通孔30。另外，在本实施方式中示出了晶体管列为6列的结构，然而晶体管列并不限于6列，只要为1列以上即可，区域R的形状也不限于矩形。在其他的实施方式中也相同。
晶体管列201～206(晶体管组)分别具备沿与X轴方向正交的Y轴方向(第1方向)排列配置的多个单位晶体管。具体而言，在区域R中位于X轴方向的外侧区域Rx_side的晶体管列201、202、205、206分别具备11个单位晶体管。另一方面，在区域R中位于X轴方向的内侧区域Rx_in的晶体管列203、204分别具备10个单位晶体管。另外，晶体管列201～206所具备的单位晶体管的个数为示例，并没有特别限定。
对于晶体管列203、204(第1晶体管列)的配置，下面以晶体管列203为例进行说明。晶体管列203与晶体管列201、202、205、206的结构相比，具有去除了接近Y轴方向的中心O的1个单位晶体管的结构。具体而言，晶体管列203包含：一组单位晶体管40(第1一组单位晶体管)，该一组单位晶体管40由在接近Y轴方向的中心O的位置形成的单位晶体管Tre、Trf构成；以及一组单位晶体管42(第2一组单位晶体管)，该一组单位晶体管42由在与该一组单位晶体管40相比距中心O较远的位置形成的单位晶体管Tri、Trj构成。若将单位晶体管Tre、Trf的间隔设为d1(第1间隔)，将单位晶体管Tri、Trj的间隔设为d2(第2间隔)，则间隔d1比间隔d2宽(d1＞d2)。
另一方面，位于晶体管列203、204在X轴方向上的两侧的晶体管列202与晶体管列205(一组第2晶体管列)、或晶体管列201与晶体管列206(一组第2晶体管列)中，以使得相邻的单位晶体管的间隔d3(第4间隔)固定的方式来排列配置单位晶体管。此外，间隔d3比间隔d1窄(d1＞d3)。另外，间隔d3可以与间隔d2相同，也可以比间隔d2宽或比间隔d2窄。
此处，在对配置例200A的效果进行说明之前，对比较例进行说明。比较例设为以下结构，即，与图2所示的配置例200A相比，晶体管列203、204与晶体管列201等相同地具备11个单位晶体管。
图3是示出比较例中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。示出了形成在半导体基板上的部分区域的11个×6列＝66个的单位晶体管的温度分布。此处，在晶体管为多指结构的情况下，区域R中密集地形成有单位晶体管的区域(即，半导体基板的XY平面的中央部)、与接近区域R端的区域(即，半导体基板的XY平面的外周部)相比散热程度较小，因此单位晶体管的温度变高。因此，如图3所示，在66个单位晶体管间产生温度偏差。
图4是示出比较例中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。在图4所示的曲线图中，纵轴表示单位晶体管的个数，横轴表示单位晶体管的温度(deg)。即，在该直方图中，单位晶体管的个数越是集中在规定的温度表示多个单位晶体管间的温度越接近均匀的状态，单位晶体管的个数分布越分散表示温度偏差越大。
如图4所示，比较例中的单位晶体管的个数在温度较高的范围中(例如，87.9度～98.7度)分散。由此，若在多个单位晶体管间产生温度偏差，则因晶体管的温度特性导致温度较高的单位晶体管中流过较多电流，导致输出功率的下降或功率效率变差。
另一方面，在图2所示的配置例200A中，如上所述，将区域R中位于内侧区域Rx_in的晶体管列203、204的中心O附近的单位晶体管去除。由此，能抑制在图3中以最高温度来表示的中央部的温度上升。另一方面，在比内侧区域Rx_in的温度要低的外侧区域Rx_side中，相对密集地形成有单位晶体管。因此，能降低多个单位晶体管间的温度偏差。
图5是示出配置例200A中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。示出了形成在半导体基板上的部分区域的11个×4列+10个×2列＝64个的单位晶体管的温度分布。在配置例200A中，位于晶体管列203、204中心附近的单位晶体管间的间隔较宽。因此，图5所示的温度分布与图3所示的温度分布相比，中央部的温度上升受到抑制。
图6是示出配置例200A中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。如图6所示，与图4所示的比较例相比，配置例200A中温度最高的单位晶体管的个数减少，92度的单位晶体管的个数增加。即，可以说抑制了尤其是在高温范围中的多个单位晶体管间的温度偏差。
图7是示出本发明的一个实施方式所涉及的功率放大电路100以及比较例中的输出功率的模拟结果的一个示例的图。另外，示出功率放大电路100的最终级的放大器112为配置例200A的结构。该模拟结果示出将输入功率设为6dBm时在每个频率下的最大输出功率，纵轴表示输出功率(dBm)，横轴表示频率(MHz)。
如图7所示，配置例200A与比较例相比，不论在哪个频率下最大输出功率都增大了。具体而言，配置例200A与比较例相比，虽然单位晶体管的总数少了2个，但是输出功率增大了0.1dB左右。
图8是示出本发明的一个实施方式所涉及的功率放大电路100以及比较例中的功率附加效率的模拟结果的一个示例的图。该模拟结果示出了每个频率下的最大输出功率时的功率附加效率，纵轴表示功率附加效率(％)，横轴表示频率(MHz)。
如图8所示，配置例200A与比较例相比，不论在哪个频率下功率附加效率都提高了0.5～1.0％左右。即，可以说通过改进单位晶体管的配置来抑制温度偏差，从而消除了电流集中至部分单位晶体管，并提高了功率附加效率。由此，配置例200A与比较例相比，虽然单位晶体管的总数少了2个，但是通过使单位晶体管的动作均匀化，从而能增大输出功率。
另外，图1中示出了包含三级放大器的功率放大电路，然而放大器的级数不限于三级，也可以为一级、二级或四级以上。在功率放大电路包含二级以上的放大器时，与其他级相比最终级(功率级)的放大器的输出功率为最大，因此优选将本发明所涉及的单位晶体管的配置适用于最终级的放大器。
图9是示出放大器112中的单位晶体管的其他配置例(配置例200B)的图。另外，对与图2所示的配置例200A相同的要素标注相同的标号，并省略说明。此外，在本实施方式的后述中，省略对于与上述实施方式共通内容的记载，仅对不同点进行说明。特别地，对于相同结构的相同作用效果，不再对每个实施方式依次进行言及。
图9所示的配置例200B构成为：在晶体管列301～306内,将内侧区域Rx_in中位于晶体管列303、304在Y轴方向的中心O附近的2个单位晶体管去除。即，单位晶体管Trd、Trd间的间隔d11(第1间隔)比单位晶体管Trh、Tri间的间隔d12(第2间隔)宽(d11＞d12)。并且，间隔d11比图2所示的间隔d1宽(d11＞d1)。由此，从晶体管列的中心附近被去除的单位晶体管的个数没有特别限定，也可以是2个以上。
图10是示出配置例200B中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。示出了形成在半导体基板上的部分区域的11个×4列+9个×2列＝62个的单位晶体管的温度分布。在配置例200B中，位于晶体管列303、304的中心O附近的单位晶体管间的间隔较宽。因此，可知，图10所示的温度分布与图3所示的温度分布相比，中央部的温度上升受到抑制。
图11是示出配置例200B中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。如图11所示，在配置例200B中，与配置例200A相同地，92度的单位晶体管的个数有所增加。即，可以说降低了多个单位晶体管间的温度偏差。
图12是示出放大器112中的单位晶体管的其他配置例(配置例200C)的图。另外，对与图2所示的配置例200A相同的要素标注相同的标号，并省略说明。
图12所示的配置例200C将单位晶体管配置如下：即，使得在晶体管列401～406中，内侧区域Rx_in中位于晶体管列403、404在Y轴方向的中心附近的单位晶体管的间隔大致均匀。即，对于单位晶体管Trc与Trd间的间隔d21、单位晶体管Trd与Tre间的间隔d22、单位晶体管Tre与Trf间的间隔d23、以及单位晶体管Trf与Trg间的间隔d24，其都比单位晶体管Trh与Tri间的间隔d25宽(d21≈d22≈d23≈d24＞d25)。
图13是示出配置例200C中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。可知在配置例200C中，与配置例200A、200B相同地，与图3所示的温度分布相比，中央部的温度上升也受到抑制。
图14是示出配置例200C中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。如图14所示，在配置例200C中，90度～92度的单位晶体管的个数有所增加。即，可以说降低了多个单位晶体管间的温度偏差。
图15是示出放大器112中的晶体管的其他配置例(配置例200D)的图。另外，对与图2所示的配置例200A相同的要素标注相同的标号，并省略说明。
图15所示的配置例200D与配置例200A相比，虽然晶体管的总数以及配置没有改变，然而晶体管列501～506间在X轴方向上的间隔不同。具体而言，晶体管列501与晶体管列502之间的间隔d30、以及晶体管列505与晶体管列506之间的间隔d31比配置例200A中的相应间隔要窄。即，配置例200D中的通孔32比配置例200A中的通孔30小。由此，配置例200D与配置例200A相比，形成有单位晶体管的区域R的面积变小，能实现基板的小型化。另外，如图15所示，内侧区域Rx_in中的晶体管列503与晶体管列504之间的间隔d32、也可以比外侧区域Rx_side中的晶体管列的间隔d30、d31宽(d30、d31＜d32)。由此，除Y轴方向以外，在X轴方向上的单位晶体管间的间隔也能变宽，因此能进一步抑制中央部的温度上升。
图16是示出配置例200D中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。此外，图17是示出配置例200D中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
如图17所示，配置例200D中的晶体管的温度分布与图6所示的配置例200A中的温度分布相同。另外，在配置例200D中，因间隔d30以及间隔d31变窄，因而相比配置例200A，晶体管列501、506的温度有可能变高。然而，晶体管列501、506位于区域R中X轴方向上的外侧区域Rx_side，与内侧区域Rx_in相比温度较低。因此，即使晶体管列501、506的温度上升，但出于所有单位晶体管间的温度均匀化的观点，则不易成为问题。
图18是示出放大器112中的单位晶体管的其他配置例(配置例200E)的图。另外，对与图2所示的配置例200A相同的要素标注相同的标号，并省略说明。
图18所示的配置例200E与配置例200A相比，晶体管列602～605的结构没有改变，然而区域R中位于X轴方向上的两端的晶体管列601、602(一组第2晶体管列)的结构不同。具体而言，晶体管列601、606在以下位置未形成有单位晶体管，上述位置指在X轴方向上、与晶体管列603、604(第1晶体管列)的多个单位晶体管中位于Y轴方向上的两端的单位晶体管(例如，单位晶体管Tra、Trj)相对的位置。即，在配置例200E中，在区域R中的四个角部并未形成有单位晶体管。
图19是示出配置例200E中的单位晶体管的温度分布所涉及的模拟结果的一个示例的图。此外，图20是示出配置例200E中的单位晶体管的温度分布所涉及的模拟结果的一个示例的直方图。
如图19所示，区域R中的外周部(特别是四个角部)与中央部相比温度变低。因此，通过去除位于四个角部的4个单位晶体管，从而去除了比其他的单位晶体管的温度要低的单位晶体管。由此，配置例200E与配置例200A相比，能进一步降低多个单位晶体管间的温度偏差。
图21是示出放大器112中的单位晶体管的其他配置例(配置例200F)的图。另外，对与图2所示的配置例200A相同的要素标注相同的标号，并省略说明。
图21所示的配置例200F将单位晶体管配置如下：即，与配置例200A相比，未去除接近晶体管列的中心的单位晶体管，而使得接近该中心的单位晶体管的间隔变宽。具体而言，例如在晶体管列703中，在Y轴方向上相邻的单位晶体管Tre与Trf间的间隔d41、以及单位晶体管Trd与Tre间的间隔d42，比单位晶体管Tra与Trb间的间隔d43宽(d41≈d42＞d43)。另外，晶体管列701、702、704～706与晶体管列703相同，因此省略详细说明。
由此，单位晶体管的配置不限于如配置例200A～200E那样从部分晶体管列去除单位晶体管的结构，只要接近Y轴方向的中心的单位晶体管的间隔比远离中心的单位晶体管的间隔宽即可。此外，在上述的其他实施方式中也与本实施方式相同地，构成为位于外侧区域Rx_side的晶体管列与位于内侧区域Rx_in的晶体管列为相同的结构即可。
图22是示出放大器112中的单位晶体管的其他配置例(配置例200G)的图。另外，对与图2所示的配置例200A相同的要素标注相同的标号，并省略说明。
图22所示的配置例200G将单位晶体管配置如下：即，与图21所示的配置例200F相比，越接近Y轴方向的中心，则单位晶体管的间隔越呈阶梯状地变宽。具体而言，例如晶体管列803包含：一组单位晶体管44(第1一组单位晶体管)，该一组单位晶体管44由在接近Y轴方向的中心O的位置形成的单位晶体管Tre、Trf构成；一组单位晶体管46(第2一组单位晶体管)，该一组单位晶体管46由在与该一组单位晶体管44相比在距中心O较远的位置形成的单位晶体管Trd、Tre构成；以及一组单位晶体管48(第3一组单位晶体管)，该一组单位晶体管48由在与该一组单位晶体管46相比在距中心O较远的位置形成的单位晶体管Tra、Trb构成。若将单位晶体管Tre与Trf的间隔设为d51(第1间隔)、将单位晶体管Trc与Trd的间隔设为d52(第2间隔)、将单位晶体管Tra与Trb的间隔设为d53(第3间隔)，则间隔d51比间隔d52宽，间隔d52比间隔d53宽(d51＞d52＞d53)。另外，对于单位晶体管Trg～Trk，其与单位晶体管Tra～Tre相对于X轴对称，因此省略说明。此外，晶体管列801、802、804～806与晶体管列803相同，因此省略说明。
由此，在配置例200G中，各晶体管列中越接近Y轴方向的中心(即，越接近单位晶体管的温度容易上升的区域)，则单位晶体管的间隔越呈阶梯状地变宽。因此，与配置例200F相比，能降低单位晶体管间的温度偏差。
此外，也可以将配置例200G所示的呈阶梯状不同的间隔与上述的配置例200A～200F的结构进行组合来使用。例如，也可以组合配置例200G与配置例200A，以比配置例200G中的外侧区域Rx_side的晶体管列801、802、805、806的间隔d51更窄的间隔(第4间隔)来形成单位晶体管。此外，也可以组合配置例200G与配置例200E，在配置例200G中，不在区域R中的四个角部形成单位晶体管。
以上，对本发明例示的实施方式进行了说明。在本发明所涉及的半导体装置所具备的单位晶体管的配置中，配置例200A～200G中，晶体管列中接近Y轴方向的中心的单位晶体管的间隔比远离中心的单位晶体管的间隔宽。由此，与外周部相比，形成在温度较高的中央部的单位晶体管的温度上升受到抑制。因此，能降低多个单位晶体管间的温度偏差。
此外，配置例200G中，在晶体管列803、804中，越接近Y轴方向的中心，则单位晶体管间的间隔越宽。即，在配置例200G中，越接近单位晶体管的温度容易上升的区域，则单位晶体管的间隔越呈阶梯状地变宽。因此，配置例200G与配置例200F相比，能进一步降低单位晶体管间的温度偏差。
此外，配置例200A～200E中，包含配置在形成于内侧区域的晶体管列的两侧的一组晶体管列，该一组晶体管列以比形成于内侧区域的晶体管列的中心附近的单位晶体管间的间隔要窄的间隔，来配置排列多个单位晶体管。由此，在比内侧区域温度低的外侧区域中，相对密集地形成单位晶体管，因此能抑制单位晶体管间的温度偏差。
此外，配置200E中，在形成有晶体管组的区域R中的四个角部未形成单位晶体管。由此，去除了比其他的单位晶体管的温度要低的单位晶体管。因此，配置例200E与配置例200A相比，能进一步降低多个单位晶体管间的温度偏差。
另外，上述所说明的各实施方式是为了便于理解本发明，但并非对本发明进行限定解释。本发明可以在不脱离其主旨的范围内进行变更或改良，并且本发明还包含与其等价的内容。即，只要在本领域技术人员对各实施方式进行适当的设计改变而得到的技术方案中包含本发明的特征，则认为其包含于本发明的范围内。例如，各实施方式所具有的各要素及其配置、材料、条件、形状、尺寸等并不限于示例，能进行适当的改变。此外，各实施方式所具有的各要素能在技术上可实现的范围内进行组合，只要该组合包含本发明的特征则认为其也包含于本发明的范围中。
标号说明
20半导体基板，30、32通孔，40、42、44、46、48一组单位晶体管，100功率放大电路，110、111、112放大器，120、121、122电容器，200A～200G，配置例，201～206、301～306、401～406、501～506、601～606、701～706、801～806晶体管列，Tra～Trk单位晶体管

Claims (3)

1.一种半导体装置，其特征在于，包括：
半导体基板；以及
以及晶体管组，该晶体管组包含至少1列晶体管列，该至少1列晶体管列在所述半导体基板上，沿第1方向排列配置有多个单位晶体管，
所述至少1列晶体管列中的第1晶体管列包含：
第1一组单位晶体管，该第1一组单位晶体管由以第1间隔相邻的2个所述单位晶体管构成；以及
第2一组单位晶体管，该第2一组单位晶体管由以第2间隔相邻的2个所述单位晶体管构成，
所述第1一组单位晶体管与所述第2一组单位晶体管相比，其形成在接近所述第1晶体管列在所述第1方向上的中心的位置，
所述第1间隔比所述第2间隔宽，
所述至少1列晶体管列包含：
一组第2晶体管列，该一组第2晶体管列在所述半导体基板上，分别配置于与所述第1方向正交的第2方向上的所述第1晶体管列的两侧，
所述一组第2晶体管列分别包含以第4间隔沿所述第1方向排列配置多个单位晶体管，
所述第4间隔比所述第1间隔窄。
2.如权利要求1所述的半导体装置，其特征在于，
所述第1晶体管列包含：
第3一组单位晶体管，该第3一组单位晶体管由以第3间隔相邻的2个所述单位晶体管构成，
所述第2一组单位晶体管与所述第3一组单位晶体管相比，其形成在接近所述第1晶体管列在所述第1方向上的中心的位置，
所述第2间隔比所述第3间隔宽。
3.如权利要求1所述的半导体装置，其特征在于，
所述一组第2晶体管列分别位于所述晶体管组中的所述第2方向的两端，
所述一组第2晶体管列分别在以下位置未形成有单位晶体管，该位置是指在所述第2方向上、所述第1晶体管列的多个单位晶体管中位于所述第1方向上的两端的单位晶体管相对的位置。
CN201710239749.5A 2016-04-27 2017-04-13 半导体装置 Active CN107316861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662328223P 2016-04-27 2016-04-27
US62/328,223 2016-04-27

Publications (2)

Publication Number Publication Date
CN107316861A CN107316861A (zh) 2017-11-03
CN107316861B true CN107316861B (zh) 2020-10-16

Family

ID=60158546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710239749.5A Active CN107316861B (zh) 2016-04-27 2017-04-13 半导体装置

Country Status (2)

Country Link
US (2) US10319710B2 (zh)
CN (1) CN107316861B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278952A (ja) * 2005-03-30 2006-10-12 Elpida Memory Inc 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571029B2 (ja) * 2002-01-21 2004-09-29 エルピーダメモリ株式会社 半導体集積回路装置および半導体集積回路装置の設計方法
JP3759924B2 (ja) * 2002-11-21 2006-03-29 松下電器産業株式会社 半導体装置
JP2006119195A (ja) * 2004-10-19 2006-05-11 Nec Electronics Corp 配線のレイアウト方法
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
GB0500115D0 (en) * 2005-01-06 2005-02-09 Koninkl Philips Electronics Nv Thin film transistor array devices
JP5346515B2 (ja) 2008-07-24 2013-11-20 シャープ株式会社 ヘテロ接合電界効果トランジスタ
JP2012119710A (ja) 2012-01-27 2012-06-21 Hitachi Ulsi Systems Co Ltd 半導体装置
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278952A (ja) * 2005-03-30 2006-10-12 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20190252368A1 (en) 2019-08-15
CN107316861A (zh) 2017-11-03
US20170317066A1 (en) 2017-11-02
US10319710B2 (en) 2019-06-11
US10840235B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
US10276701B2 (en) Compound semiconductor device
François et al. Highly linear fully integrated wideband RF PA for LTE-advanced in 180-nm SOI
CN107785342B (zh) 半导体装置
US9071198B2 (en) Amplifier circuit
TWI647812B (zh) 功率放大電路
CN108364946B (zh) 半导体芯片
US20170170789A1 (en) Power amplifier circuit
US10170400B2 (en) Multi-finger transistor and semiconductor device
US9041465B2 (en) Amplifier circuits
KR20180134279A (ko) 전력 증폭 회로
KR20160100791A (ko) 향상된 열적 견고성을 위한 캐스코드 증폭기 분할
CN107316861B (zh) 半导体装置
US10924071B2 (en) Semiconductor device
US11302659B2 (en) Semiconductor device
JP2006294901A (ja) 電力増幅器
US11830839B2 (en) Semiconductor device
US11869957B2 (en) Compound semiconductor device
JP5398841B2 (ja) 電力増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant