JP2012119710A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012119710A JP2012119710A JP2012014719A JP2012014719A JP2012119710A JP 2012119710 A JP2012119710 A JP 2012119710A JP 2012014719 A JP2012014719 A JP 2012014719A JP 2012014719 A JP2012014719 A JP 2012014719A JP 2012119710 A JP2012119710 A JP 2012119710A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- transistor
- element isolation
- bipolar transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】 放熱性を改善したバイポーラトランジスタを有する半導体装置を提供することにある。
【解決手段】 複数のバイポーラトランジスタQuが配列される半導体装置であって、エミッタ配線L3は幅広部と細長部とを有し、細長部におけるバイポーラトランジスタ素子数が、幅広部が配置された配列の外縁に沿う方向に配列されたバイポーラトランジスタ素子数よりも少なくなるように配置する。
【効果】エミッタ配線の寄生抵抗によるエミッタ−ベース間電圧ばらつきを低減する。
【選択図】 図17
【解決手段】 複数のバイポーラトランジスタQuが配列される半導体装置であって、エミッタ配線L3は幅広部と細長部とを有し、細長部におけるバイポーラトランジスタ素子数が、幅広部が配置された配列の外縁に沿う方向に配列されたバイポーラトランジスタ素子数よりも少なくなるように配置する。
【効果】エミッタ配線の寄生抵抗によるエミッタ−ベース間電圧ばらつきを低減する。
【選択図】 図17
Description
本発明は、バイポーラトランジスタの放熱性の改善に係り、特に、絶縁素子分離型のバイポーラトランジスタに適用して有効な効果となる半導体装置の放熱性の改善に関する。
特許文献1は、SOI(Silicon On Insulator)基板上の絶縁素子分離型のバイポーラトランジスタ技術について記載された文献である。特に図2には単位バイポーラトランジスタの平面及び断面構造の例が示されている。また、図4には単位バイポーラトランジスタを複数並列接続した場合の配置配線例が示されている。さらに、図21にはマルチエミッタタイプの単位バイポーラトランジスタの断面構造例が示されている。
上記従来技術においては、以下の課題があることを本願発明者等は見いだした。
従来技術における単位バイポーラトランジスタの構造は、素子の高性能化及び高集積化の為に当該プロセスにおける最小レイアウト寸法または前記最小レイアウト寸法に近い寸法で設計されており、前記単位バイポーラトランジスタを高電圧あるいは高電流で動作させる場合、自己発熱効果の影響で特性劣化することがあることを見出した。
また、単位バイポーラトランジスタを複数並列接続して用いた場合、周辺部に配置された単位バイポーラトランジスタよりも、中央部に配置された単位バイポーラトランジスタの方が発熱量が高くなり、各単位バイポーラトランジスタの接合部の温度バラツキがトランジスタの特性バラツキに影響を与えることを見出した。
さらに、単位バイポーラトランジスタを複数並列接続して用いた場合において、各行方向にエミッタ配線を延在する場合、エミッタ配線抵抗の小さい個所に配置された単位バイポーラトランジスタと、エミッタ配線抵抗の大きい個所に配置された単位バイポーラトランジスタとでエミッタ配線抵抗の違いにより、単位バイポーラトランジスタを高電圧あるいは高電流で動作させる場合、エミッタ配線抵抗の小さい個所に配置された単位バイポーラトランジスタが自己発熱効果の影響で熱暴走し破壊に至る場合があることを見出した。
本発明の目的は、絶縁素子分離型のバイポーラトランジスタの放熱性を改善することのできる技術を提供するものである。
また、本発明の他の目的は、単位バイポーラトランジスタを複数並列接続して用いた場合に、対基板容量を低減できる技術を提供するものである。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。
すなわち、本発明は、絶縁層及び該絶縁層に達するように形成され絶縁膜が埋め込まれた分離溝によって取り囲まれて支持基板上に形成された半導体層内に多数の単位バイポーラトランジスタ素子領域を行方向及び列方向に配列し、多層の配線層でコレクタ、ベース、エミッタのそれぞれを共通に接続することによってバイポーラトランジスタ素子を並列接続し全体として一つのバイポーラトランジスタを構成する高集積化半導体装置において、前記エミッタを共通接続する配線層は、前記配列の外縁に沿って配置された幅広部と前記幅広部から前記配列上に延在する複数の細長部を含み、前記複数のバイポーラトランジスタ素子は、前記複数の細長部に沿って配置され、前記エミッタのそれぞれは対応する前記細長部に接続されてなり、前記細長部のそれぞれにおける前記バイポーラトランジスタ素子数が前記幅広部が配置された前記配列の外縁に沿う方向に配列された前記バイポーラトランジスタ素子数よりも少なくなるように配置したことを特徴とする高集積化半導体装置。
上記手段による本発明の代表的な効果は、素子分離溝によって互いに分離された素子形成領域に形成されたバイポーラトランジスタの放熱性の改善ができるということである。
以下、本発明の実施例を図面を用いて詳細に説明する。また、本実施の形態では、バイポーラトランジスタをトランジスタと略す。
図1(a)は、本発明を適用した半導体装置を構成する単位トランジスタQuを示している。
図1(b)は、図1(a)の単位トランジスタを複数並列接続することでトランジスタQを形成している。
図2は、図1に示す従来技術における単位トランジスタQuのデバイス構造の一例を示している。図2(a)は単位トランジスタQuの平面図、(b)は単位トランジスタQuをnpn型とした場合の(a)のX1−X1断面図を示す。デバイス構造の例は、SOI基板を用いた絶縁素子分離型トランジスタであるが、本発明の適用範囲としては、BULK基板を用いた絶縁素子分離型トランジスタでもよい。また、トランジスタの導電形式はnpn型またはpnp型どちらでも良い。さらに、トランジスタの構造は、横型、縦型、ヘテロ構造等特に問わない。
図3は、図1に示す従来技術における単位トランジスタQuがマルチエミッタタイプのデバイス構造の一例を示している。図3(a)は単位トランジスタQuの平面図、(b)は単位トランジスタQuをnpn型とした場合の(a)のX1−X1断面図を示す。2つのエミッタEC1−EC2間、及びエミッタ−素子分離溝2b間の寸法は、素子の高性能化及び高集積化の為に当該プロセスにおける最小レイアウト寸法または最小レイアウト寸法に近い寸法で設計されている。
単位トランジスタQuは、隣接する素子と電気的に分離するために、熱抵抗の高い素子分離溝2bに囲まれている為、放熱性が悪く熱抵抗の高い構造となっている。
図4は、単位トランジスタにおける実施例を示す。単位トランジスタは、図3に示すようなマルチエミッタ構造でもよい。図4(a)及び(b)は、図2に示す単位トランジスタQuの素子分離溝2b及び埋め込みコレクタ領域3aの端をエミッタECから遠ざけ拡大して配置した場合の実施例である。単位トランジスタQuにおける発熱は、熱抵抗の高い素子分離溝2bにより遮断されているので、単位トランジスタQuの熱抵抗Rthは素子分離溝2bの内側の面積に依存する。従って、素子分離溝2bを拡大することにより単位トランジスタQuの熱抵抗を低減可能な構造とすることが可能である。
図5は、図4の実施例を適用した場合の単位トランジスタの一測定結果である。グラフ中の「素子分離溝標準」で示したものが図2の従来構造のトランジスタ特性であり、その他のデータが図4の実施例を適用した場合の単位トランジスタのデータである。
図5(a)は、単位トランジスタの熱抵抗Rthの素子分離溝面積(素子分離溝2bの内側の面積)依存性を示す。素子分離溝2bの拡大と共にRthは低下し、放熱性が改善されている。
図5(b)は、単位トランジスタの自己発熱による素子破壊パワーの素子分離溝面積依存性を示す。素子分離溝2bの拡大により単位トランジスタの熱抵抗が低下したことで素子が破壊にいたるパワーを増大することが可能である。実施例では、図2に示す従来構造の単位トランジスタの素子分離溝2bに対して行方向及び列方向にそれぞれ8um拡大すると素子破壊は見られなかった。
図5(c)は、電流利得遮断周波数fTの素子分離溝面積依存性を示す。素子分離溝2bの拡大と共に高VCEでの電流利得遮断周波数fTも改善している。
図5(d)は、最大電流利得遮断周波数(fTpeak)時のコレクタ電流(IC@fTpeak)の素子分離溝面積依存性を示す。素子分離溝2bの拡大と共にIC@fTpeakも改善されていることを確認した。
図6は、図4に示す単位トランジスタにおける他の実施例である。埋め込みコレクタ領域3aを素子分離溝2b拡大前と同じ領域のみに形成した構造である。図4(b)に比べ埋め込みコレクタ領域3aの面積が小さいので対基板容量の底面成分を小さくできる。
図7は、図6に示す単位トランジスタにおける他の実施例である。埋め込みコレクタ領域3aと素子分離溝2bとの間に低濃度層10による空乏化領域を形成した構造である。図4(b)の構造では、対基板容量の周辺成分が素子分離溝2bの容量のみで決定されるのに対して、図7の構造では、素子分離溝2bの容量と低濃度層10による空乏化領域の容量との直列容量で決定される。また、対基板容量の底面成分についても、埋め込みコレクタ領域3aの端では、低濃度層10による空乏化領域の容量とSOI基板1の絶縁層1bの容量との直列容量で決定される。従って、図6の構造よりもさらなる対基板容量の低減が可能な構造である。
図8は、従来技術における単位トランジスタQuを複数並列接続した場合のデバイス構造の一例を示す。図8(a)は単位トランジスタQuを複数並列接続した場合の平面図、図8(b)は、単位トランジスタQuをnpn型とした場合の(a)のX1−X1断面図を示す。
図9は、単位トランジスタQuを複数並列接続した場合の実施例を示す。単位トランジスタは、図3に示すようなマルチエミッタ構造でもよい。図9(a)及び(b)は、各単位トランジスタQuの素子分離溝2bを取り去り、複数並列接続された単位トランジスタQu全体を1つの素子分離溝2bで囲った場合の実施例である。
図3に示したマルチエミッタタイプの単位トランジスタQuと断面構造が酷似しているが、図3の単位トランジスタQuは、素子の高性能化及び高集積化の為に当該プロセスにおける最小レイアウト寸法または最小レイアウト寸法に近い寸法で設計されている。これに対し、図9の実施例では、放熱性改善の為に、各単位トランジスタQuのエミッタ(EC1,EC2,EC3)間、及び最外周に配置された単位トランジスタQuのエミッタと素子分離溝2b間の寸法は遥かに広い構造としている。
図3に示したマルチエミッタタイプの単位トランジスタQuと断面構造が酷似しているが、図3の単位トランジスタQuは、素子の高性能化及び高集積化の為に当該プロセスにおける最小レイアウト寸法または最小レイアウト寸法に近い寸法で設計されている。これに対し、図9の実施例では、放熱性改善の為に、各単位トランジスタQuのエミッタ(EC1,EC2,EC3)間、及び最外周に配置された単位トランジスタQuのエミッタと素子分離溝2b間の寸法は遥かに広い構造としている。
本実施例は、図8に示す従来構造に比べ、隣接する単位トランジスタQuのエミッタ距離が離れていることと、最外周に配置された単位トランジスタQuのエミッタと素子分離溝との距離が広がっていることにより、単位トランジスタQuの熱抵抗Rthを低減可能な構造である。また、複数の単位トランジスタQuが1つの素子分離溝2bで囲まれている為、各単位トランジスタQu間の熱抵抗Rthバラツキを低減可能な構造である。さらに、各単位トランジスタQuが個別に有する素子分離溝2bを取り去ったことにより、隣接する単位トランジスタQu間の素子分離溝2bで決定されていた対基板容量の周辺成分が無くなる為、図8に比べ対基板容量を低減できる。
図10は、図9に示す単位トランジスタQuを複数並列接続した場合の他の実施例である。埋め込みコレクタ領域3aが素子分離溝2b内側全体に埋め込まれた構造である。各単位トランジスタQuの埋め込みコレクタ領域3aが接していることで各単位トランジスタQuの熱抵抗Rthバラツキを低減可能な構造である。図9に示す構造と同様に対基板容量の周辺成分が低減可能であり、本実施例では、複数並列接続したトランジスタ全体の対基板容量は、図8の従来構造に比べ、およそ25%低減した。
図11は、図9に示す単位トランジスタQuを複数並列接続した場合の他の実施例である。各単位トランジスタQuの埋め込みコレクタ領域3a間及び最外周に配置された単位トランジスタQuの埋め込みコレクタ領域3aと素子分離溝2bとの間に低濃度層10による空乏化領域を形成した構造である。
各単位トランジスタQuの対基板容量の周辺成分は、低濃度層10による空乏化領域の容量とSOI基板1の絶縁層1bの容量との直列容量で決定されるため、図9、図10に比べ更に対基板容量を低減可能な構造である。
図12は、2mA/エミッタで使用する単位トランジスタQuを複数並列接続した場合のベース接地でのIC−VCB特性の一測定結果である。トランジスタは、列方向に5ヶ、行方向に8ヶ配置し、計40ヶの単位トランジスタQuを並列接続している。(a)は、図8(a)に示すような従来の単位トランジスタQuが個別に素子分離溝2bを有する場合のIC−VCB特性を示す。各単位トランジスタQuのエミッタ配線の寄生抵抗バラツキにより、エミッタ配線の寄生抵抗が小さい部分に配置された単位トランジスタQuにおいて、自己発熱効果の影響による熱暴走が原因で、目標仕様IC=40mA(@VCB=14V)を大幅に未達の特性となっている。(b)は、図8(a)に示すような従来の単位トランジスタQuが個別に素子分離溝2bを有する構造であって、各単位トランジスタQuのベース−エミッタ間電圧VBEバラツキ低減の為に、一般的に用いられる各単位トランジスタQuのエミッタ端子にバラスト抵抗を挿入した場合のIC−VCB特性を示す。(a)の特性に比べ大幅に熱暴走による素子破壊耐圧は改善されているが、各単位トランジスタQuの熱抵抗Rthバラツキによるある特定単位トランジスタQuの自己発熱効果の影響による熱暴走が原因で目標は未達である。(c)は、各単位トランジスタQuのエミッタ端子にバラスト抵抗を挿入し、さらに、図9に示す実施例を適用した場合のIC−VCB特性を示す。並列接続された各単位トランジスタ全体を1つの素子分離溝2bで囲った構造により、各単位トランジスタ間の熱抵抗Rthのバラツキを低減させたことにより、目標仕様を達成した一例である。
図13は、単位トランジスタQuにおける素子分離溝2bの拡大方法に関する別の実施例を示した平面図である。
図13(a)は、従来構造の平面図である。
図13(b)、(c)、(d)は、素子分離溝2bの拡大の実施例を示す。素子分離溝2bの拡大方法は、行方向のみでも、列方向のみでも、さらにその組み合わせでもよい。また、その大きさは、図5を参考にすれば、必要最小限に設計可能である。
図14は、単位トランジスタQuを一方向にのみ複数並列接続した場合の実施例を示した平面図である。各単位トランジスタQuは、配線により並列接続されているものとする。
図14(a)は、各単位トランジスタQuが素子分離溝2bを持った従来構造の平面図である。
図14(b)、(c)は、各単位トランジスタQuの素子分離溝2bを取り去り、複数並列接続された単位トランジスタQu全体を1つの素子分離溝2bで囲った場合の実施例である。
図15は、単位トランジスタQuを行方向及び列方向に複数並列接続した場合における実施例を示した平面図である。各単位トランジスタQuは、配線により並列接続されているものとする。
図15(a)は、各単位トランジスタQuが素子分離溝2bを持った従来構造の平面図である。
図15(b)、(c)は、各単位トランジスタQuの素子分離溝2bを取り去り、複数並列接続された単位トランジスタQu全体を1つの素子分離溝2bで囲った場合の実施例である。
図16は、単位トランジスタQuを行方向及び列方向に複数並列接続した場合における別の実施例を示した平面図である。各単位トランジスタQuは、配線により並列接続されているものとする。
熱解析の結果、周辺部に比べ中央部に位置する単位トランジスタQuの発熱量が高いことが明らかとなっている。
図16(a)、(b)は、各単位トランジスタQuの素子分離溝2bを取り去り、複数並列接続された単位トランジスタQu全体を1つの素子分離溝2bで囲い、さらに、周辺部を密に中心部を疎になるように各単位トランジスタQuを配置した実施例である。上記配置により、各単位トランジスタQuの熱抵抗のバラツキを低減可能である。
図17は、単位トランジスタQuを行方向及び列方向に複数並列接続した場合における別の実施例を示した平面図である。本実施例では、各列方向にエミッタ配線L3を延在する。各列方向にエミッタ配線L3を延在する場合は、図17(b)に示すように、各列方向の単位トランジスタ数を各行方向の単位トランジスタ数よりも少なく配置した構造が好適である。また、エミッタ電圧供給部からの各単位トランジスタのエミッタ電極までの配線長は等長配線となっている。
図17(b)に示す単位トランジスタQuの配置・配線構造により、図17(a)に比べ、エミッタ配線の寄生抵抗によるエミッタ−ベース間電圧VBEバラツキを低減可能となり、エミッタ配線の寄生抵抗が小さい部分に配置された単位トランジスタQuの自己発熱効果の影響による熱暴走起因の素子破壊を防止可能な構造である。
図18は、図9に示す単位トランジスタQuを複数並列接続した場合の別の実施例である。図9に示す単位トランジスタのエミッタとベースを配線L3で接続し、ダイオードとして使用した例である。図18(a)はエミッタとベースを配線で接続した単位トランジスタQuを複数並列接続した回路図、(b)は平面図である。図9の実施例と同様に、並列接続した単位トランジスタ間の熱抵抗バラツキが低減可能であり、対基板容量も小さくできる。
1…SOI基板、 1a…支持基板、 1b…絶縁層、 1c…半導体層、 2a…浅い分離部、 2b…深い溝型の分離部(素子分離用溝)、 3a…埋め込みコレクタ領域、 3b…コレクタ引出領域、 3c…コレクタ領域、 4…ベース領域、 5a…ベース引出電極、 6…エミッタ領域、 7…エミッタ電極、 8…絶縁膜、 9B,9B1,9B2,9B3…ベース電極、 9E,9E1,9E2,9E3…エミッタ電極、 10…低濃度層、 9C,9C1,9C2,9C3…コレクタ電極、 Q,Qu…バイポーラトランジスタ、 BC,BC1,BC2,BC3,EC,EC1,EC2,EC3,CC,CC1,CC2,CC3…コンタクトホール、 L1…第一層配線、 L2…第2層配線、 L3…第一層配線、 TH1…スルーホール。
Claims (1)
- 絶縁層及び該絶縁層に達するように形成され絶縁膜が埋め込まれた分離溝によって取り囲まれて支持基板上に形成された半導体層内に多数の単位バイポーラトランジスタ素子領域を行方向及び列方向に配列し、多層の配線層でコレクタ、ベース、エミッタのそれぞれを共通に接続することによってバイポーラトランジスタ素子を並列接続し全体として一つのバイポーラトランジスタを構成する高集積化半導体装置において、
前記エミッタを共通接続する配線層は、前記配列の外縁に沿って配置された幅広部と前記幅広部から前記配列上に延在する複数の細長部を含み、
前記複数のバイポーラトランジスタ素子は、前記複数の細長部に沿って配置され、前記エミッタのそれぞれは対応する前記細長部に接続されてなり、
前記細長部のそれぞれにおける前記バイポーラトランジスタ素子数が前記幅広部が配置された前記配列の外縁に沿う方向に配列された前記バイポーラトランジスタ素子数よりも少なくなるように配置したことを特徴とする高集積化半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014719A JP2012119710A (ja) | 2012-01-27 | 2012-01-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012014719A JP2012119710A (ja) | 2012-01-27 | 2012-01-27 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005028374A Division JP4959140B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119710A true JP2012119710A (ja) | 2012-06-21 |
Family
ID=46502138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012014719A Pending JP2012119710A (ja) | 2012-01-27 | 2012-01-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012119710A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319710B2 (en) | 2016-04-27 | 2019-06-11 | Murata Manufacturing Co., Ltd. | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315352A (ja) * | 1992-05-07 | 1993-11-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002299466A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2004281760A (ja) * | 2003-03-17 | 2004-10-07 | Hitachi Ltd | 半導体装置 |
JP2006216802A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi Ulsi Systems Co Ltd | 半導体装置 |
-
2012
- 2012-01-27 JP JP2012014719A patent/JP2012119710A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315352A (ja) * | 1992-05-07 | 1993-11-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002299466A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2004281760A (ja) * | 2003-03-17 | 2004-10-07 | Hitachi Ltd | 半導体装置 |
JP2006216802A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi Ulsi Systems Co Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319710B2 (en) | 2016-04-27 | 2019-06-11 | Murata Manufacturing Co., Ltd. | Semiconductor device |
US10840235B2 (en) | 2016-04-27 | 2020-11-17 | Murata Manufacturing Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959140B2 (ja) | 半導体装置 | |
US9997510B2 (en) | Semiconductor device layout structure | |
US8633509B2 (en) | Apparatus and method for transient electrical overstress protection | |
KR101394913B1 (ko) | 트렌치 소자분리를 사용한 래치업 없는 버티컬 tvs 다이오드 어레이 구조 | |
TW201419490A (zh) | 靜電放電防護裝置及靜電放電防護方法 | |
CN110610988B (zh) | 半导体装置 | |
US8018006B2 (en) | Semiconductor device having an enlarged space area surrounding an isolation trench for reducing thermal resistance and improving heat dissipation | |
EP3001457B1 (en) | Lil enhanced esd-pnp in a bcd | |
TWI596737B (zh) | 靜電放電保護器件 | |
JP2009188335A (ja) | 半導体装置 | |
CN107316900B (zh) | 双载流子接面晶体管布局结构 | |
US20080169513A1 (en) | Emitter Ballasting by Contact Area Segmentation in ESD Bipolar Based Semiconductor Component | |
US8669639B2 (en) | Semiconductor element, manufacturing method thereof and operating method thereof | |
JP2012119710A (ja) | 半導体装置 | |
KR20160029216A (ko) | 정전기 방전 보호 소자 | |
JP2009111044A (ja) | 半導体装置 | |
JP2011223003A (ja) | 半導体集積回路装置 | |
US8319315B2 (en) | Bipolar junction transistor devices | |
JPS58173866A (ja) | 保護回路 | |
TWI655746B (zh) | 二極體與二極體串電路 | |
TWI453887B (zh) | 半導體結構及其製造方法及靜電放電防護電路 | |
JP2010086989A (ja) | 半導体装置 | |
JP2010219454A (ja) | 半導体装置およびその製造方法 | |
KR20120067714A (ko) | 정전기 방전 회로 | |
JP2005347463A (ja) | サージ保護回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |