JP2009111044A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009111044A JP2009111044A JP2007279968A JP2007279968A JP2009111044A JP 2009111044 A JP2009111044 A JP 2009111044A JP 2007279968 A JP2007279968 A JP 2007279968A JP 2007279968 A JP2007279968 A JP 2007279968A JP 2009111044 A JP2009111044 A JP 2009111044A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- conductivity type
- semiconductor device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】耐性の低下を抑制するとともに、誤作動を抑制することができる半導体装置を提供すること。
【解決手段】本実施形態の半導体装置１は、一対のトランジスタＱ１，Ｑ２が形成された第一導電型の半導体基板１３を有する。各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。各トランジスタＱ１，Ｑ２の各コレクタ領域１０１は、離間配置されるとともに、各トランジスタＱ１，Ｑ２のコレクタ領域１０１間には、第一導電型の第一領域１１が形成されている。各トランジスタＱ１，Ｑ２のコレクタ領域１０１の下部同士は、半導体基板１３内に形成された第二導電型の埋め込み層１２により接続されている。
【選択図】図１
Description
本発明は、半導体装置に関する。
従来、端子に印加された過電圧から回路素子を保護する静電保護素子として、２つのバイポーラトランジスタを有する半導体装置が使用されている。
たとえば、特許文献１には、図８に示すような半導体装置（静電保護素子）４００が開示されている。
この半導体装置４００は、コレクタ領域となるＮ型拡散領域４０３と、このＮ型拡散領域４０３中に形成された２つのＰ型拡散領域４０４，４０５とを有する。Ｐ型拡散領域４０４，４０５はベース領域となるものである。このＰ型拡散領域４０４，４０５中には、エミッタ領域となるＮ型の層４０６，４０７が形成されている。
このような半導体装置４００においては、入力端子に電圧が印加されると、一方のトランジスタ４０２のベース領域（Ｐ型拡散領域４０５）・コレクタ領域（Ｎ型拡散領域４０３）間でダイオードが順方向となる。他方のトランジスタ４０１では、ベース領域（Ｐ型拡散領域４０４）・コレクタ領域（Ｎ型拡散領域４０３）間で逆バイアスとなる。この他方のトランジスタ４０１のベース領域・コレクタ領域間耐圧以上の電圧が他方のトランジスタ４０１にかかった場合、他方のトランジスタ４０１が動作し、電流がグランドへと流れる。
たとえば、特許文献１には、図８に示すような半導体装置（静電保護素子）４００が開示されている。
この半導体装置４００は、コレクタ領域となるＮ型拡散領域４０３と、このＮ型拡散領域４０３中に形成された２つのＰ型拡散領域４０４，４０５とを有する。Ｐ型拡散領域４０４，４０５はベース領域となるものである。このＰ型拡散領域４０４，４０５中には、エミッタ領域となるＮ型の層４０６，４０７が形成されている。
このような半導体装置４００においては、入力端子に電圧が印加されると、一方のトランジスタ４０２のベース領域（Ｐ型拡散領域４０５）・コレクタ領域（Ｎ型拡散領域４０３）間でダイオードが順方向となる。他方のトランジスタ４０１では、ベース領域（Ｐ型拡散領域４０４）・コレクタ領域（Ｎ型拡散領域４０３）間で逆バイアスとなる。この他方のトランジスタ４０１のベース領域・コレクタ領域間耐圧以上の電圧が他方のトランジスタ４０１にかかった場合、他方のトランジスタ４０１が動作し、電流がグランドへと流れる。
特許文献１に記載の半導体装置４００では、ベース領域（Ｐ型拡散領域４０５）とコレクタ領域（Ｎ型拡散領域４０３）とベース領域（Ｐ型拡散領域４０４）とで寄生のＰＮＰトランジスタＴｒが形成される。
ここで、入力端子にノイズが入り、入力端子にトランジスタ４０１のベース領域・コレクタ領域間耐圧よりも低い電圧がかかった場合、一方のトランジスタ４０２のベース領域（Ｐ型拡散領域４０５）・コレクタ領域（Ｎ型拡散領域４０３）間がＰＮの順バイアスとなる。このとき、図９に示すように、コレクタ領域（Ｎ型拡散領域４０３）と基板との間には寄生の容量Ｃが存在するため、一方のトランジスタ４０２のベース領域（Ｐ型拡散領域４０５）からコレクタ領域（Ｎ型拡散領域４０３）に容量Ｃの充電電流が流れる。この充電電流は寄生トランジスタＴｒのベース電流となる。このため、寄生トランジスタＴｒが作動し、この寄生トランジスタＴｒのコレクタ電流は、他方のトランジスタ４０１のベース領域（Ｐ型拡散領域４０４）に流れ込むこととなる。この電流とベース領域（Ｐ型拡散領域４０４）の寄生抵抗とによりベース領域（Ｐ型拡散領域４０４）・エミッタ領域（Ｎ型の層４０６）間に電位差が生じ、ベース領域（Ｐ型拡散領域４０４）からエミッタ領域（Ｎ型の層４０６）に電流が流れることで他方のトランジスタ４０１が作動する。他方のトランジスタ４０１が作動することは、一方のトランジスタ４０２のベース領域（Ｐ）−コレクタ領域（Ｎ）−他方のトランジスタ４０１のベース領域（Ｐ）−エミッタ領域（Ｎ）のサイリスタが作動することを意味し、入力端子へのノイズの入力がなくなった場合であっても、一方のトランジスタ４０２から他方のトランジスタ４０１へ大きな電流が流れ続ける可能性がある。
このように、入力端子にノイズが入ってしまった場合に、本来の耐圧よりも低い電圧で他方のトランジスタが誤作動するため、保護対象となる内部回路への影響、たとえば、内部回路の誤作動等が懸念される。
ここで、入力端子にノイズが入り、入力端子にトランジスタ４０１のベース領域・コレクタ領域間耐圧よりも低い電圧がかかった場合、一方のトランジスタ４０２のベース領域（Ｐ型拡散領域４０５）・コレクタ領域（Ｎ型拡散領域４０３）間がＰＮの順バイアスとなる。このとき、図９に示すように、コレクタ領域（Ｎ型拡散領域４０３）と基板との間には寄生の容量Ｃが存在するため、一方のトランジスタ４０２のベース領域（Ｐ型拡散領域４０５）からコレクタ領域（Ｎ型拡散領域４０３）に容量Ｃの充電電流が流れる。この充電電流は寄生トランジスタＴｒのベース電流となる。このため、寄生トランジスタＴｒが作動し、この寄生トランジスタＴｒのコレクタ電流は、他方のトランジスタ４０１のベース領域（Ｐ型拡散領域４０４）に流れ込むこととなる。この電流とベース領域（Ｐ型拡散領域４０４）の寄生抵抗とによりベース領域（Ｐ型拡散領域４０４）・エミッタ領域（Ｎ型の層４０６）間に電位差が生じ、ベース領域（Ｐ型拡散領域４０４）からエミッタ領域（Ｎ型の層４０６）に電流が流れることで他方のトランジスタ４０１が作動する。他方のトランジスタ４０１が作動することは、一方のトランジスタ４０２のベース領域（Ｐ）−コレクタ領域（Ｎ）−他方のトランジスタ４０１のベース領域（Ｐ）−エミッタ領域（Ｎ）のサイリスタが作動することを意味し、入力端子へのノイズの入力がなくなった場合であっても、一方のトランジスタ４０２から他方のトランジスタ４０１へ大きな電流が流れ続ける可能性がある。
このように、入力端子にノイズが入ってしまった場合に、本来の耐圧よりも低い電圧で他方のトランジスタが誤作動するため、保護対象となる内部回路への影響、たとえば、内部回路の誤作動等が懸念される。
ここで、図８に示した従来の半導体装置４００の問題点を解決するために、図５、６に示すような半導体装置２００を形成することも考えられる。
半導体装置２００では、不純物濃度の高いコレクタ引き出し領域２０１が設けられているため、寄生トランジスタＴｒのゲインを下げることが可能となる。そのため、図７に示すような周波数の低いノイズが信号線に入った場合には、寄生容量Ｃへの充電が緩やかに行われるため、一方のトランジスタＱ３のベース領域２０２からコレクタ領域２０３へ流れる電流も小さくなる。そして、寄生トランジスタＴｒのゲインも小さいことから、寄生Ｔｒが動作することにより流れる電流により、他方のトランジスタＱ４のベース領域２０２・エミッタ領域２０４間に生じる電位差も小さくなり、ベース領域２０２・エミッタ領域２０４間の接合を動作させるための電圧Ｖｔｈ以上とはならない。このため、寄生ＰＮＰトランジスタＴｒにより、他方のトランジスタＱ４が作動してしまうことを抑制することができる。
しかしながら、図７に示すような周波数の高いノイズが信号線に入った場合には、寄生容量Ｃへの充電が急速に行われ、一方のトランジスタＱ３のベース領域２０２からコレクタ領域２０３へ流れる電流が大きくなる。このような場合、寄生トランジスタＴｒのゲインが低くても、寄生トランジスタＴｒが動作することにより流れる電流で他方のトランジスタＱ４のベース領域２０２・エミッタ領域２０４間に生じる電位差も大きくなり、他方のトランジスタＱ４が動作してしまう。
特に埋め込み層２０５が深い場合、コレクタ引き出し領域２０１の深い場所では濃度が低下し、寄生トランジスタＴｒのゲインが高くなるためより低い入力電圧で誤作動してしまう問題がある。
半導体装置２００では、不純物濃度の高いコレクタ引き出し領域２０１が設けられているため、寄生トランジスタＴｒのゲインを下げることが可能となる。そのため、図７に示すような周波数の低いノイズが信号線に入った場合には、寄生容量Ｃへの充電が緩やかに行われるため、一方のトランジスタＱ３のベース領域２０２からコレクタ領域２０３へ流れる電流も小さくなる。そして、寄生トランジスタＴｒのゲインも小さいことから、寄生Ｔｒが動作することにより流れる電流により、他方のトランジスタＱ４のベース領域２０２・エミッタ領域２０４間に生じる電位差も小さくなり、ベース領域２０２・エミッタ領域２０４間の接合を動作させるための電圧Ｖｔｈ以上とはならない。このため、寄生ＰＮＰトランジスタＴｒにより、他方のトランジスタＱ４が作動してしまうことを抑制することができる。
しかしながら、図７に示すような周波数の高いノイズが信号線に入った場合には、寄生容量Ｃへの充電が急速に行われ、一方のトランジスタＱ３のベース領域２０２からコレクタ領域２０３へ流れる電流が大きくなる。このような場合、寄生トランジスタＴｒのゲインが低くても、寄生トランジスタＴｒが動作することにより流れる電流で他方のトランジスタＱ４のベース領域２０２・エミッタ領域２０４間に生じる電位差も大きくなり、他方のトランジスタＱ４が動作してしまう。
特に埋め込み層２０５が深い場合、コレクタ引き出し領域２０１の深い場所では濃度が低下し、寄生トランジスタＴｒのゲインが高くなるためより低い入力電圧で誤作動してしまう問題がある。
本発明によれば、第一導電型の半導体基板中に形成された一対のトランジスタを含む半導体装置において、前記各トランジスタは、前記半導体基板中に形成された、前記第一導電型とは逆の導電型である第二導電型のコレクタ領域と、このコレクタ領域内に形成された第一導電型のベース領域と、前記ベース領域内に形成された第二導電型のエミッタ領域とを有し、前記各トランジスタの前記コレクタ領域は、離間配置されるとともに、前記各トランジスタの前記コレクタ領域間には、第一導電型の第一領域が形成され、前記各トランジスタの前記コレクタ領域の下部は、前記半導体基板内に形成された第二導電型の埋め込み層に達し、前記埋め込み層を介して接続されている半導体装置が提供される。
ここで、第一導電型の第一領域は、半導体基板に接続されていても良く、またコレクタ領域に電気的に接続されていても良い。
この発明では、一対のトランジスタの第二導電型のコレクタ領域間に第一導電型の第一領域を形成している。そのため、一方のトランジスタの第一導電型のベース領域、第二導電型のコレクタ領域、第一導電型の第一領域により、寄生トランジスタが形成されることとなる。
一方のトランジスタにノイズが印加された場合、第一導電型のベース領域から第二導電型のコレクタ領域に充電電流が流れる。この充電電流は、この寄生トランジスタのベース電流となるため、寄生トランジスタが動作することとなるが、この寄生トランジスタの第一導電型の第一領域をたとえば、ＧＮＤ等に接続することで、電流を逃がすことができる。
また、寄生トランジスタの第一導電型の領域を一方のトランジスタのコレクタ領域に接続しておけば、寄生トランジスタが動作したことで流れる電流はコレクタ領域に流れ込むことになり、他方のトランジスタに対する寄生トランジスタによる影響を防止することもできる。
これにより、他方のトランジスタのベースに電流が流れ込み、他方のトランジスタが動作してしまうことを抑制することができ、本来の耐圧よりも低い電圧で他方のトランジスタが誤作動してしまうことを防止できる。
一方のトランジスタにノイズが印加された場合、第一導電型のベース領域から第二導電型のコレクタ領域に充電電流が流れる。この充電電流は、この寄生トランジスタのベース電流となるため、寄生トランジスタが動作することとなるが、この寄生トランジスタの第一導電型の第一領域をたとえば、ＧＮＤ等に接続することで、電流を逃がすことができる。
また、寄生トランジスタの第一導電型の領域を一方のトランジスタのコレクタ領域に接続しておけば、寄生トランジスタが動作したことで流れる電流はコレクタ領域に流れ込むことになり、他方のトランジスタに対する寄生トランジスタによる影響を防止することもできる。
これにより、他方のトランジスタのベースに電流が流れ込み、他方のトランジスタが動作してしまうことを抑制することができ、本来の耐圧よりも低い電圧で他方のトランジスタが誤作動してしまうことを防止できる。
また、本発明では、第二導電型のコレクタ領域の下部は、半導体基板内に形成された第二導電型の埋め込み層を介して接続されている。
一方のトランジスタに正の過電圧が印加された場合、一方のトランジスタのベース領域・コレクタ領域間が順バイアスとなり、電流が流れる。この電流は、埋め込み層を通り、他方のトランジスタのコレクタ領域に流れることとなる。従って、電流が半導体装置の半導体層表面を流れることを抑制できるので、半導体装置が破壊され難くなり、半導体装置の耐性が落ちてしまうことを抑制することができる。
なお、特許文献２には、図１０に示すような半導体装置３００が示されている。
この半導体装置３００は、一対のＮＰＮバイポーラトランジスタを有し、この一対のＮＰＮバイポーラトランジスタ間には、絶縁分離領域３０５が形成されている。特許文献２に開示された半導体装置３００は、静電保護素子ではないが、この特許文献２に記載された半導体装置３００を静電保護素子として使用した場合、一対のＮＰＮバイポーラトランジスタのコレクタ領域３０３同士を半導体装置３００表面に設けられる配線で接続する必要がある。この場合には、半導体装置３００表面近傍を電流が流れることとなるので、半導体装置３００が破壊される可能性が高くなり、半導体装置３００の耐性がおちてしまう。
なお、図１０において、符号３０１はベース領域、３０２はエミッタ領域を示している。
一方のトランジスタに正の過電圧が印加された場合、一方のトランジスタのベース領域・コレクタ領域間が順バイアスとなり、電流が流れる。この電流は、埋め込み層を通り、他方のトランジスタのコレクタ領域に流れることとなる。従って、電流が半導体装置の半導体層表面を流れることを抑制できるので、半導体装置が破壊され難くなり、半導体装置の耐性が落ちてしまうことを抑制することができる。
なお、特許文献２には、図１０に示すような半導体装置３００が示されている。
この半導体装置３００は、一対のＮＰＮバイポーラトランジスタを有し、この一対のＮＰＮバイポーラトランジスタ間には、絶縁分離領域３０５が形成されている。特許文献２に開示された半導体装置３００は、静電保護素子ではないが、この特許文献２に記載された半導体装置３００を静電保護素子として使用した場合、一対のＮＰＮバイポーラトランジスタのコレクタ領域３０３同士を半導体装置３００表面に設けられる配線で接続する必要がある。この場合には、半導体装置３００表面近傍を電流が流れることとなるので、半導体装置３００が破壊される可能性が高くなり、半導体装置３００の耐性がおちてしまう。
なお、図１０において、符号３０１はベース領域、３０２はエミッタ領域を示している。
本発明によれば、静電保護素子としての耐性の低下を抑制するとともに、誤作動を抑制することができる半導体装置が提供される。
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
図１および図２を参照して、本実施形態の半導体装置１について説明する。
はじめに、図１を参照して、半導体装置１の概要について説明する。
本実施形態の半導体装置１は、一対のトランジスタＱ１，Ｑ２が形成された第一導電型の半導体基板１３を有する。
各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された前記第一導電型とは逆の導電型である第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。
各トランジスタＱ１，Ｑ２の各コレクタ領域１０１は、離間配置されるとともに、各トランジスタＱ１，Ｑ２のコレクタ領域１０１間には、第一導電型の第一領域１１が形成されている。
各トランジスタＱ１，Ｑ２のコレクタ領域１０１の下部は、半導体基板１３内に形成された第二導電型の埋め込み層１２に達し、各コレクタ領域１０１はこの埋め込み層１２を介して接続されている。
（第一実施形態）
図１および図２を参照して、本実施形態の半導体装置１について説明する。
はじめに、図１を参照して、半導体装置１の概要について説明する。
本実施形態の半導体装置１は、一対のトランジスタＱ１，Ｑ２が形成された第一導電型の半導体基板１３を有する。
各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された前記第一導電型とは逆の導電型である第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。
各トランジスタＱ１，Ｑ２の各コレクタ領域１０１は、離間配置されるとともに、各トランジスタＱ１，Ｑ２のコレクタ領域１０１間には、第一導電型の第一領域１１が形成されている。
各トランジスタＱ１，Ｑ２のコレクタ領域１０１の下部は、半導体基板１３内に形成された第二導電型の埋め込み層１２に達し、各コレクタ領域１０１はこの埋め込み層１２を介して接続されている。
次に、本実施形態の半導体装置１の概要について詳細に説明する。
半導体装置１は、静電保護素子として機能するものであり、前述した半導体基板１３、トランジスタＱ１，Ｑ２、第一領域１１、埋め込み層１２に加え、コレクタ引き出し領域（第三領域）１４、Ｐ型の領域とＮ型の領域とを分離するための酸化膜１５を有する。
半導体装置１は、静電保護素子として機能するものであり、前述した半導体基板１３、トランジスタＱ１，Ｑ２、第一領域１１、埋め込み層１２に加え、コレクタ引き出し領域（第三領域）１４、Ｐ型の領域とＮ型の領域とを分離するための酸化膜１５を有する。
半導体基板１３はＰ型の下地基板１３１と、この下地基板１３１上に積層されたＰ型のエピタキシャル層１３２とを有する。
エピタキシャル層１３２中には、一対のトランジスタＱ１，Ｑ２が形成されている。
各トランジスタＱ１，Ｑ２は、バイポーラトランジスタであり、エピタキシャル層１３２中に形成されたＮ−型のコレクタ領域１０１と、このコレクタ領域１０１中に形成されたＰ型のベース領域１０２と、ベース領域１０２中に形成されたＮ＋型のエミッタ領域１０３とを備える。
図２の平面図に示すように、コレクタ領域１０１、ベース領域１０２、エミッタ領域１０３は平面矩形形状に形成されている。
なお、図２の平面図においては、酸化膜１５は省略されている。
各トランジスタＱ１，Ｑ２は、バイポーラトランジスタであり、エピタキシャル層１３２中に形成されたＮ−型のコレクタ領域１０１と、このコレクタ領域１０１中に形成されたＰ型のベース領域１０２と、ベース領域１０２中に形成されたＮ＋型のエミッタ領域１０３とを備える。
図２の平面図に示すように、コレクタ領域１０１、ベース領域１０２、エミッタ領域１０３は平面矩形形状に形成されている。
なお、図２の平面図においては、酸化膜１５は省略されている。
ベース領域１０２には、その表面にＰ＋型のベースコンタクト領域１０２Ａが形成されている。一方のトランジスタＱ１のベースコンタクト領域１０２Ａおよびエミッタ領域１０３には信号線が接続される。また、他方のトランジスタＱ２のベースコンタクト領域１０２Ａおよびエミッタ領域１０３には接地線が接続される。
さらに、トランジスタＱ１，Ｑ２のコレクタ領域１０１は、所定の間隔をあけて離間配置されている。この一対のコレクタ領域１０１間には、Ｐ型の第一領域１１が形成されている。
第一領域１１は、一対のコレクタ領域１０１間に形成される。図２に示すように、第一領域１１は、エピタキシャル層１３２の第一領域１１周囲のＰ型の領域に接続されている。本実施形態では、第一領域１１は、エピタキシャル層１３２の第一領域１１周囲のＰ型の領域と一体的に構成されており、エピタキシャル層１３２に一対のコレクタ領域１０１を形成した際に、コレクタ領域１０１間に位置する領域が、第一領域１１となる。
なお、本実施形態では、第一領域１１は、コレクタ領域１０１を囲むコレクタ引き出し領域１４間に配置されている。
なお、本実施形態では、第一領域１１は、コレクタ領域１０１を囲むコレクタ引き出し領域１４間に配置されている。
コレクタ引き出し領域１４は、図２に示すように、各コレクタ領域１０１を囲むようにリング状に設けられている。このコレクタ引き出し領域１４は、Ｎ＋型の領域であり、コレクタ引き出し領域１４のＮ型の不純物濃度は、各コレクタ領域１０１のＮ型の不純物濃度よりも高い。
図１に示すように、コレクタ引き出し領域１４の深さは、コレクタ領域１０１と同じである。
このコレクタ引き出し領域１４は、コレクタ領域１０１に直接接触しており、コレクタ領域１０１と、図示しないコレクタ電極とを接続するものである。
また、前述した第一領域１１は、対向するコレクタ引き出し領域１４間に配置され、これらのコレクタ引き出し領域１４に直接接触している。
図１に示すように、コレクタ引き出し領域１４の深さは、コレクタ領域１０１と同じである。
このコレクタ引き出し領域１４は、コレクタ領域１０１に直接接触しており、コレクタ領域１０１と、図示しないコレクタ電極とを接続するものである。
また、前述した第一領域１１は、対向するコレクタ引き出し領域１４間に配置され、これらのコレクタ引き出し領域１４に直接接触している。
埋め込み層１２は、下地基板１３１の表面層に形成されており、各コレクタ領域１０１の底部、コレクタ引き出し領域１４の底部、第一領域１１の底部の各底部の全面を覆う。埋め込み層１２は、各コレクタ領域１０１の底部、コレクタ引き出し領域１４の底部、第一領域１１の底部に直接接続されている。各コレクタ領域１０１は埋め込み層１２を介して接続されている。
この埋め込み層１２は、Ｎ＋型であり、コレクタ領域１０１よりもＮ型の不純物濃度が高い。
この埋め込み層１２は、Ｎ＋型であり、コレクタ領域１０１よりもＮ型の不純物濃度が高い。
次に、図１および図３を参照して、このような半導体装置１の動作について説明する。
トランジスタＱ１に接続された信号線に、たとえば、正のノイズが入力された場合について考える。ここでいう、ノイズとは、トランジスタＱ２に対し、トランジスタＱ２の設定耐圧未満の電圧がかかるものであり、印加された際にトランジスタＱ２が動作する過電圧（静電気等）よりも電圧が低いものである。
この場合、トランジスタＱ１のベース領域１０２・コレクタ領域１０１間のダイオードが順方向に印加される。ここで、コレクタ領域１０１に接する埋め込み層１２と下地基板１３１との間には寄生容量Ｃが存在する。このため、ベース領域１０２からコレクタ領域１０１へ充電電流が流れる。
一方で、半導体装置１には、ベース領域１０２、コレクタ領域１０１およびコレクタ引き出し領域１４、第一領域１１で構成される寄生ＰＮＰトランジスタＴｒが形成されている。
前述した充電電流は、この寄生ＰＮＰトランジスタＴｒのベース電流となる。これにより、寄生ＰＮＰトランジスタＴｒが作動することとなる。ここで、第一領域１１は、エピタキシャル層１３２と一体的に構成されているため、寄生ＰＮＰトランジスタＴｒが動作したことによる電流が、第一領域１１を介して第一領域１１の周囲のエピタキシャル層１３２に流れる。第一領域１１の周囲のエピタキシャル層１３２は下地基板１３１に接しているため、電流は、下地基板１３１に流れることとなる。下地基板１３１は接地されているため、下地基板１３１に流れた電流はグランドに流れ込む。すなわち、第一領域１１は、半導体基板１３に接続され、半導体基板１３と同電位とされているといえる。
したがって、他方のトランジスタＱ２のベース領域１０２に電流が流れることは無く、また、他方のトランジスタＱ２のベース領域１０２・コレクタ領域１０１間耐圧以上の電圧が他方のトランジスタＱ２にかからないので、他方のトランジスタＱ２は動作しない。
トランジスタＱ１に接続された信号線に、たとえば、正のノイズが入力された場合について考える。ここでいう、ノイズとは、トランジスタＱ２に対し、トランジスタＱ２の設定耐圧未満の電圧がかかるものであり、印加された際にトランジスタＱ２が動作する過電圧（静電気等）よりも電圧が低いものである。
この場合、トランジスタＱ１のベース領域１０２・コレクタ領域１０１間のダイオードが順方向に印加される。ここで、コレクタ領域１０１に接する埋め込み層１２と下地基板１３１との間には寄生容量Ｃが存在する。このため、ベース領域１０２からコレクタ領域１０１へ充電電流が流れる。
一方で、半導体装置１には、ベース領域１０２、コレクタ領域１０１およびコレクタ引き出し領域１４、第一領域１１で構成される寄生ＰＮＰトランジスタＴｒが形成されている。
前述した充電電流は、この寄生ＰＮＰトランジスタＴｒのベース電流となる。これにより、寄生ＰＮＰトランジスタＴｒが作動することとなる。ここで、第一領域１１は、エピタキシャル層１３２と一体的に構成されているため、寄生ＰＮＰトランジスタＴｒが動作したことによる電流が、第一領域１１を介して第一領域１１の周囲のエピタキシャル層１３２に流れる。第一領域１１の周囲のエピタキシャル層１３２は下地基板１３１に接しているため、電流は、下地基板１３１に流れることとなる。下地基板１３１は接地されているため、下地基板１３１に流れた電流はグランドに流れ込む。すなわち、第一領域１１は、半導体基板１３に接続され、半導体基板１３と同電位とされているといえる。
したがって、他方のトランジスタＱ２のベース領域１０２に電流が流れることは無く、また、他方のトランジスタＱ２のベース領域１０２・コレクタ領域１０１間耐圧以上の電圧が他方のトランジスタＱ２にかからないので、他方のトランジスタＱ２は動作しない。
一方で、トランジスタＱ１に接続された信号線に、静電気等の正の過電圧がかかった場合には、トランジスタＱ１のベース領域１０２・コレクタ領域１０１間のダイオードが順方向に印加され、埋め込み層１２を介してトランジスタＱ２のコレクタ領域１０１の電位が上昇することとなる。そして、他方のトランジスタＱ２のベース領域１０２・コレクタ領域１０１間耐圧以上の電圧が他方のトランジスタＱ２にかかり、他方のトランジスタＱ２が動作する。トランジスタＱ２には、接地線が接続されているため、トランジスタＱ２が動作したことによる電流は、グランドに放出され、内部回路を保護することとなる。
なお、トランジスタＱ１に正の過電圧がかかった際にも、寄生トランジスタＴｒは動作するが、寄生ＰＮＰトランジスタＴｒが動作したことによる電流は、第一領域１１を介してエピタキシャル層１３２、下地基板１３１、さらにはグラウンドに流れることとなるので問題ない。
なお、トランジスタＱ１に正の過電圧がかかった際にも、寄生トランジスタＴｒは動作するが、寄生ＰＮＰトランジスタＴｒが動作したことによる電流は、第一領域１１を介してエピタキシャル層１３２、下地基板１３１、さらにはグラウンドに流れることとなるので問題ない。
次に、本実施形態の作用効果について説明する。
前述したように、トランジスタＱ１に接続された信号線に正のノイズが入力された場合、ベース領域１０２からコレクタ領域１０１へ充電電流が流れるが、この充電電流は、寄生ＰＮＰトランジスタＴｒのベース電流となる。これにより、寄生ＰＮＰトランジスタＴｒが動作することとなる。ここで、第一領域１１は、エピタキシャル層１３２と一体的に構成されているため、寄生ＰＮＰトランジスタＴｒが動作したことによる電流が、第一領域１１を介してエピタキシャル層１３２、さらには、下地基板１３１に流れることとなる。下地基板１３１は接地されているため、下地基板１３１に流れた電流はグランドに流れ込む。
従って、ノイズにより、トランジスタＱ２が動作してしまうことを抑制することができる。これにより、本体の耐圧よりも低い電圧でトランジスタＱ２が誤作動し、保護対象となる内部回路への影響を及ぼすことを抑制することができる。
なお、信号線に負のノイズが印加された場合も同様の効果を奏することができる。
前述したように、トランジスタＱ１に接続された信号線に正のノイズが入力された場合、ベース領域１０２からコレクタ領域１０１へ充電電流が流れるが、この充電電流は、寄生ＰＮＰトランジスタＴｒのベース電流となる。これにより、寄生ＰＮＰトランジスタＴｒが動作することとなる。ここで、第一領域１１は、エピタキシャル層１３２と一体的に構成されているため、寄生ＰＮＰトランジスタＴｒが動作したことによる電流が、第一領域１１を介してエピタキシャル層１３２、さらには、下地基板１３１に流れることとなる。下地基板１３１は接地されているため、下地基板１３１に流れた電流はグランドに流れ込む。
従って、ノイズにより、トランジスタＱ２が動作してしまうことを抑制することができる。これにより、本体の耐圧よりも低い電圧でトランジスタＱ２が誤作動し、保護対象となる内部回路への影響を及ぼすことを抑制することができる。
なお、信号線に負のノイズが印加された場合も同様の効果を奏することができる。
また、各トランジスタＱ１，Ｑ２のコレクタ領域１０１同士は、その底部同士が埋め込み層１２により接続されている。
トランジスタＱ１にたとえば、正の過電圧が印加された場合、トランジスタＱ１のベース領域１０２・コレクタ領域１０１間が順バイアスとなり、電流が流れる。この電流は、Ｎ＋型の埋め込み層１２を通り、トランジスタＱ２のコレクタ領域１０１に流れることとなる。従って、電流が半導体装置１の半導体基板表面を流れることを抑制できるので、半導体装置１の耐性が落ちてしまうことを抑制することができる。
なお、信号線に負の過電圧が印加された場合も同様の効果を奏することができる。
トランジスタＱ１にたとえば、正の過電圧が印加された場合、トランジスタＱ１のベース領域１０２・コレクタ領域１０１間が順バイアスとなり、電流が流れる。この電流は、Ｎ＋型の埋め込み層１２を通り、トランジスタＱ２のコレクタ領域１０１に流れることとなる。従って、電流が半導体装置１の半導体基板表面を流れることを抑制できるので、半導体装置１の耐性が落ちてしまうことを抑制することができる。
なお、信号線に負の過電圧が印加された場合も同様の効果を奏することができる。
さらに、本実施形態では、コレクタ領域１０１を囲むコレクタ引き出し領域１４を設けている。このコレクタ引き出し領域１４は、コレクタ領域１０１よりもＮ型の不純物濃度が高いＮ＋領域となっている。
これにより、寄生ＰＮＰトランジスタＴｒのゲインを低下させることができる。
これにより、寄生ＰＮＰトランジスタＴｒのゲインを低下させることができる。
なお、本実施形態では、トランジスタＱ１のベース領域１０２、埋め込み層１２、トランジスタＱ２のベース領域１０２から構成される寄生ＰＮＰトランジスタも存在する。
しかしながら、埋め込み層１２はＮ型の不純物濃度が高濃度であるＮ＋層であるため、寄生トランジスタのゲインは十分に低く抑えられているため、この寄生トランジスタが作動してしまうことによる影響はほとんどないと考えられる。
しかしながら、埋め込み層１２はＮ型の不純物濃度が高濃度であるＮ＋層であるため、寄生トランジスタのゲインは十分に低く抑えられているため、この寄生トランジスタが作動してしまうことによる影響はほとんどないと考えられる。
さらに、図１に示すように、寄生ＰＮＰトランジスタＴｒに加え、ベース領域１０２、コレクタ領域１０１およびコレクタ引き出し領域１４、エピタキシャル層１３２で形成される寄生ＰＮＰトランジスタＴｒ１が発生する。この寄生ＰＮＰトランジスタＴｒ１により、ベース領域１０２からエピタキシャル層１３２さらには、下地基板１３１への電流が流れるが、本実施形態では、下地基板１３１は接地されているので問題ない。
（第二実施形態）
図４を参照して、本発明の第二実施形態について説明する。
前記実施形態では、第一領域１１は、エピタキシャル層１３２のＰ型の領域に接続され、エピタキシャル層１３２のＰ型の領域と一体的に構成されていた。
これに対し、本実施形態の半導体装置２は、図４の平面図に示すように、第一領域１１は、コレクタ引き出し領域１４および、第二領域２１により囲まれており、エピタキシャル層１３２のＰ型の領域と分離されている。
より詳細に説明すると、第二領域２１は、第一領域１１の周囲のうち、コレクタ引き出し領域１４に接していない部分に接するように設けられている。具体的には第一領域１１の対向する２辺に沿って設けられている。
この第二領域２１は、Ｎ＋層であり、その底部は、埋め込み層１２にまで達し、埋め込み層１２に接続されている。
この第二領域２１、コレクタ引き出し領域１４、埋め込み層１２により第一領域１１は、第一領域１１周囲のエピタキシャル層１３２のＰ型の領域から完全に隔離されることとなる。
図４を参照して、本発明の第二実施形態について説明する。
前記実施形態では、第一領域１１は、エピタキシャル層１３２のＰ型の領域に接続され、エピタキシャル層１３２のＰ型の領域と一体的に構成されていた。
これに対し、本実施形態の半導体装置２は、図４の平面図に示すように、第一領域１１は、コレクタ引き出し領域１４および、第二領域２１により囲まれており、エピタキシャル層１３２のＰ型の領域と分離されている。
より詳細に説明すると、第二領域２１は、第一領域１１の周囲のうち、コレクタ引き出し領域１４に接していない部分に接するように設けられている。具体的には第一領域１１の対向する２辺に沿って設けられている。
この第二領域２１は、Ｎ＋層であり、その底部は、埋め込み層１２にまで達し、埋め込み層１２に接続されている。
この第二領域２１、コレクタ引き出し領域１４、埋め込み層１２により第一領域１１は、第一領域１１周囲のエピタキシャル層１３２のＰ型の領域から完全に隔離されることとなる。
また、本実施形態では、第一領域１１は、図示しない配線を介してコレクタ領域１０１に電気的に接続されている。従って、本実施形態では第一領域１１とコレクタ領域１０１とは同電位となる。
このような本実施形態によれば、第一実施形態と同様の効果を奏することができるうえ、以下の効果を奏する。
本実施形態では、第一領域１１が、コレクタ引き出し領域１４、第二領域２１、埋め込み層１２により囲まれており、エピタキシャル層１３２の他のＰ型の領域と分離されている。そして、第一領域１１はコレクタ領域１０１と接続されている。これにより、第一領域１１はコレクタ領域１０１と同電位となるので、寄生ＰＮＰトランジスタＴｒが作動しても電流はコレクタに流れ込むことになり寄生ＰＮＰトランジスタＴｒの影響は考えなくてもよくなる。
これにより、ノイズにより、トランジスタＱ２が作動してしまうことを抑制できる。
本実施形態では、第一領域１１が、コレクタ引き出し領域１４、第二領域２１、埋め込み層１２により囲まれており、エピタキシャル層１３２の他のＰ型の領域と分離されている。そして、第一領域１１はコレクタ領域１０１と接続されている。これにより、第一領域１１はコレクタ領域１０１と同電位となるので、寄生ＰＮＰトランジスタＴｒが作動しても電流はコレクタに流れ込むことになり寄生ＰＮＰトランジスタＴｒの影響は考えなくてもよくなる。
これにより、ノイズにより、トランジスタＱ２が作動してしまうことを抑制できる。
さらに、図１に示したように、寄生トランジスタＴｒに加え、ベース領域１０２、コレクタ領域１０１およびコレクタ引き出し領域１４、エピタキシャル層１３２で形成される寄生ＰＮＰトランジスタＴｒ１が発生するが、不純物濃度が高いコレクタ引き出し領域１４を設けることで、寄生トランジスタＴｒ１のゲインを低下させることができる。これにより、ベース領域１０２からエピタキシャル層１３２さらには、下地基板１３１への電流の流れを抑制し、半導体基板１３の電位の変動を抑制することができる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記各実施形態では、コレクタ領域１０１の周囲に、コレクタ領域１０１よりも不純物濃度の高いコレクタ引き出し領域１４を形成したが、コレクタ引き出し領域１４はなくてもよい。
この場合には、コレクタ領域１０１が第一領域１１に直接接触することとなる。
たとえば、前記各実施形態では、コレクタ領域１０１の周囲に、コレクタ領域１０１よりも不純物濃度の高いコレクタ引き出し領域１４を形成したが、コレクタ引き出し領域１４はなくてもよい。
この場合には、コレクタ領域１０１が第一領域１１に直接接触することとなる。
さらには、前記各実施形態では、トランジスタＱ１，Ｑ２をＮＰＮトランジスタとしたが、これに限らず、ＰＮＰトランジスタとしてもよい。
また、前記各実施形態では、トランジスタＱ２に接地線が接続されていたが、これに限らず、トランジスタＱ２のベース領域およびエミッタ領域に電源線（Ｖｄｄ）を接続してもよい。
また、前記各実施形態では、トランジスタＱ２に接地線が接続されていたが、これに限らず、トランジスタＱ２のベース領域およびエミッタ領域に電源線（Ｖｄｄ）を接続してもよい。
１ 半導体装置
２ 半導体装置
１１ 第一領域
１２ 埋め込み層
１３ 半導体基板
１４ コレクタ引き出し領域（第三領域）
１５ 酸化膜
２１ 第二領域
１０１ コレクタ領域
１０２ ベース領域
１０２Ａ ベースコンタクト領域
１０３ エミッタ領域
１３１ 下地基板
１３２ エピタキシャル層
２００ 半導体装置
２０１ コレクタ引き出し領域
２０２ ベース領域
２０３ コレクタ領域
２０４ エミッタ領域
２０５ 埋め込み層
３００ 半導体装置
３０１ ベース領域
３０２ エミッタ領域
３０３ コレクタ領域
３０５ 絶縁分離領域
４００ 半導体装置
４０１ トランジスタ
４０２ トランジスタ
４０３ Ｎ型拡散領域
４０４ Ｐ型拡散領域
４０５ Ｐ型拡散領域
４０６ Ｎ型の層
４０７ Ｎ型の層
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｔｒ 寄生トランジスタ
Ｔｒ１ 寄生トランジスタ
２ 半導体装置
１１ 第一領域
１２ 埋め込み層
１３ 半導体基板
１４ コレクタ引き出し領域（第三領域）
１５ 酸化膜
２１ 第二領域
１０１ コレクタ領域
１０２ ベース領域
１０２Ａ ベースコンタクト領域
１０３ エミッタ領域
１３１ 下地基板
１３２ エピタキシャル層
２００ 半導体装置
２０１ コレクタ引き出し領域
２０２ ベース領域
２０３ コレクタ領域
２０４ エミッタ領域
２０５ 埋め込み層
３００ 半導体装置
３０１ ベース領域
３０２ エミッタ領域
３０３ コレクタ領域
３０５ 絶縁分離領域
４００ 半導体装置
４０１ トランジスタ
４０２ トランジスタ
４０３ Ｎ型拡散領域
４０４ Ｐ型拡散領域
４０５ Ｐ型拡散領域
４０６ Ｎ型の層
４０７ Ｎ型の層
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｔｒ 寄生トランジスタ
Ｔｒ１ 寄生トランジスタ
Claims (6)
- 第一導電型の半導体基板中に形成された一対のトランジスタを含む半導体装置において、
前記各トランジスタは、前記半導体基板中に形成された、前記第一導電型とは逆の導電型である第二導電型のコレクタ領域と、このコレクタ領域内に形成された第一導電型のベース領域と、前記ベース領域内に形成された第二導電型のエミッタ領域とを有し、
前記各トランジスタの前記コレクタ領域は、離間配置されるとともに、前記各トランジスタの前記コレクタ領域間には、第一導電型の第一領域が形成され、
前記各トランジスタの前記コレクタ領域の下部は、前記半導体基板内に形成された第二導電型の埋め込み層に達し、前記埋め込み層を介して接続されている半導体装置。 - 請求項１に記載の半導体装置において、
前記第一導電型の第一領域は、前記半導体基板に接続され、前記半導体基板と同電位とされる半導体装置。 - 請求項１に記載の半導体装置において、
前記第一導電型の第一領域は、前記コレクタ領域に接続され、前記コレクタ領域と同電位とされる半導体装置。 - 請求項３に記載の半導体装置において、
前記第二導電型の埋め込み層は、前記第一導電型の第一領域の底面全面を被覆し、
前記第一導電型の第一領域の周囲のうち、前記各コレクタ領域に挟まれていない部分に隣接して設けられ、前記各コレクタ領域とともに、前記第一導電型の第一領域の周囲を囲み、前記第二導電型の埋め込み層に達する第二導電型の第二領域が形成された半導体装置。 - 請求項１乃至４のいずれかに記載の半導体装置において、
各前記コレクタ領域を囲み、前記埋め込み層に接続される第二導電型の第三領域が形成されており、
この第三領域の第二導電型の不純物濃度は、前記各コレクタ領域の第二導電型の不純物濃度よりも高い半導体装置。 - 請求項１乃至５のいずれかに記載の半導体装置において、
前記一対のトランジスタのうち、一方のトランジスタの前記ベース領域および前記エミッタ領域には、信号線が接続され、
他方のトランジスタの前記ベース領域および前記エミッタ領域には、電源線あるいは接地線が接続される半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007279968A JP5156331B2 (ja) | 2007-10-29 | 2007-10-29 | 半導体装置 |
| US12/289,267 US7714389B2 (en) | 2007-10-29 | 2008-10-23 | Semiconductor device having two bipolar transistors constituting electrostatic protective element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007279968A JP5156331B2 (ja) | 2007-10-29 | 2007-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009111044A true JP2009111044A (ja) | 2009-05-21 |
| JP5156331B2 JP5156331B2 (ja) | 2013-03-06 |
Family
ID=40581773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007279968A Expired - Fee Related JP5156331B2 (ja) | 2007-10-29 | 2007-10-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7714389B2 (ja) |
| JP (1) | JP5156331B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430447A (zh) * | 2019-02-25 | 2020-07-17 | 合肥晶合集成电路有限公司 | 电流源及其形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240401B2 (en) | 2013-02-08 | 2016-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing a semiconductor device |
| US9343556B2 (en) * | 2013-02-08 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for ESD protection circuits |
| US10439024B2 (en) * | 2016-06-13 | 2019-10-08 | Texas Instruments Incorporated | Integrated circuit with triple guard wall pocket isolation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287954A (ja) * | 1988-05-13 | 1989-11-20 | Fujitsu Ltd | 静電保護素子及び静電保護回路 |
| JPH09293798A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 半導体集積回路装置 |
| JP2001313341A (ja) * | 1996-11-18 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006332214A (ja) * | 2005-05-25 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450297B2 (ja) * | 1997-09-30 | 2003-09-22 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 静電放電に対して保護するための保護構造体を備えた集積半導体回路 |
-
2007
- 2007-10-29 JP JP2007279968A patent/JP5156331B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-23 US US12/289,267 patent/US7714389B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287954A (ja) * | 1988-05-13 | 1989-11-20 | Fujitsu Ltd | 静電保護素子及び静電保護回路 |
| JPH09293798A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 半導体集積回路装置 |
| JP2001313341A (ja) * | 1996-11-18 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006332214A (ja) * | 2005-05-25 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430447A (zh) * | 2019-02-25 | 2020-07-17 | 合肥晶合集成电路有限公司 | 电流源及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090108406A1 (en) | 2009-04-30 |
| JP5156331B2 (ja) | 2013-03-06 |
| US7714389B2 (en) | 2010-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4209432B2 (ja) | 静電破壊保護装置 | |
| US7495265B2 (en) | ESD protection circuit with SCR structure for semiconductor device | |
| JP4209433B2 (ja) | 静電破壊保護装置 | |
| JP5041749B2 (ja) | 半導体装置 | |
| US10262987B2 (en) | Electrostatic discharge protection circuit | |
| JP2010016177A (ja) | 静電気放電保護素子 | |
| JP2008021735A (ja) | 静電破壊保護回路 | |
| JP2010182727A (ja) | 半導体装置 | |
| JP5285373B2 (ja) | 半導体装置 | |
| JP2009064974A (ja) | 半導体装置 | |
| JP2009064883A (ja) | 半導体装置 | |
| JP5156331B2 (ja) | 半導体装置 | |
| US20190035777A1 (en) | Electrostatic protection element | |
| JP2006278911A (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
| JP5359072B2 (ja) | 半導体装置 | |
| JP2008205148A (ja) | 縦型ｐｎｐバイポーラトランジスタ用静電破壊保護素子 | |
| JP5529414B2 (ja) | 静電破壊保護回路 | |
| JP5122248B2 (ja) | 半導体集積回路 | |
| JP2009038101A (ja) | 半導体装置 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| US20230290771A1 (en) | Electro-static discharge protection devices having a low trigger voltage | |
| JP5252830B2 (ja) | 半導体集積回路 | |
| JP2009141071A (ja) | 静電気保護用半導体素子 | |
| JP2009038099A (ja) | 半導体装置 | |
| JP2006005028A (ja) | 半導体保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5156331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |