JP2001313341A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 熱特性がほぼ同等でかつ互いの信号の影響を
受けない複数の半導体素子を共通の半導体基板上に設け
た半導体装置を提供する。 【解決手段】 共通の半導体基板３上に形成された２つ
のバイポーラトランジスタ１，２は、分離帯７によって
分離されている。第１縦型バイポーラトランジスタ１
は、Ｎ型の第１エミッタ領域１３と、Ｐ型の第１ベース
領域１２と、Ｎ型の第１コレクタ領域１１とにより構成
されている。第２縦型バイポーラトランジスタ２も、Ｎ
型の第２エミッタ領域２３と、Ｐ型の第２ベース領域２
２と、Ｎ型の第２コレクタ領域２１とにより構成されて
いる。両エミッタ領域１３，２３は、平面的に見て、矩
形の一部が欠けた構造をしており、エミッタ領域１３，
２３のうち発熱量の大きい本体部分はチップの対角部に
配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パワートランジス
タを含む複数のトランジスタを備えた半導体装置に係
り、特に各トランジスタ間の相互干渉に起因する特性の
劣化の防止対策に関する。

【０００２】

【従来の技術】図８は、一般的なオーディオ装置用のス
ピーカ出力回路（混成集積回路）の一例を示す回路図で
ある。同図に示すように、スピーカ出力回路は、一対の
スピーカに対して直列に接続された一対の相補型トラン
ジスタを備えている。すなわち、ＮＰＮトランジスタ３
２ＡとＰＮＰトランジスタ３３Ａを有する回路がスピー
カ３１Ａに接続され、ＮＰＮトランジスタ３２ＢとＰＮ
Ｐトランジスタ３３Ｂを有する回路がスピーカ３１Ｂに
接続されている。

【０００３】このようなスピーカ出力回路においては、
一対のスピーカの出力特性は同等であることが要求され
る。一般に、複数の回路内にそれぞれパワートランジス
タが配置されている場合には、従来より、複数のパワー
トランジスタを個々に接続して基板に実装するようにし
ている。これは、複数のパワートランジスタを共通の基
板に搭載すると、各トランジスタ間における電流リーク
や発熱の影響によって回路を構成する各トランジスタに
おける熱特性，耐圧特性の劣化が生じるおそれがあるか
らである。したがって、この例のごとく出力特性が互い
に同等である複数の回路が必要とされる場合には、互い
に同等の出力特性が要求される回路の数に対応した分の
トランジスタを、個別に生産されたトランジスタの中か
ら選択して、特性が整合されたＮＰＮトランジスタとＰ
ＮＰトランジスタとを直列に接続するようにして、互い
に同等の特性を有する複数の回路を実現していた。

【０００４】一方、特開平６−３４２８７６号公報に開
示されているように、半導体基板上に形成された出力用
トランジスタを熱破壊から保護する機能を備えた半導体
装置として、出力用トランジスタで囲まれる領域に出力
トランジスタの温度を検出するためのトランジスタを配
置した半導体装置が提案されている。この半導体装置に
おいて、出力用トランジスタと微弱な信号が流れる温度
検出用トランジスタとは、トランジスタのエミッタ領域
と同時に形成された単一の不純物拡散領域（チャネルス
トッパ）によって電気的に分離される構造となってい
る。

【０００５】

【発明が解決しようとする課題】ところで、近年、オー
ディオ出力アンプのハイパワー化や多チャンネル化が要
求されていることから、上記従来のスピーカ用回路を利
用する場合、個々の回路を構成するために個別に生産さ
れたトランジスタを使用するため、複数の回路の出力特
性をほぼ同等とするには、個々のトランジスタのそれぞ
れにおいて電気的特性あるいは熱特性等の特性を整合さ
せる必要がある。

【０００６】しかしながら、上記従来の技術のごとく、
個別に生産されたトランジスタの特性を目的に応じてそ
れぞれ合わせることは容易ではなく、製造コストの増大
を招くと共に特性上も十分に同等化された複数の回路を
得ることが困難であった。

【０００７】また、オーディオのスピーカ出力用に使用
される回路にあっては、トランジスタを個別に接続する
ため混成集積回路が大型化するという問題もあった。

【０００８】一方、上記従来の公報に開示されている熱
破壊防止機能を有する出力トランジスタを有する半導体
装置においては、このチャネルストッパで分離されてい
る出力トランジスタと温度検出用トランジスタとの電気
的な分離が不十分なために、一方のトランジスタの動作
が他のトランジスタの影響を受けやすいという問題があ
った。特に、温度検出用トランジスタの動作において、
出力用トランジスタ及び半導体装置の外部からの雑音
（ノイズ）の影響を受けやすいという問題もあった。

【０００９】本発明の目的は、複数のパワー半導体素子
を搭載した半導体装置において、各トランジスタの熱特
性を均一化することにある。

【００１０】

【課題を解決するための手段】本発明の第１の半導体装
置は、チップ形状の半導体基板と、上記半導体基板に設
けられ、互いにほぼ同じ電気的特性を有するとともに一
部が発熱部となる２つのパワー半導体素子と、上記２つ
の半導体素子を互いに電気的に分離する分離帯とを備え
ており、上記２つの半導体素子の各発熱部は、上記チッ
プ形状の対角部に配設されている。

【００１１】これにより、分離特性が向上すると共に、
両パワー半導体素子の発熱部が互いにできるだけ離れて
いる構造となるので、半導体基板の中央に熱がこもるこ
とを防ぐことができて放熱特性が良好になる。

【００１２】上記各半導体素子がパワー縦型バイポーラ
トランジスタである場合には、上記各バイポーラトラン
ジスタが共通のコレクタ領域を有し、かつ上記分離帯に
よってベース領域およびエミッタ領域が分離されている
ことが好ましい。

【００１３】これにより、共通のコレクタ領域を有する
ことで、両パワー半導体素子の熱特性を近いものとでき
る。

【００１４】本発明の第２の半導体装置は、チップ形状
の半導体基板と、上記半導体基板の少なくとも１つの角
部を含む４つの領域に設けられ、互いにほぼ同じ電気的
特性を有するとともに一部が発熱部となる４つのパワー
半導体素子と、上記４つの半導体素子を互いに電気的に
分離する分離帯とを備えており、上記各半導体素子の発
熱部はそれぞれ上記各角部にそれぞれ配設されている。

【００１５】上記各半導体素子がパワー縦型バイポーラ
トランジスタである場合には、上記各バイポーラトラン
ジスタが共通のコレクタ領域を有し、かつ上記分離帯に
よってベース領域およびエミッタ領域が分離されている
ことが好ましい。

【００１６】本発明の第３の半導体装置は、チップ形状
の半導体基板と、上記半導体基板に設けられ、互いにほ
ぼ同じ電気的特性を有するとともに一部が発熱部となる
２つのパワー半導体素子と、上記２つの半導体素子を互
いに電気的に分離する分離帯とを備えており、上記各半
導体素子の発熱部の一部が分離帯に近接し、発熱部の他
部が分離帯から離れるように配設するとともに、上記２
つの発熱部の相対的な位置は、上記分離帯のうち２つの
発熱部に共に近接する部分が少なくなるように定められ
ている。

【００１７】これにより、分離特性が向上すると共に、
両方の発熱部の影響を受ける部分が少なくなるので、各
パワー半導体素子の放熱特性が向上する。

【００１８】上記各半導体素子が、パワー縦型バイポー
ラトランジスタである場合には、上記バイポーラトラン
ジスタのベース領域を上記半導体基板が上記分離帯によ
って分割される形状に沿って形成されており、上記バイ
ポーラトランジスタのエミッタ領域は上記ベース領域の
内方に形成されており、上記発熱部が上記各バイポーラ
トランジスタのエミッタ領域の形状で決定されるように
形成することができる。

【００１９】上記各半導体素子の各ベース領域の外周部
を平面的に上記分離帯に関して線対称になるように配置
し、上記各半導体素子の各エミッタ領域を平面的に上記
分離帯の中心部に関して点対称になるように配置するこ
とが好ましい。

【００２０】これにより、各パワー半導体素子の放熱特
性が互いにほぼ等しいものとなる。

【００２１】

【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照しながら説明する。

【００２２】（第１の実施形態）図１は、本発明の第１
の実施形態に係る半導体装置の平面図、図２は図１に示
すII-II線における断面図である。ただし、図２におい
て、図１に示した半導体装置の上部における複数の電極
及び絶縁膜は省略されている。

【００２３】本実施形態では、共通の半導体基板上に、
共通のコレクタ領域を有する２個１対の縦型トランジス
タを形成した場合について説明する。

【００２４】図１に示すように、半導体装置は平面上で
以下の構造を有している。

【００２５】半導体基板３には、分離帯７によって分離
される２つのＮＰＮ縦型バイポーラトランジスタ（第１
縦型バイポーラトランジスタ１と第２縦型バイポーラト
ランジスタ２）が配置されている。半導体基板３は、例
えば、チップサイズが３．３ｍｍ×３．３ｍｍ、厚さが
２００μｍで、濃度が５×１０¹⁴／ｍｍ³ 程度のＮ型不
純物（例えばボロン）がドープされている。

【００２６】そして、第１縦型バイポーラトランジスタ
１は、Ｎ型の第１エミッタ領域１３と、この第１エミッ
タ領域１３を囲むＰ型の第１ベース領域１２と、第１ベ
ース領域１２を囲むＮ型の第１コレクタ領域１１とによ
り構成されている。第２縦型バイポーラトランジスタ２
も、同様に、Ｎ型の第２エミッタ領域２３と、この第２
エミッタ領域２３を囲むＰ型の第２ベース領域２２と、
第２ベース領域２２を囲むＮ型の第２コレクタ領域２１
とにより構成されている。そして、各縦型バイポーラト
ランジスタ１，２の第１，第２エミッタ領域１３，２３
は、分離帯７に近い部分と分離帯７から離れた部分とを
有しており、互いの分離帯７に近い部分がなるべくオー
バーラップしないように配置されている。言い換える
と、両エミッタ領域１３，２３は、平面的に見て、矩形
の一部が欠けた構造をしており、かつ互いに半導体装置
の中心点に関して点対称になるように配置されている。
一方、各縦型バイポーラトランジスタ１，２の第１，第
２ベース領域１２，２２は、平面的に見て、その外形が
矩形でかつその外周部が互いに半導体装置の中心線に関
して線対称になるように配置されている。第１，第２ベ
ース領域１２，２２の平面上における寸法は、例えば縦
が３．１ｍｍ、横が１．４５ｍｍ程度である。

【００２７】また、分離帯７は、両ベース領域１２，２
２と同じ導電型で略同等の不純物濃度と拡散深さとを有
する上面付近における幅が約３０μｍの第１分離部８
と、該第１分離部８の両側に形成され両エミッタ領域１
３，２３と同じ導電型で略同等の不純物濃度と拡散深さ
とを有する第２分離部９とにより構成されている。上記
第１分離部８は、半導体基板３の上面において、半導体
基板３を横断するように、一方の側面からこれに相対向
する他の側面まで直線状に形成されている。いわば、第
１分離部８は、半導体基板３を平面的に２つに分割する
ように形成されている。また、半導体基板３の上面にお
いて、上記各第２分離部９は、半導体基板３の中央部で
は第１分離部８を両側から挟む一方、各バイポーラトラ
ンジスタ１，２の外周部をそれぞれ囲むように形成され
ている。言い換えると、各第２分離部９は、第１，第２
コレクタ領域１１，２１の周囲を囲むように形成されて
おり、どの部分においても幅が約３０μｍである。

【００２８】また、図２に示すように、半導体装置は、
図１に示すII−II線における断面内で、以下の構造を有
している、半導体基板３の下面上にはクロム，銀等によ
り構成されるコレクタ電極６が形成されており、このコ
レクタ電極６に近接した半導体基板３の最下部はＮ+ 型
の共通コレクタコンタクト領域５となっている。また、
共通コレクタコンタクト領域５の上方には、Ｎ- 型の共
通コレクタ領域４が存在しており、この共通コレクタ領
域４の上方に、分離帯７と、各縦型バイポーラトランジ
スタ１，２の第１，第２ベース領域１２，２２と、第
１，第２エミッタ領域１３，２３とが形成されている。
上記共通コレクタ領域４は、第１ベース領域１２の近傍
では第１コレクタ領域１１となり、第２ベース領域２２
の近傍では第２コレクタ領域２１となるものであって、
第１コレクタ領域１１と第２コレクタ領域２１との間に
境界があるわけではない。そして、上記第１，第２ベー
ス領域１２，２２は、基板内で第１，第２コレクタ領域
１１，２１によって囲まれており、第１，第２エミッタ
領域１３，２３は第１，第２ベース領域１２，２２によ
って囲まれている。つまり、各エミッタ領域１３，２３
は、各ベース領域１２，２２よりも浅い。そして、第
１，第２ベース領域１２，２２は互いに同等の深さを有
し、第１，第２エミッタ領域１３，２３も互いに同等の
深さを有している。

【００２９】一方、半導体基板３の上面上には、第１，
第２ベース領域１１，１２にコンタクトする第１，第２
ベース電極１４，２４と、第１，第２エミッタ領域１
３，２３にコンタクトする第１，第２エミッタ電極１
５，２５とが形成されている。ただし、各電極と各領域
とのコンタクト部以外の基板−各電極間には、絶縁膜が
介在している。

【００３０】また、半導体基板３内において、上記分離
帯７の第１分離部８は、第１，第２ベース領域１２，２
２と同じ深さまで形成され、第２分離部９は第１，第２
エミッタ領域１３，２３と同じ深さまで、つまり、第１
分離部８は、各第２分離部９よりも深く形成されてい
る。そして、半導体基板３の奥方における第１分離部８
の幅は約６０μｍである（上述のように上面付近におけ
る幅は３０μｍ）。つまり、半導体基板３の奥方部では
第１分離部８のみが存在するが、半導体基板３の上面付
近では、第２分離部９が第１分離部８と第１，第２コレ
クタ領域１１，２１との境界部に形成され、２つの第２
分離部９によって第１分離部８を挟む構造となってい
る。

【００３１】次に、本実施形態に係る半導体装置の製造
方法について説明する。

【００３２】まず、リンを添加した１０ｃｍ（４イン
チ）径の円形のＮ型シリコン基板３上に選択的にボロン
を同時拡散させることにより、互いに独立した第１ベー
ス領域１２と第２ベース領域２２と第１分離部８とを同
時に同等の拡散深さに形成する。なお、共通コレクタ領
域４は、リンを添加したＮ型シリコン基板３と同じ不純
物濃度を有している。また、共通コレクタコンタクト領
域５には、ウエハの状態で、共通コレクト領域４よりも
高濃度のリンが拡散されているのが一般的である。

【００３３】次に、前の工程で形成された第１ベース領
域１２と第２ベース領域２２の一部にリンを導入して、
第１エミッタ領域１３と第２エミッタ領域２３とを形成
するが、このとき同時に、第１ベース領域１２及び第１
分離部８に跨る領域と、第２ベース領域２２及び第１分
離部８に跨る領域とにそれぞれリンを導入して、第２分
離部９を形成する。この工程により、各ベース領域１
２，２２よりも浅い各エミッタ領域１３，２３及び第２
分離部９が形成される。

【００３４】その後、基板上に絶縁膜を堆積した後、絶
縁膜に接続孔を形成し、さらに基板上にアルミニウム合
金膜等の金属膜を堆積した後これをパターニングして、
第１，第２ベース領域１２，２２にそれぞれコンタクト
する第１，第２ベース電極１４，２４と、第１，第２エ
ミッタ領域１３，２３にそれぞれコンタクトする第１，
第２エミッタ電極１５，２５とを形成する。

【００３５】そして、最後に円形のシリコン基板３を、
２個１対の第１縦型バイポーラトランジスタ１と、第２
縦型バイポーラトランジスタ２と、各トランジスタ間を
電気的に分離する分離帯７とからなる半導体装置ごとに
適当なチップサイズで切り出す。

【００３６】本実施形態に係る半導体装置は、以上の構
造によって、以下のような作用効果を発揮することがで
きる。

【００３７】第１に、同等の特性を要求される２個の縦
型バイポーラトランジスタ１，２が、同時に同一の製造
プロセスにより共通の半導体基板上の近接する位置に対
となって形成されることによって、従来のような個別に
形成した２つの縦型バイポーラトランジスタ同士に比
べ、各縦型バイポーラトランジスタ１，２の電気特性あ
るいは熱特性が互いに非常に近いものとなる。したがっ
て、図８に示す回路内におけるＮＰＮバイポーラトラン
ジスタ３２Ａ，３２Ｂとして、この縦型バイポーラトラ
ンジスタ１，２を使用し、ＰＮＰバイポーラトランジス
タ３３Ａ，３３Ｂとして、本実施形態と同様の構成を有
する共通の半導体基板上に形成された２個１対のＰＮＰ
縦型バイポーラトランジスタを用いることにより、各ス
ピーカ３１Ａ，３１Ｂの特性をほぼ同等にまで揃えるこ
とができるのである。

【００３８】特に、分離帯７を異なる導電型からなる２
層により構成し、いわば二重導電型構造とすることによ
って、対となる縦型トランジスタ間の分離，耐圧を確保
することができる。

【００３９】第２に、分離帯７の第１分離部８が両ベー
ス領域１２，２２とほぼ同じ深さと同じ導電型で同じ濃
度の不純物とを有し、第２分離部９が両エミッタ領域１
３，２３とほぼ同じ深さと同じ導電型で同じ濃度の不純
物とを有しているので、各縦型バイポーラトランジスタ
１，２を形成するためのプロセスを利用して分離帯７を
形成することができる。

【００４０】第３に、分離帯７の構造により、それぞれ
の各縦型バイポーラトランジスタ１，２自体の耐圧値と
同程度の電圧でブレークダウンが生じるので、各縦型バ
イポーラトランジスタ１，２間の分離耐圧値をできるだ
け高く維持することができる。すなわち、それぞれの縦
型バイポーラトランジスタ１，２の各々のエミッタ電極
１５，２５間にバイアスを印加したときに、ベース領域
−コレクタ領域間に逆バイアスが印加されたときと同様
に、ベース領域の周囲に空乏層が広がる。そのとき、ベ
ース領域から周囲の分離帯（第２分離部を含む）間での
距離をほぼ一定としておくことで、空乏層の広がりをベ
ース領域の周囲でほぼ一定とできる。その結果、それぞ
れの縦型バイポーラトランジスタ１，２がベース領域−
コレクタ領域間の逆バイアスに対してブレークダウンす
る電圧と同程度の電圧でブレークダウンが生じる。つま
り、各縦型バイポーラトランジスタ１，２間の分離耐圧
値がトランジスタ自身の耐圧値にほぼ等しい程度まで確
保される。例えば、分離帯７の両端から第１ベース領域
１２と第２ベース領域２２までの距離はいずれも６０μ
ｍであり、ベース深さ(拡散深さ)とエミッタ深さ(拡散
深さ)は、それぞれ１５μｍと１２μｍである。そし
て、Ｎ型シリコン基板である共通コレクタ領域４の比抵
抗が１０オームである場合には、各縦型バイポーラトラ
ンジスタ１，２の分離耐圧は１００ボルトである。

【００４１】第４に、各縦型バイポーラトランジスタ
１，２の各コレクタ領域１１，２１が基板奥方で共通コ
レクタ領域４につながっているので、言い換えると各ト
ランジスタのコレクタ領域が共有されているので、各縦
型バイポーラトランジスタ１，２で発生する熱の共有化
を図ることができ、各々の熱特性を合わせやすい。

【００４２】第５に、分離帯７において、第１分離部８
と第２分離部９とが重ねられた構造となっているので、
分離帯７全体の幅を狭くすることができる。つまり、チ
ップサイズを可及的に小さくできるので、半導体装置の
コストアップを防止することができる。

【００４３】第６に、図２に示すように、分離帯７にお
いて、各ベース領域１２，２２と同じ導電型で同じ不純
物濃度を有する第１分離部８が半導体基板３の上面に達
し、かつ第１分離部８が第２分離部９よりも下へ突出す
る(半導体基板３内に向けて深くなる)ように構成されて
いるので、上記のように両トランジスタ１，２間の分離
特性を良好にすることができる。

【００４４】また、半導体装置の平面形状が図１に示さ
れる形状となっていることから、以下の作用効果が得ら
れる。

【００４５】第１に、チップ形状の半導体基板３の中央
部に形成された分離帯７によって、各縦型バイポーラト
ランジスタ１，２が形成される基板領域を２つの互いに
線対称の領域に分け、第１，第２ベース領域１２，２２
の外周部が互いに線対称になるようにすることによっ
て、各縦型バイポーラトランジスタの電気特性あるいは
熱特性をより近いものにすることができる。

【００４６】第２に、主要発熱部に関与するエミッタ領
域である第１エミッタ領域１３と第２エミッタ領域２３
とを分離帯７に近い部分をできるだけ少なくし、各エミ
ッタ領域１３，２３が点対称に配置されているので、各
エミッタ領域１３，２３の広い領域（主要発熱部）が互
いに食い違っている状態となり、分離帯７で分離された
２個の縦型バイポーラトランジスタ１，２の特性を同等
として、熱耐量特性をさらによくすることができる。

【００４７】第３に、各エミッタ領域１３，２３の外形
が各ベース領域１２，２２の外形とは異なっているの
で、２個の縦型バイポーラトランジスタ１，２の発熱が
半導体基板３の中央部分にこもって、熱特性を低下させ
ることがない。特に、本実施形態では、エミッタ領域１
３，２３において半導体基板３における対向する一対の
対角部で広くなっており、かつ、分離帯７において第１
エミッタ領域１３と第２エミッタ領域２３とに共に接近
する箇所がないので、この効果を顕著に発揮することが
できる。実際、このような構成を採用した本実施形態に
係る半導体装置では、単に対の縦型バイポーラトランジ
スタを形成した従来の構成の半導体装置と比べて、熱耐
量特性が２０％程度向上した。

【００４８】なお、本実施形態では、各エミッタ領域１
３，２３のうち分離帯７に近接する部分よりも分離帯７
から離れている部分の方が長いので、分離帯７において
両側のエミッタ領域１３，２３に共に近接する部分はな
い。言い換えると、各エミッタ領域１３，２３が互いに
近接することがないような平面形状を有している。しか
し、本発明は、かかる実施形態の平面形状に限定される
ものではなく、各エミッタ領域のうち分離帯に近接する
部分の方が分離帯から離れている部分よりも長くてもよ
い。その場合にも、分離帯において両側のエミッタ領域
に共に近接する部分が少なくなるように形成されていれ
ばよい。

【００４９】第４に、本実施形態では、各エミッタ領域
１３，２３の広い領域を各エミッタ電極１５，２５への
ワイヤボンデング等を行うためにも用いることが可能で
あるので、パターン形状が明確となって、しかも各エミ
ッタ電極１５，２５が互いに離れている構成となるの
で、ワイヤボンディング接続が容易になる。特に、本実
施形態では、各エミッタ領域１３，２３と各ベース領域
１２，２２とを併せたワイヤボンディング接続される領
域を半導体基板３の四方に設ける構成にできるので、実
装がさらに容易になる。

【００５０】ただし、ベース領域の形状が本実施形態と
は異なっているなどの場合には、エミッタ領域のパター
ン形状は、ベース領域のパターン形状に対応してエミッ
タ領域の主要発熱部である広い領域をベース領域の一方
側に形成し、さらにベース領域の他方側にもベース領域
へのワイヤボンド接続を行う領域を確保するように構成
してもよい。

【００５１】第５に、各エミッタ領域１３，２３の形状
を、広い領域と各ベース領域１２，２２の一端の近くま
で延びる狭い領域とからなるように形成しているので、
能動領域の活用化が図れることになる。

【００５２】第６に、本実施形態では、分離帯７で２個
の縦型バイポーラトランジスタ１，２を同等に分割配置
することが可能な必要最低のサイズにする構成にしてあ
るので、半導体装置のチップサイズを小さくして、縦型
バイポーラトランジスタとして機能する活性領域を極力
確保することができる。ただし、分離帯７は、半導体基
板３を２分してその一方側から他方側に達する半導体基
板３の中央部のみでなく、縦型バイポーラトランジスタ
１，２の周囲に設けてもよい。

【００５３】なお、本実施形態では、活性領域を広く活
用するために、ベース領域１２，２２が半導体基板３に
対して極力広い方がよいので、分離帯７により分離され
た半導体基板の平面形状に応じ、周囲に半導体基板３と
同一の導電型領域であるコレクタ領域１１，２１を残し
てベース領域１２，２２が配置されるようにしている。

【００５４】また、本実施形態の製造方法によると、分
離帯７の第１分離部８と第２分離部９とを、各ベース領
域１２，２２および各エミッタ領域１３，２３への不純
物導入と同時に形成しているため、従来の個別の縦型バ
イポーラトランジスタを製造するためのプロセスに付加
する工程も必要なく、容易かつ低コストで２個１対の縦
型バイポーラトランジスタ１，２を形成することができ
る。

【００５５】よって、本実施形態の半導体装置を使用し
た混成集積回路の小型化を図ることができ、しかも、当
該混成集積回路の組立工数を削減することも可能にな
る。

【００５６】次に、分離帯７における第１分離部８と第
２分離部９の平面構造の変形例について説明する。図３
(ａ)〜(ｃ)は、上記分離帯７における第１分離部８と第
２分離部９との配置関係の変形例を説明するための平面
図である。

【００５７】本実施形態における分離帯７の形状以外の
形状としては、図３（ａ）〜（ｃ）に示す形状が考えら
れる。ここで、各縦型バイポーラトランジスタ１，２間
の分離特性を良好にするためには、図３（ａ），（ｂ）
に示すように、半導体基板３における第１分離部８が第
２分離部９を囲むような構成にすることが好ましい。一
方、図３(ｃ)に示すように、逆に第１分離部８を第２分
離部９が囲むような構成にすると、範囲Ａの間でリーク
が発生するおそれがある。

【００５８】なお、本実施形態では、パワートランジス
タとして、単純な縦型バイポーラトランジスタを用いた
が、後述の縦型ＭＯＳトランジスタやダーリントン接続
パワートランジスタを用いても、上述の効果と実質的に
同等の効果が得られる。

【００５９】（第２の実施形態）次に、熱破壊を防止す
るために出力トランジスタとこの出力トランジスタの温
度を検出するための温度検出用トランジスタとを備えた
半導体装置に関する第２の実施形態について説明する。

【００６０】図４は第２の実施形態に係る半導体装置の
平面図であり、図５は図４に示すＶ−Ｖ線における断面
図である。

【００６１】図４に示すように、半導体装置は、Ｎ型シ
リコン基板であるコレクタ領域５１と、該コレクタ領域
５１上に形成されたリング状の第１ベース領域５２と、
該第１ベース領域５２上に形成されたＣ字状の第１エミ
ッタ領域５３と、コレクタ領域５１上における第１ベー
ス領域５２及び第１エミッタ領域５３の内側に形成され
た分離帯６１と、該分離帯６１の内側に形成された立方
体の第２ベース領域６２と、該第２ベース領域６２上に
形成された直方体の第２エミッタ領域６３とを備えてい
る。さらに、半導体装置は、コレクタ領域５１の下面に
設けられたコレクタ電極５４と、第１ベース領域５２の
上面に設けられた第１ベース電極５５と、第２ベース領
域６２の上に設けられた第２ベース電極６５と、第１エ
ミッタ領域５３の上面に設けられた第１エミッタ電極５
６と、第２エミッタ領域６３の上面に設けられた第２エ
ミッタ電極６６とを備えている。コレクタ領域５１と第
１ベース領域５２と第１エミッタ領域５３とにより出力
用トランジスタ５０が構成されており、コレクタ領域５
１と第２ベース領域６２と第２エミッタ領域６３とによ
り温度検出用トランジスタ６０が構成されている。

【００６２】上記分離帯６１は、上記両ベース領域５
２，６２と同じ導電型でほぼ同じ濃度の不純物がほぼ同
じ深さまでドープされてなる第１分離部５８と、上記両
エミッタ領域５３，６３と同じ導電型でほぼ同じ濃度の
不純物がほぼ同じ深さまでドープされてなる第２分離部
５９とによって構成されている。そして、半導体基板の
奥方部では第１分離部５８のみが存在するが、半導体基
板の上面付近では、第２分離部５９が第１分離部５８と
コレクタ領域５１との境界部に形成され、２つの第２分
離部５９によって第１分離部５８を挟む構造となってい
る。

【００６３】次に、本実施形態に係る半導体装置の製造
方法について説明する。

【００６４】まず、リンを添加した円形のＮ型シリコン
基板（コレクタ領域５１）上に選択的にボロンを同時拡
散させることにより、互いに独立した第１ベース領域５
２と第２ベース領域６２と第１分離部５８とを同時に同
等の拡散深さに形成する。次に、前の工程で形成された
第１ベース領域５２と第２ベース領域６２の一部にリン
を導入して、第１エミッタ領域５３と第２エミッタ領域
６３とを形成するが、このとき同時に、第１ベース領域
５２及び第１分離部５８に跨る領域と、第２ベース領域
６２及び第１分離部５８に跨る領域とにそれぞれリンを
導入して、第２分離部５９を形成する。この工程によ
り、各ベース領域５２，６２よりも浅い各エミッタ領域
５３，６３及び第２分離部５９が形成される。

【００６５】その後、基板上に絶縁膜を堆積した後、絶
縁膜に接続孔を形成し、さらに基板上にアルミニウム合
金膜等の金属膜を堆積した後これをパターニングして、
第１，第２ベース領域５２，６２にそれぞれコンタクト
する第１，第２ベース電極５６，６５と、第１，第２エ
ミッタ領域５３，６３にそれぞれコンタクトする第１，
第２エミッタ電極５６，６６とを形成する。

【００６６】そして、最後に円形のシリコン基板を、出
力用トランジスタ５０と、温度検出用トランジスタ６０
と、各トランジスタ間を電気的に分離する分離帯６１と
からなる半導体装置ごとに適当なチップサイズで切り出
す。

【００６７】本実施形態に係る半導体装置によると、以
上の構造を有することによって以下の作用効果を発揮す
ることができる。

【００６８】第１に、出力用トランジスタ５０と温度検
出用トランジスタ６０とが異なる導電型の２層により構
成される分離帯６２によって分離される構造としたの
で、雑音信号（ノイズ）などから影響を受けないような
構造となり、温度検出用トランジスタ６０によって出力
用トランジスタ５０の温度を検出する際に、より精度の
高い温度検出を行うことができる。

【００６９】第２に、分離帯６１の第１分離部５８が両
ベース領域５２，６２と同じ深さと同じ導電型で同じ濃
度の不純物を有し、第２分離部５９が両エミッタ領域５
３，６３と同じ深さと同じ導電型で同じ濃度の不純物を
有しているので、各トランジスタ５０，６０を形成する
ためのプロセスを利用して分離帯６１を形成することが
できる。

【００７０】第３に、上記第１の実施形態で説明したよ
うに、出力用トランジスタ５０及び温度検出用トランジ
スタ６０は、それぞれのトランジスタ５０，６０自体の
耐圧値と同程度の逆電圧が印加されたときにブレークダ
ウンが生じるので、出力用トランジスタ５０と温度検出
用トランジスタ６０との間の分離，耐圧をできるだけ高
く維持することができる。

【００７１】特に、温度検出用トランジスタ６０の周囲
が出力用トランジスタ５０の発熱する部分である第１エ
ミッタ領域５３により囲まれているので、温度検出用ト
ランジスタ６０の検出温度が出力用トランジスタ５０温
度とよく一致し、温度検出精度が向上する。

【００７２】次に、本実施形態の半導体装置の効果に関
するデータについて説明する。図６は、各トランジスタ
の周囲を囲む単一導電型構造のチャネルストッパ領域を
有する従来の半導体装置と、トランジスタ間を分離する
異なる導電型の２層により構成される分離帯を設けた本
実施形態の半導体装置による検出温度のばらつきを比較
するために行った実験のデータを示す図である。ただ
し、従来の半導体装置及び本実施形態の半導体装置は、
いずれもオーディオ装置に配設されるものであり、出力
用トランジスタの温度の設定は２２０℃としている。

【００７３】同図において、Ｐは本実施形態に係る半導
体装置の検出温度の分布状態を示し、Ｑは従来の半導体
装置による検出温度の分布状態を示している。同図に示
すように、本実施形態に係る半導体装置による検出温度
のばらつきは、従来の半導体装置による検出温度のばら
つきに比べて大幅に小さくなっている。

【００７４】このため、本実施形態に係る半導体装置を
オーディオ装置に適用することにより、オーディオ装置
の故障率を大幅に低減することができる。

【００７５】なお、本実施形態においては、出力用トラ
ンジスタとしてシングルトランジスタ構造を採用した
が、シングルトランジスタの代わりにダーリントン接続
トランジスタ構造を採用しても、上述の効果と同様の効
果が得られる。

【００７６】（第３の実施形態）次に、第３の実施形態
について説明する。

【００７７】図７は、本発明をパワーＭＯＳＦＥＴに適
用した例を示す断面図である。ただし、同図の左方は図
示を省略されており、この部分には任意の半導体素子を
配置することができる。同図に示すように、半導体基板
８３には、分離帯８７によって他の領域から分離される
パワー縦型ＭＯＳＦＥＴ１が配設されている。このパワ
ー縦型ＭＯＳＦＥＴ１は、本例では２つの縦型ＭＯＳＦ
ＥＴにより構成されているが、一般的には、電力に応じ
た数の縦型ＭＯＳＦＥＴにより１つのパワー縦型ＭＯＳ
ＦＥＴが構成されている。半導体基板８３には、Ｎ型不
純物（例えばボロン）がドープされている。

【００７８】そして、各ＭＯＳＦＥＴは、互いに離間し
て形成された２つのソース領域９３と、基板内でこの２
つのソース領域９３を囲むＰ型ウエル領域９２と、基板
内でＰ型ウエル領域９２を囲むＮ型基板領域８４（半導
体基板８３にドープされた不純物を含む）とにより構成
されている。さらに、Ｎ型基板領域８４の下方は高濃度
のＮ型不純物を含むドレインコンタクト領域８５となっ
ていて、ドレインコンタクト領域８５上にはドレイン電
極８６が設けられている。一方、半導体基板８３の上面
上には、Ｐ型ウエル領域９２と２つのソース領域９３と
にコンタクトするソース電極９５が形成されている。ま
た、２つのＭＯＳＦＥＴのＰウエル領域９２と一方のソ
ース領域９３とに絶縁膜を介して跨るポリシリコンゲー
ト９６と、該ポリシリコンゲート９６にコンタクトする
ゲート電極９７とが設けられている。

【００７９】また、分離帯８７は、Ｐ型ウエル領域９２
と同じ導電型で略同等の濃度の不純物がドープされた上
面付近における第１分離部８８と、該第１分離部８８の
両側に形成されソース領域９３と同じ導電型で略同等の
濃度の不純物が導入された第２分離部８９とにより構成
されている。なお、図示しないが、上記第１分離部８８
は、チップの一側面（例えば図７を示す紙面の上方）か
ら相対向する他側面（例えば同紙面の下方）までに亘っ
ており、第２分離部８９はパワー縦型ＭＯＳＦＥＴ８１
の周囲を取り囲んでいる。なお、第１分離部８８と第２
分離部８９の幅寸法は、上記第１の実施形態と同程度で
よい。

【００８０】本実施形態においても、図７の左方の領域
にこのパワー縦型ＭＯＳＦＥＴ８１と同じ構造を有する
パワー縦型ＭＯＳＦＥＴを配置して、同じ特性を有する
１対のパワートランジスタが要求される回路に配設する
ことができる。また、図７の左方の領域にこのパワー縦
型ＭＯＳＦＥＴの温度を制御するために使用されるセン
サ素子や制御素子を配置することもできる。さらに、図
４に示すように、温度検出素子の周囲に多数の縦型ＭＯ
ＳＦＥＴからなるパワー縦型ＭＯＳＦＥＴを設けてもよ
い。

【００８１】本実施形態においても、断面構造や、平面
的な形状を上記第１の実施形態または第２の実施形態と
同様に設けることにより、第１の実施形態や第２の実施
形態と同様の効果を発揮することができる。なお、本実
施形態に係るパワー縦型ＭＯＳＦＥＴの発熱部は、電流
が集中するソース領域９３である。

【００８２】（その他の実施形態）次に、本発明に係る
分離帯構造を３個以上のトランジスタを備えた半導体装
置に設ける場合の平面構造について説明する。

【００８３】図９は、上記第１の実施形態に係る縦型バ
イポーラトランジスタと基本的に同じ構造を有する４つ
のトランジスタ１Ａ，２Ａ，１Ｂ，２Ｂを備えた半導体
装置における各領域の配置状態を示す平面図である。同
図に示すように、分離帯７の第１分離部８がチップを４
分割するように十字状に形成されており、第１分離部８
の両側に第２分離部９が設けられている。そして、各第
２分離部９は、各トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂ
の周囲を取り囲んでいる。また、各トランジスタ１Ａ，
２Ａ，１Ｂ，２Ｂのコレクタ領域１１Ａ，２１Ａ，１１
Ｂ，２１Ｂの内側にベース領域１２Ａ，２２Ａ，１２
Ｂ，２２Ｂが形成されており、各ベース領域１２Ａ，２
２Ａ，１２Ｂ，２２Ｂの外周部はいずれも同じ大きさの
矩形状に形成されている。そして、各ベース領域１２
Ａ，２２Ａ，１２Ｂ，２２Ｂの内方にはそれぞれエミッ
タ領域１３Ａ，２３Ａ，１３Ｂ，２３Ｂが形成されてい
る。各エミッタ領域１３Ａ，２３Ａ，１３Ｂ，２３Ｂの
発熱部はいずれも４つの角部に配置されていて、熱の集
中を回避できる構成となっている。

【００８４】図１０は、３つのパワートランジスタであ
る第１〜第３トランジスタを配置した場合の分離帯７の
第１分離部８と第２分離部９の構造例を示す平面図であ
る。また、図１１は、６つのパワートランジスタである
第１〜第６トランジスタを配置した場合の分離帯７の第
１分離部８と第２分離部９の構造例を示す平面図であ
る。かかる場合にも、同等の電気特性を有する３つまた
は６つのパワートランジスタを共通の半導体基板に設け
ながら、各トランジスタ間の電気的な分離を確保するこ
とができる。

【００８５】

【発明の効果】本発明の半導体装置によれば、分離帯に
て分離される複数の半導体素子の発熱部の配置を角部に
設けて中央に熱がこもらないようにするなどの手段を講
じたので、それぞれの半導体素子が独立して動作できる
ような素子分離が可能になると共に、半導体装置全体の
放熱特性が良好になる。

【図面の簡単な説明】

【図１】第１の実施形態に係る２つの縦型バイポーラト
ランジスタを配設した半導体装置の平面図である。

【図２】図１に示すII−II線における断面図である。

【図３】半導体装置の分離帯における第１分離部と第２
分離部との設置状態の変形例を説明するための平面図で
ある。

【図４】第２の実施形態に係る出力用トランジスタと温
度検出用トランジスタとを配設した半導体装置の平面図
である。

【図５】図４に示すＶ−Ｖ線における断面図である。

【図６】第２の実施形態に係る半導体装置と従来の半導
体装置との検出温度のばらつきのデータを示す図であ
る。

【図７】第３の実施形態に係るパワー縦型ＭＯＳＦＥＴ
の構造を示す断面図である。

【図８】従来の半導体素子及び第１の実施形態の半導体
素子が配置されるオーディオ用のスピーカ出力回路の一
例を示す回路図である。

【図９】他の実施形態に係る４つのパワー縦型バイポー
ラトランジスタを設けた半導体装置のエミッタ領域の配
置状態を示す平面図である。

【図１０】その他の実施形態に係る３つのトランジスタ
の間を分離するための分離帯の構造を示す平面図であ
る。

【図１１】その他の実施形態に係る６つのトランジスタ
の間を分離するための分離帯の構造を示す平面図であ
る。

【符号の説明】

１ 第１縦型バイポーラトランジスタ ２ 第２縦型バイポーラトランジスタ ３ 半導体基板 ４ 共通コレクタ領域 ５ 共通コレクタコンタクト領域 ６ コレクタ電極 ７ 分離帯 ８ 第１分離部 ９ 第２分離部 １１ 第１コレクタ領域 ２１ 第２コレクタ領域 １２ 第１ベース領域 ２２ 第２ベース領域 １３ 第１エミッタ領域 ２３ 第２エミッタ領域 ５０ 出力用トランジスタ ５１ コレクタ領域 ５２ 第１ベース領域 ５３ 第１エミッタ領域 ５４ コレクタ電極 ５５ 第１ベース電極 ５６ 第１エミッタ電極 ５８ 第１分離部 ５９ 第２分離部 ６０ 温度検出用トランジスタ ６１ 分離帯 ６２ 第２ベース領域 ６３ 第２エミッタ領域 ６５ 第２ベース電極 ６６ 第２エミッタ電極 ８１ パワー縦型ＭＯＳＦＥＴ ８３ 半導体基板 ８４ 基板領域 ８５ ドレインコンタクト領域 ８６ ドレイン電極 ８７ 分離帯 ８８ 第１分離部 ８９ 第２分離部 ９２ Ｐ型ウエル領域 ９３ ソース領域 ９５ ソース電極 ９６ ポリシリコンゲート ９７ ゲート電極

Claims (7)

【特許請求の範囲】
1. 【請求項１】 チップ形状の半導体基板と、 上記半導体基板に設けられ、互いにほぼ同じ電気的特性
   を有するとともに一部が発熱部となる２つのパワー半導
   体素子と、 上記２つの半導体素子を互いに電気的に分離する分離帯
   とを備え、 上記２つの半導体素子の各発熱部は、上記チップ形状の
   対角部に配設されていることを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 上記各半導体素子がパワー縦型バイポーラトランジスタ
   であって、 上記各バイポーラトランジスタが共通のコレクタ領域を
   有し、かつ上記分離帯によってベース領域およびエミッ
   タ領域が分離されていることを特徴とする半導体装置。
3. 【請求項３】 チップ形状の半導体基板と、 上記半導体基板の少なくとも１つの角部を含む４つの領
   域に設けられ、互いにほぼ同じ電気的特性を有するとと
   もに一部が発熱部となる４つのパワー半導体素子と、 上記４つの半導体素子を互いに電気的に分離する分離帯
   とを備え、 上記各半導体素子の発熱部はそれぞれ上記各角部にそれ
   ぞれ配設されていることを特徴とする半導体装置。
4. 【請求項４】 請求項３記載の半導体装置において、 上記各半導体素子がパワー縦型バイポーラトランジスタ
   であって、 上記各バイポーラトランジスタが共通のコレクタ領域を
   有し、かつ上記分離帯によってベース領域およびエミッ
   タ領域が分離されていることを特徴とする半導体装置。
5. 【請求項５】 チップ形状の半導体基板と、 上記半導体基板に設けられ、互いにほぼ同じ電気的特性
   を有するとともに一部が発熱部となる２つのパワー半導
   体素子と、 上記２つの半導体素子を互いに電気的に分離する分離帯
   とを備え、 上記各半導体素子の発熱部の一部が分離帯に近接し、発
   熱部の他部が分離帯から離れるように配設するととも
   に、 上記２つの発熱部の相対的な位置は、上記分離帯のうち
   ２つの発熱部に共に近接する部分が少なくなるように定
   められていることを特徴とする半導体装置。
6. 【請求項６】 請求項５記載の半導体装置において、 上記各半導体素子は、パワー縦型バイポーラトランジス
   タであり、 上記バイポーラトランジスタのベース領域は、上記半導
   体基板が上記分離帯によって分割される形状に沿って形
   成されており、 上記バイポーラトランジスタのエミッタ領域は上記ベー
   ス領域の内方に形成されており、 上記発熱部は、上記各バイポーラトランジスタのエミッ
   タ領域の形状で決定されることを特徴とする半導体装
   置。
7. 【請求項７】 請求項６記載の半導体装置において、 上記各半導体素子の各ベース領域の外周部は、平面的に
   上記分離帯に関して線対称になるように配置されてお
   り、 上記各半導体素子の各エミッタ領域は、平面的に上記分
   離帯の中心部に関して点対称になるように配置されてい
   ることを特徴とする半導体装置。