JP2000323654A

JP2000323654A - 半導体装置

Info

Publication number: JP2000323654A
Application number: JP11126004A
Authority: JP
Inventors: Koji Tanaka; 幸次田中
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1999-05-06
Filing date: 1999-05-06
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】半導体装置を大型化することなく、サージに
よる誤動作を防止すると共に、パワー素子の発熱を感度
良く検出することのできる半導体装置を提供すること。【解決手段】同一半導体基板上に電力用半導体素子部
と、この電力用半導体素子の温度を検出する温度検出素
子部が、絶縁物が充填されたトレンチ分離層によって、
絶縁分離された半導体装置において、電力用半導体素子
部上に形成された配線層が、温度検出素子部上まで、延
設されるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に電力用半導体素子部とその電力用半導体素子部
の発熱を検知する温度検出回路が同一半導体基板上に形
成された半導体装置の構造に関する。

【０００２】

【従来の技術】従来、例えば高定格の負荷を駆動するた
めのスイッチング素子として、高電圧が印加される電力
用半導体素子部（以下、パワー素子部と記す）と、その
パワー素子部の発熱を検知するための温度検出素子部と
が、同一半導体基板上に形成された半導体装置がある。
以下、この半導体装置について、図７を用いて説明を行
う。なお、図７においては、パワー素子部と温度検出素
子部と、その温度検出素子部からの信号を処理して、パ
ワー素子の動作を制御する周辺回路とが同一半導体基板
上に形成された半導体装置を用いて説明を行う。

【０００３】１はＮ型の半導体基板であり、この半導体
基板１上に絶縁膜２を介して、Ｎ型の埋込み層３が形成
されている。このＮ型の埋込み層３上には、Ｎ型のエピ
タキシャル層４が形成されている。このエピタキシャル
層４表面から絶縁膜２に達するまでトレンチ分離層５が
複数個形成されている。これらトレンチ分離層５は、エ
ピタキシャル層４から絶縁膜２に達するまで形成したト
レンチにシリコン酸化膜等の絶縁物が充填されて、形成
されている。この半導体装置においては、絶縁物を２回
に分けて形成している。このトレンチ分離層５によっ
て、半導体装置はパワー素子部２３、周辺回路部２２、
温度検出素子部２１に分離されており、いわゆるＳＯＩ
構造を構成している。

【０００４】このトレンチ分離層５は、パワー素子部２
３の動作時等に半導体基板１に印加されるサージによる
誤動作を防止するために、パワー素子部２３の外周や、
温度検出素子部２１の外周に設けられており、半導体基
板１からの不要な電気的影響を防ぐために設けられてい
る。

【０００５】周辺回路部２２は、Ｎ−ＭＯＳトランジス
タ（以下、Ｎ−ＭＯＳＦＥＴと記す）５０とＰ−ＭＯＳ
トランジスタ（以下、Ｐ−ＭＯＳＦＥＴと記す）６０に
よって形成されており、このＮ−ＭＯＳＦＥＴ５０及び
Ｐ−ＭＯＳＦＥＴ６０によって、Ｃ−ＭＯＳトランジス
タが構成されている。

【０００６】Ｎ−ＭＯＳＦＥＴ５０は、Ｎ型埋込み層３
上に形成されたＰ型ウエル領域１６表面にソース領域及
びドレイン領域となるＮ型拡散領域５１，５２が形成さ
れている。このソース領域５１及びドレイン領域５２に
挟まれた領域上には絶縁膜を介してゲート電極８が形成
されている。ソース領域５１に接地電位を与え、ドレイ
ン領域５２に電源電圧を与え、ゲート電極８に所定値以
上の電圧を印加することで、このＮ−ＭＯＳＦＥＴ５０
はソース領域５１とドレイン領域５２の間にチャネルが
形成されて、トランジスタとしてオンする。ソース領域
５１に隣接されて形成されたＰ型拡散領域５３は、Ｐ型
ウエル領域１６の電位をソース領域の電位と同じ電位に
固定するために設けられた領域である。

【０００７】Ｐ−ＭＯＳＦＥＴ６０についても同様に、
Ｎ型埋込み層３上に形成されたＮ型ウエル領域１７表面
に形成されたＰ型のソース領域６１、Ｐ型のドレイン領
域６２及びゲート電極６４、及び、Ｎ型ウエル領域１７
の電位を固定するためのＮ型拡散領域６３から構成され
ている。動作については、Ｎ−ＭＯＳＦＥＴ５０に準ず
るため、説明を省略する。

【０００８】なお、ここでは周辺回路部２２としてＣ−
ＭＯＳトランジスタのみを記述しているが、その他パワ
ー素子部２３を駆動するために必要な素子が形成されて
いる。本説明では、簡略化のために省略している。

【０００９】次に温度検出素子部２１について説明を行
うと、Ｎ型埋込み層３上に形成したＮ型ウエル領域１８
の表面に、Ｐ型の拡散領域６６と、Ｎ型の拡散領域６５
が形成されている。このＮ型ウエル領域１８とＰ型拡散
領域６６によってＰＮ接合を形成し、ダイオードを構成
している。なお、この温度検出素子部２１においても、
ダイオードのみを図面に示したが、ダイオード以外の温
度検出を行うための素子が形成されている。ここでは簡
略化のために省略している。

【００１０】次に、パワー素子部２３についての説明を
行うと、Ｎ型埋込み層３上にＮ型ウエル領域６８が形成
されており、このウエル領域６８の表面にはＰ型のベー
ス領域１４が形成されている。このベース領域１４の基
板表面から、Ｎ型ウエル領域６８に達するまでトレンチ
が掘られ、このトレンチの底面及び側面にシリコン酸化
膜等の絶縁膜を介して、ポリシリコンが充填されてお
り、これによりゲート電極１５が形成されている。Ｐ型
ベース領域１４の表面には、Ｎ型のソース領域７１が形
成されている。また、ベース領域１４が形成されていな
い部分において、Ｎ型のドレイン引き出し領域１９が形
成され、このドレイン引き出し領域１９の表面には、Ｎ
型コンタクト領域７２が形成されている。

【００１１】動作を説明すると、ソース領域７１に接地
電位、ドレインコンタクト領域７２に電源電圧を与えた
状態で、ゲート電極１５に所定値以上の電圧を加える
と、ゲート電極１５と接するベース領域１４にチャネル
が形成されて、ソース領域から埋込み層３を介して、ド
レイン引き出し領域１９、ドレインコンタクト領域７２
へと電子が移動することで、電流が流れ、トランジスタ
として動作する。

【００１２】このパワー素子部２３は、図７において
は、２つのトランジスタとして説明したが、その駆動す
る負荷に応じて、数十個〜数千個のトランジスタが形成
され、そのトランジスタを並列接続することによって、
大電力を得ている。

【００１３】なお、これらの素子部及び回路部が形成さ
れた半導体基板１上には、所望の形に形成された、第１
層間絶縁膜９、第２層間絶縁膜１１、第１アルミ配線層
１０、第２アルミ配線層１２が図示するように形成（積
層）され、最終保護膜１３によって覆われている。

【００１４】次に、図８を用いて、温度検出素子の温度
検出回路、及び動作原理を説明する。温度検出回路は、
半導体装置に与えられる電源電圧Ｖｃｃ１００と、ダイ
オード接続されたＰ−ＭＯＳＦＥＴのトランジスタ１１
１とを有している。このトランジスタ１１１には、電流
値Ｌ１を出力する定電流回路１１２が接続されている。
またトランジスタ１１１には、トランジスタ１１１とゲ
ート−ソース間電圧が同じになるように、設定されたＰ
−ＭＯＳＦＥＴ１０２がゲート電極同士が接続されてい
る。このＰ−ＭＯＳＦＥＴ１０２には、ドレインにアノ
ード側が接続され、カソード側が接地に接続された前述
の温度検出素子２１に相当するダイオード１０８と、オ
ペアンプ１０４が接続されている。このオペアンプ１０
４は、ダイオード１０８のアノード側電位１１０が非反
転入力端子に接続され、反転入力端子に抵抗１０２と抵
抗１０３が接続されている。このオペアンプ１０４、抵
抗１０２，１０３によって非反転増幅回路１１５を構成
している。１０５はコンパレータであり、非反転増幅回
路１１５の出力電圧Ｖ２と温度検出反転用基準電圧１０
６とを比較し、温度検出判定電圧ＢＧＲである温度検出
判定信号１０７を出力している。

【００１５】次に動作原理を説明すると、ダイオード１
０８のアノード側電位１１０をＶ１とし、温度をＴとす
ると、その関係は次式１で表される。Ｖ１＝（ｋ・Ｔ／ｑ）・ｌｎ（Ｌ１／ＩＳ１）（式１）ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
電荷、ＩＳ１はダイオード１０８の飽和電流である。式
１より、電圧Ｖ１は絶対温度によって変化する。従っ
て、電圧Ｖ１を、増幅回路で増幅した電圧Ｖ２と、温度
判定用基準電圧ＢＧＲとを比較することにより、パワー
素子の特定温度を検出することができる。

【００１６】

【発明が解決しようとする課題】上述したように、従来
の半導体装置において、パワー素子部２３と温度検出素
子部２１の間に形成されているトレンチ分離層５は、シ
リコン酸化膜等の絶縁膜で形成されている（図７参
照）。

【００１７】従って、パワー素子部２３の発熱が、熱抵
抗の大きいトレンチ分離層５によって吸収されてしま
い、温度検出素子２１への熱伝導が悪い。従って、温度
検出の感度が悪い。

【００１８】これを避けるために、図９に示すように、
トレンチ分離層５をパワー素子部２３と温度検出素子部
２１の間に設けないようにしたものが考えられる。しか
しながら、このような半導体装置では、前述したような
サージによる誤動作を防止するためには、パワー素子部
２３と温度検出素子部２１との間に横方向にこれらを接
合分離するための分離領域２６を設けなくてはならず、
半導体装置が大型化してしまう。

【００１９】本発明は、同一基板上にパワー素子と温度
検出素子と周辺回路が形成された半導体装置において、
半導体装置を大型化することなく、サージによる誤動作
を防止すると共に、パワー素子の発熱を感度良く検出す
ることのできる半導体装置を提供することを目的とす
る。

【００２０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の半導体装置においては、同一半導
体基板上に電力用半導体素子部と、この電力用半導体素
子の温度を検出する温度検出素子部が、絶縁物が充填さ
れたトレンチ分離層によって、絶縁分離された半導体装
置において、電力用半導体素子部上に形成された配線層
が、温度検出素子部上まで、延設されるように構成し
た。

【００２１】また、請求項２に記載の半導体装置におい
ては、請求項１に記載の半導体装置において、電力用半
導体素子部を複数有し、複数の配線層が、この複数の電
力用半導体素子部から、温度検出素子部上まで延設され
るように構成した。

【００２２】また、請求項３に記載の半導体装置におい
ては、請求項１または２に記載の半導体装置において、
配線層は、温度検出素子部の表面において、絶縁膜を介
さずに直接接続されると共に固定された電位が与えられ
ているように構成した。

【００２３】また、請求項４に記載の半導体装置におい
ては、請求項１または２に記載の半導体装置において、
温度検出素子部上に絶縁膜を介して、ポリシリコンから
なる電極領域を有し、配線層は、電極領域と接続される
ように構成した。

【００２４】

【発明の実施の形態】以下、本発明による半導体装置の
実施の形態を添付図面を参照して詳細に説明する。

【００２５】（第１の実施の形態）図１は、本発明によ
る半導体装置の第１の実施の形態を示す断面図である。
Ｎ型半導体基板１上に絶縁膜２を介して、Ｎ型の埋込み
層３が形成されている。このＮ型の埋込み層３上には、
Ｎ型のエピタキシャル層４が形成されている。このエピ
タキシャル層４表面から絶縁膜２に達するまでトレンチ
分離層５が複数個形成されている。これらトレンチ分離
層５は、エピタキシャル層４から絶縁膜２に達するまで
形成されたトレンチにシリコン酸化膜等の絶縁物が充填
されている。この半導体装置ではこのトレンチ分離層５
は２回に分けて形成されている。このトレンチ分離層５
によって、半導体装置１はパワー素子部２３、周辺回路
部２２、温度検出素子部２１に分離されており、いわゆ
るＳＯＩ構造を構成している。

【００２６】このトレンチ分離層５は、パワー素子部２
３の動作時等に半導体基板に印加されるサージによる誤
動作を防止するために、パワー素子部２３の外周や、温
度検出素子部２１の外周に設けられており、半導体基板
１等からの不要な電気的影響を防ぐために設けられてい
る。

【００２７】周辺回路部２２は、Ｎ−ＭＯＳＦＥＴ５０
とＰ−ＭＯＳＦＥＴ６０によって形成されており、この
Ｎ−ＭＯＳＦＥＴ５０及びＰ−ＭＯＳＦＥＴ６０によっ
て、Ｃ−ＭＯＳトランジスタが構成されている。

【００２８】Ｎ−ＭＯＳＦＥＴ５０は、Ｎ型埋込み層３
上に形成されたＰ型ウエル領域１６表面にソース領域及
びドレイン領域となるＮ型拡散領域５１，５２が形成さ
れている。このソース領域５１及びドレイン領域５２に
挟まれた領域上には絶縁膜を介してゲート電極８が形成
されている。ソース領域５１に接地電位を与え、ドレイ
ン領域５２に電源電圧を与え、ゲート電極８に所定値以
上の電圧を印加することで、このＮ−ＭＯＳＦＥＴ５０
は、ソース領域５１とドレイン領域５２の間にチャネル
が形成されて、オンする。ソース領域５１に隣接されて
形成されたＰ型の拡散領域５３は、Ｐ型ウエル領域１６
の電位をソース領域の電位と同じ電位に固定するために
設けられた領域である。

【００２９】Ｐ−ＭＯＳＦＥＴ６０についても同様に、
埋込み層３上に形成されたＮ型ウエル領域１７表面に形
成されたＰ型ソース領域６１、Ｐ型ドレイン領域６２、
ゲート電極６４及びＮ型ウエル領域１７の電位を固定す
るためのＮ型拡散領域６３から構成されている。動作に
ついては、Ｎ−ＭＯＳＦＥＴ５０に準ずるため、説明を
省略する。

【００３０】なお、ここでは周辺回路部２２としてＣ−
ＭＯＳトランジスタのみを記述しているが、その他パワ
ー素子部２３を駆動するために必要な素子等が形成され
ているが、簡略化のためにここでは省略している。

【００３１】次に、温度検出素子部２１について説明を
行うと、埋込み層３上に形成したＮ型ウエル領域１８の
表面にＰ型拡散領域６６と、Ｎ型拡散領域６５が形成さ
れている。このＮ型ウエル領域１８とＰ型拡散領域６６
によってＰＮ接合を形成し、ダイオードを構成してい
る。なお、この温度検出素子部２１においても、ダイオ
ードのみを図面に示したが、ダイオード以外の温度検出
を行うための素子が形成されているが、簡略化のために
省略している。

【００３２】次に、パワー素子部２３についての説明を
行うと、埋込み層３上にＮ型ウエル領域６８が形成され
ており、このウエル領域６８の表面にはＰ型のベース領
域１４が形成されている。このベース領域１４の基板表
面から、Ｎ型ウエル領域６８に達するまでトレンチが形
成され、このトレンチの底面及び側面にシリコン酸化膜
等の絶縁膜を介して、ポリシリコンが充填されており、
これによりゲート電極１５が形成されている。Ｐ型ベー
ス領域１４の表面には、Ｎ型のソース領域７１が形成さ
れている。また、ベース領域１４が形成されていない部
分において、Ｎ型のドレイン引き出し領域１９が形成さ
れ、このドレイン引き出し領域１９の表面には、Ｎ型コ
ンタクト領域７２が形成されている。

【００３３】動作を説明すると、ソース領域７１に接地
電位、ドレインコンタクト領域７２に電源電圧を与えた
状態で、ゲート電極１５に所定値以上の電圧を加える
と、ゲート電極１５と接するベース領域１４にチャネル
が形成されて、ソース領域から埋込み層３を介して、ド
レイン引き出し領域１９、ドレインコンタクト領域７２
へと電子が移動し、電流が流れ、トランジスタとして動
作する。ここまでは、従来の半導体装置と変る部分はな
い。

【００３４】以下、説明する個所が第１の実施の形態の
特徴部分であり、詳細に説明を行う。８０は第１接続用
配線であり、第１検出素子部配線８１、第２検出素子部
配線８２、第１配線接続部８３、第１パワー素子部配線
８４からなる。第１検出素子部配線８１は、温度検出素
子部２１の周辺回路部２２側（図面左側）で、拡散領域
６５，６６が形成されていない、Ｎ型ウエル領域１８表
面と接続されている。第２検出素子部配線８２は、温度
検出素子部２１のパワー素子部２３側（図面右側）で、
拡散領域６５，６６が形成されていない、Ｎ型ウエル領
域１８表面と接続されている。第１パワー素子部配線８
４は、パワー素子部２３の一方（図面左側）のトランジ
スタのソース領域７１表面と接して接続されている。こ
の第２検出素子部配線８２と第１パワー素子部配線８４
とは、第１層間絶縁膜９上に積層された第１配線接続部
８３によって接続されている。

【００３５】９０は第２接続用配線であり、第３検出素
子部配線９１、第２配線接続部９２、第２パワー素子部
配線９３からなる。第３検出素子部配線９１は、第１検
出素子部配線８１に積層されており、電気的に接続され
ている。第２パワー素子部配線９３は、第２検出素子部
配線８２、第１配線接続部８３、第１パワー素子部配線
８４上に積層されており、電気的に接続されている。こ
の第３検出素子部配線９１と、第２パワー素子部配線９
３とは、第２層間絶縁膜１１上に積層された第２配線接
続部９２によって接続されている。

【００３６】なお、これらの第１接続用配線８０、第２
接続用配線９０は、第１層、第２アルミ配線層１０，１
２と同様に、アルミニウムにより形成されている。

【００３７】次に、第１の実施の形態の作用を説明す
る。パワー素子部２３がオン動作を行い、発熱が生じる
と、その熱はパワー素子部２３に接続されている第１パ
ワー素子部配線８４に伝わる。第１パワー素子部配線８
４に伝わった熱は、第１配線接続部８３を経て、第２検
出素子部配線８２によって、温度検出素子部２１のＮ型
ウエル領域１８へと伝わる。さらに、第１パワー素子部
配線８４に伝わった熱は、第２パワー素子部配線９３に
も伝導され、その熱が、第２配線接続部９２、第３検出
素子部配線９１、第１検出素子部配線８１を経て、反対
側の温度検出素子部２１のＮ型ウエル領域１８へと伝導
される。

【００３８】この伝導された熱によって、前述の図８に
示した温度検出回路の出力電圧Ｖ１に変化が生じ、これ
を増幅した後、温度検出反転用基準電圧とを比較し、温
度検出を行う。

【００３９】すなわち、従来、基板を介して伝導してい
たパワー素子部２３の熱を、熱伝導率の高い接続用配線
８０，９０によって伝導させることで、熱を損失するこ
となく、温度検出素子部２１へと効率よく伝えることが
できる。また第１パワー素子部配線８４は、ソース領域
７１との接触面積が大きく、パワー素子全面の発熱が温
度検出素子２１へと効率良く伝わる。

【００４０】また、パワー素子部２３と温度検出素子部
２１とを分離するトレンチ分離層５を有しているので、
半導体装置を大型化することなく、サージによる誤動作
を防止することができる。

【００４１】また、第１の実施の形態では、第１接続用
配線８０と第１アルミ配線層１０、第２接続用配線９０
と第２アルミ配線層１２とを、第１及び第２層間絶縁膜
９，１１のマスクパターンを変更するだけで得られるの
で、従来と変らない工程数で、かつ特殊な技術を使用す
ることなく、製造することができる。

【００４２】従って、本発明は、同一基板上にパワー素
子と温度検出素子と周辺回路が形成された半導体装置に
おいて、半導体装置を大型化することなく、サージによ
る誤動作を防止すると共に、パワー素子の発熱を感度良
く検出することができる。

【００４３】また、このアルミ配線層１０，１２は、パ
ワー素子部２３からのノイズが加わる可能性が考えられ
るが、第１の実施の形態では、ソース電極等の接地や電
源電圧等の固定された電極と接続されている配線を用い
ているので、ノイズが加わる可能性が極めて低くなって
いる。

【００４４】次に、図２に示す半導体装置の平面図を用
いて、説明を行う。２４は第１の実施の形態に示す半導
体装置が形成された半導体チップであり、２５は外周部
近傍に形成された電極パッドであり、パワー素子部２
３、温度検出素子部２１、周辺回路部２２とアルミ配線
層１０，１２、または不図示のワイヤーボンディングに
よって、接続されており、さらにワイヤーボンディング
（不図示）によって外部と接続される。

【００４５】図２に示す半導体装置では、４つのパワー
素子部２３が形成されている例を示しており、それぞれ
がトレンチ分離層５によって、絶縁分離されている。

【００４６】２１は温度検出素子部であり、トレンチ分
離層５によってパワー素子部２３等の他の領域と絶縁分
離されている。この温度検出素子部２１は、各パワー素
子部２３ごとに設けることが最良であるが、この温度検
出素子部２１を複数個形成することによるチップ面積の
増大や、その処理回路の規模が増大することによる弊害
があるので、１つの温度検出素子部２１を形成するよう
にしている。

【００４７】２０，２２は周辺回路部であり、前述した
ように、パワー素子部２３の動作を制御する回路部や、
温度検出素子部２１からの信号を処理する回路部等であ
る。

【００４８】８０（９０）は接続用配線であり、各パワ
ー素子部２３から温度検出素子部２１まで延設されて形
成されており、これがパワー素子部２３で発生した熱を
温度検出素子部２１まで、低い熱抵抗で伝導する経路と
なっている。

【００４９】このように、パワー素子部２３によって生
じる発熱を、１つの温度検出素子部２１まで集中的に伝
導させて、温度検出を行うことができるので、パワー素
子部２３の数が増加しても、温度検出素子部２１の数
や、その周辺（処理）回路の規模を大きくすることな
く、全てのパワー素子部２３の発熱を迅速に精度良く検
知することができる。また、温度検出素子部２１を配置
する位置が、複数個のパワー素子部２３の発熱を均等に
検出できる位置に配置する必要がないため、レイアウト
設計の自由度が向上する。

【００５０】なお、パワー素子部２３から温度検出素子
部２１まで、熱を伝導する経路は、上述のように、パワ
ー素子部２３のソース領域と接続を行うアルミ配線を兼
用した例を示したが、回路を形成するための配線の一部
分、例えばパワー素子部２３のソース電極と、このソー
ス電極と接続される電極パッド間のアルミ配線の経路途
中に温度検出素子部２１を設けるようにしても良い。

【００５１】次に、第１の実施の形態の半導体装置の製
造工程を、図３〜５を用いて説明する。まず、図３
（ａ）に示すように、Ｎ型半導体基板１上の全面に形成
した絶縁膜２と、この絶縁膜２上の全面にＮ型の埋込み
層３が形成され、さらにこの埋込み層３上全面にエピタ
キシャル層４が形成されたＳＯＩ基板を形成する。

【００５２】次いで、このエピタキシャル層４表面から
絶縁膜２に達するまで、トレンチ溝をＲＩＥ（リアクテ
ィブイオンエッチング）法によって選択的に形成する。
このトレンチ溝の底面及び側面にシリコン酸化膜を形成
し、ポリシリコン等の絶縁物を充填することで、トレン
チ分離層５を形成する。なお、９は第１層間絶縁膜であ
る。

【００５３】次に、図３（ｂ）に示すように、エピタキ
シャル層４に、選択的にイオンを注入・拡散し、ウエル
領域１６，１７，１８，６８、パワー素子部２３のドレ
イン引き出し領域１９等を形成する。

【００５４】次に、図３（ｃ）に示すように、パワー素
子部２３のＰ型ベース領域１４をイオン注入・拡散によ
って形成し、このＰ型ベース領域１４表面からＮ型ウエ
ル領域６８に達するまでトレンチ溝をＲＩＥ法によって
形成し、その後そのトレンチ溝の底面・側面を酸化し、
更にポリシリコンを充填し、パワー素子部２３のゲート
電極１５を形成する。

【００５５】次に、図４（ｄ）に示すように、周辺回路
部２２のＭＯＳＦＥＴ５０，６０のゲート電極８，６４
をポリシリコンによって形成した後、周辺回路部２２の
ソース領域５１，６１、ドレイン領域５２，６２、温度
検出素子部２１の拡散領域６５，６６等を、イオン注入
・拡散によって選択的に形成する。

【００５６】次に、図４（ｅ）に示すように、第１層間
絶縁膜９を所定のマスクパターンによってパターニング
する。このとき、温度検出素子部２１の拡散領域６５，
６６が形成されていないウエル領域１８上の第１層間絶
縁膜９も除去する。

【００５７】次に、図４（ｆ）に示すように、基板１及
び第１層間絶縁膜９上の全面に第１アルミ配線層１０を
蒸着によって形成した後、選択的にエッチング除去す
る。このとき、第２検出素子部配線８２と、第１パワー
素子部配線８４とが、第１配線接続部８３によって接続
されるように形成する。

【００５８】次に、図５（ｇ）に示すように、第２層間
絶縁膜１１を全面に形成した後、選択的にエッチングを
行う。このときに、第２検出素子部配線８２、第１配線
接続部８３、第１パワー素子部配線８４の表面が露出す
るように、第２層間絶縁膜１１をエッチングする。

【００５９】次に、図５（ｈ）に示すように、第２アル
ミ配線層１２を全面に蒸着した後、選択的にエッチング
を行う。このとき、第３検出素子部配線９１と、第２パ
ワー素子部配線９３とが、第２配線接続部９２によって
接続されるように形成する。

【００６０】最後に、図５（ｉ）に示すように、全面に
保護膜１３を塗布し、図１に示す半導体装置が形成され
る。

【００６１】（第２の実施の形態）次に、本発明による
半導体装置の第２の実施の形態を、図６を用いて説明を
行う。第２の実施の形態は、第１の実施の形態と異なる
特徴を中心に説明を行う。

【００６２】第１の実施の形態では、温度検出素子部２
１において、Ｎ型ウエル領域１７表面に第１接続用配線
８０（第１検出用素子部配線８１、第２検出用素子部配
線８２）が直接接続され、いわゆるオーミック接続とな
っていたが、第２の実施の形態においては、そのＮ型ウ
エル領域１７の拡散領域が形成されていない領域におい
て、絶縁膜上にポリシリコンからなるＭＯＳ型ゲート構
造の熱伝導部４１を介して、第１接続用配線８０（第１
検出素子部配線８１、第２検出素子部用配線８２）と接
続した点である。

【００６３】このように構成したことにより、第１の実
施の形態の有する効果に加えて、熱伝導率の低いシリコ
ン酸化膜（絶縁膜）の厚さを極力低減させながら、パワ
ー素子部２３と温度検出素子部２１の電気的な絶縁分離
を確実に確保することができる。

【００６４】また、この熱伝導部４１を形成することに
よって、第１の実施の形態のように、アルミ接続用配線
８０，９０を接地電極等の固定電極と接続しなくても、
電気的な絶縁ができるので、このような接続上の制限が
なくなり、アルミ配線層１０，１２を自由に設計するこ
とができる、設計の自由度が向上する。

【００６５】なお、このＭＯＳ型ゲート構造の熱伝導部
４１は、周辺回路部２２のＭＯＳＦＥＴ５０，６０のゲ
ート電極８，６４を形成する工程と同一工程で形成する
ことができるために、マスクパターンを変更するのみで
形成することができ、製造工程は変らない。

【００６６】

【発明の効果】本発明は、以上のような特徴をもつ構成
としているため、以下のような効果が得られる。請求項
１に記載の半導体装置においては、電力用半導体素子部
上に形成された配線層が、温度検出素子部上まで、延設
されるように構成したので、電力用半導体素子部の発熱
が配線によって温度検出素子部まで、伝導されるので、
半導体装置を大型化することなく、サージによる誤動作
を防止すると共に、パワー素子の発熱を感度良く検出す
ることができる。

【００６７】また、請求項２に記載の半導体装置におい
ては、請求項１に記載の半導体装置において、電力用半
導体素子部を複数個有し、この複数の電力用半導体素子
部から、複数の配線層が、温度検出素子部上まで延設さ
れるように構成したので、請求項１の効果に加え、複数
の電力用半導体素子部によって生じる発熱を、１つの温
度検出素子まで集中的に伝導させて、温度検出を行うこ
とができるので、電力用半導体素子部の数が増加して
も、温度検出素子部の数や、その周辺（処理）回路の規
模を大きくすることなく、全ての電力用半導体素子部の
発熱を迅速に精度良く検知することができる。また、温
度検出素子部を配置する位置が、複数個の電力用半導体
素子部の発熱を均等に検出できる位置に配置する必要が
ないため、レイアウト設計の自由度が向上する。

【００６８】また、請求項３に記載の半導体装置におい
ては、請求項１または２に記載の半導体装置において、
配線層は、温度検出素子部の表面において、絶縁膜を介
さずに直接接続されると共に固定された電位が与えられ
ているように構成したので、請求項１記載の発明の効果
に加えて、外部からのノイズが加わる可能性が極めて低
くなり、感度の高い温度検出を行うことができるという
効果を有する。

【００６９】また、請求項４に記載の半導体装置におい
ては、請求項１または２に記載の半導体装置において、
温度検出素子部上に絶縁膜を介して、ポリシリコンから
なる電極領域を有し、配線層は、電極領域と接続される
ように構成したので、請求項１記載の発明の効果に加え
て、電力用半導体素子部と温度検出素子部の電気的な絶
縁分離を確実に確保することができるという効果を有す
る。

【図面の簡単な説明】

【図１】本発明による半導体装置の第１の実施の形態を
示す断面図である。

【図２】第１の実施の形態による半導体装置の平面図で
ある。

【図３】第１の実施の形態による半導体装置の製造工程
を示す図である。

【図４】第１の実施の形態による半導体装置の製造工程
を示す図である。

【図５】第１の実施の形態による半導体装置の製造工程
を示す図である。

【図６】第２の実施の形態の半導体装置を示す断面図で
ある。

【図７】従来の半導体装置の断面図である。

【図８】従来の温度検出回路を示す図である。

【図９】従来の半導体装置の断面図である。

【符号の説明】

１Ｎ型半導体基板２絶縁膜３Ｎ型埋込み層４Ｎ型エピタキシャル層５トレンチ分離層８ゲート電極９第１層間絶縁膜１０第１アルミ配線層１１第２層間絶縁膜１２第２アルミ配線層１３最終保護膜１４Ｐ型ベース領域１５ゲート電極１６Ｐ型ウエル領域１７，１８Ｎ型ウエル領域１９Ｎ型ドレイン引き出し領域２０，２２周辺回路部２１温度検出素子部２３パワー素子部２４半導体チップ２５電極パッド４１ＭＯＳ型ゲート構造の熱伝導部５０Ｎ−ＭＯＳトランジスタ５１Ｎ型拡散領域（ソース領域）５２Ｎ型拡散領域（ドレイン領域）５３Ｐ型拡散領域６０Ｐ−ＭＯＳトランジスタ６１Ｐ型拡散領域（ソース領域）６２Ｐ型拡散領域（ドレイン領域）６３Ｎ型拡散領域６４ゲート電極６５Ｎ型拡散領域６６Ｐ型拡散領域６８Ｎ型ウエル領域７１Ｎ型ソース領域７２Ｎ型コンタクト領域８０第１接続用配線８１第１検出素子部配線８２第２検出素子部配線８３第１配線接続部８４第１パワー素子部配線９０第２接続用配線９１第３検出素子部配線９２第２配線接続部９３第２パワー素子部配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/06 29/78 Ｆターム(参考） 2F056 GA04 5F032 AA35 AA44 AA84 BB08 CA01 CA03 CA15 CA17 CA24 DA43 DA53 5F038 AV04 AV06 AZ08 CA08 CD05 CD10 CD18 EZ01 EZ13 EZ14 EZ17 EZ20 5F040 DB03 DB06 DC01 EB12 EC07 EC20 EF07 EF18 EJ03 EJ04 EK05 FC05 5F048 AA01 AA02 AC03 AC06 AC10 BA12 BA16 BB05 BB19 BE03 BE09 BF02 BF03 BF16 BF17 BG14

Claims

【特許請求の範囲】

【請求項１】同一半導体基板上に電力用半導体素子部
と、該電力用半導体素子の温度を検出する温度検出素子
部が、絶縁物が充填されたトレンチ分離層によって、絶
縁分離された半導体装置において、前記電力用半導体素子部上に形成された配線層が、前記
温度検出素子部上まで、延設されていることを特徴とす
る半導体装置。
【請求項２】請求項１に記載の半導体装置において、前記電力用半導体素子部を複数有し、複数の前記配線層
が、前記複数の電力用半導体素子部から、前記温度検出
素子部上まで延設されていることを特徴とする半導体装
置。
【請求項３】請求項１または請求項２に記載の半導体
装置において、前記配線層は、前記温度検出素子部の表面において、絶
縁膜を介さずに直接接続されていると共に、固定された
電位が与えられていることを特徴とする半導体装置。
【請求項４】請求項１または請求項２に記載の半導体
装置において、前記温度検出素子部上に絶縁膜を介して、ポリシリコン
からなる電極領域を有し、前記配線層は、前記電極領域
と接続されていることを特徴とする半導体装置。