JP2004528709A - サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 - Google Patents
サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 Download PDFInfo
- Publication number
- JP2004528709A JP2004528709A JP2002572640A JP2002572640A JP2004528709A JP 2004528709 A JP2004528709 A JP 2004528709A JP 2002572640 A JP2002572640 A JP 2002572640A JP 2002572640 A JP2002572640 A JP 2002572640A JP 2004528709 A JP2004528709 A JP 2004528709A
- Authority
- JP
- Japan
- Prior art keywords
- region
- terminal
- thyristor structure
- protection device
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【選択図】 図1
Description
【0001】
本発明は、特許請求項1および4に従うサイリスタ構造および過電圧保護装置に関する。
【背景技術】
【0002】
今日、平面構造を有するサイリスタ構造は、CMOS技術を利用した場合の通例である。このタイプのサイリスタ構造は、原理的に図3に示される。そのようなコンポーネントの表面には、n−型領域2およびp−型領域3が配置され、その結果、それらの領域は互いに境界を接しており、サイリスタ構造のいわゆるベース領域をも形成している。アノード端子を示すp+型領域1は、n−型領域2に形成される。p−型領域3に形成されたn+型領域4は、カソード端子を示す。次に、p−型領域3に形成されたp+型領域5は、制御端子を形成する。
【0003】
上述された構造の製造において、窒化物層が表面8に付与される。前記窒化物層における帯電は、寄生電界効果を導く。表面8において、製造中に領域2および3に汚染物が取り込まれる場合、同様の寄生効果が発生する。
【0004】
上述のサイリスタ構造は、特に頻繁に、いわゆるESD保護のための過電圧保護装置において利用される。後者は、集積回路のMOS入力ステージにおいて、頻繁に利用される。過電圧検出器は、集積回路の保護されるべき部分に配置され、前記過電圧検出器は、サイリスタの制御端子に接続されている。このタイプの装置は、US 4,896,243に記述されている。
【0005】
サイリスタのアノードおよびカソードは、供給電圧が監視されるべきであるならば、順に、保護されるべきコンポーネントの供給電圧に接続される。
【0006】
過電圧が発生すると、制御端子を介してサイリスタのスイッチが入り、過電圧は解消される。
【0007】
上述したとおり、寄生電界効果トランジスタが形成されると、監視される電圧はショートし、保護されるべきコンポーネント全体の故障を導く。
【0008】
US 5,907,462およびUS 5,465,189は、電界効果構造によって制御されているESD構造を開示している。
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明は、寄生効果の影響を避けるように、サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置を開発するという目的に基づいている。
【課題を解決するための手段】
【0010】
この目的は、添付の特許請求の範囲に明記される手段によって本発明に従って達成される。
【0011】
第2および第3の領域という2つの領域のうちの1つの表面に少なくともひとつの補助電極を形成することによって、前記補助電極の領域の表面を、予め定められた帯電状態にすることが可能である。
【0012】
そのようなサイリスタ構造を有する過電圧保護装置は、寄生効果の結果として、保護されるべきコンポーネントの故障を引き起こさない。
【0013】
本発明のさらなる効果的な改良は、従属請求項に明記される。
【0014】
第2および第3の領域上のそれぞれに補助電極を提供し、かつ、第2の領域の補助電極を第1の端子に接続し、さらに、第3の領域の補助電極を第2の端子に接続することによって、予め定められた帯電状態は、単純な方法で表面に生成され得る。
【0015】
補助電極をポリシリコンおよびゲート酸化物で形成し、ゲート酸化物がポリシリコンを第2および第3の領域から分離することによって、補助電極は従来技術を用いた単純な方法で製造され得る。
【0016】
半導体チップ上に過電圧保護装置を集積することで、過電圧保護を、単純かつ効率的に実現し得る。
【発明を実施するための最良の形態】
【0017】
本発明は、図を参照した例示的な実施形態を利用して、以下に説明される。
【0018】
図1は、図3を参照して、導入の記述ですでに説明されたことに原理的に対応する、本発明のサイリスタ構造に従った例示的な実施形態を示す。この場合、同一の部分は、同一の参照記号によって提供される。
【0019】
図示された例示的な実施形態では、互いに分離された補助電極が、多くの場合サイリスタのベース領域としても呼ばれる第2の領域2と第3の領域3との共通表面に、さらに形成されている。これらの補助電極は、ゲート酸化膜6、および、電界効果トランジスタ製造に対する慣例では、ポリシリコンで作られた電極コンタクト7で構成される。表面領域2の表面に形成された補助電極の電極コンタクト7は、アノードコンタクトである第1の端子1に電気的導電的に接続されている。第3の領域3に形成された補助電極は、カソードコンタクトである第2の端子に電気的導電的に接続されている。このことは、第1の端子1と第2の端子3との間のショートを誘発する伝導性のチャネルが、寄生効果の結果、ベース領域の表面上に形成され得ないことを保証する。サイリスタ構造は、制御端子5で印加された電流によってのみ作動させられる。
【0020】
図2は、過電圧装置におけるサイリスタ構造の基本的な図を示す。上述のサイリスタ構造は、そのアノードおよびカソード端子、すなわち、第1の端子1と第2の端子3によって、保護されるべきコンポーネント11の供給電圧VDDおよびVSSに接続される。過電圧検出デバイス13は、保護されるべきコンポーネント11の供給電圧を監視する。過電圧が発生すると、過電圧検出デバイス13は、制御端子5を介して、サイリスタ構造の第3の領域3と名付けたベース領域へ、電流を印加する。過電圧検出デバイス13は、供給電圧を誘発し、かつ、ショートさせる。
【0021】
本装置は、集積化に特に適している。このことが意味するのは、寄生効果を避けるために、2つの補助電極によってサイリスタ構造が厚い酸化物の下に配置される状況が避けられることによって、サイリスタ構造は、過電圧検出器と一緒に検知されるべきコンポーネントの表面上において集積されることである。結果的に、サイリスタ構造の動作は、完全に維持される。
【0022】
さらに、そのような装置は、信号入力の電圧のような電圧を監視するほかの例に適用され得る。
【図面の簡単な説明】
【0023】
【図1】図1は、本発明に従うサイリスタ構造を示す。
【図2】図2は、基本的な図によって、本発明に従う過電圧保護装置を示す。
【図3】図3は、従来のサイリスタ構造を示す。
Claims (6)
- 第1の領域として形成される第1の導電型の第1の端子(1)と、
該第1の領域(1)と境界を接する第2の導電型の第2の領域(2)と、
該第2の領域(2)と境界を接し、かつ、該第2の領域(2)との共通表面(8)を有する、該第1の導電型の第3の領域(3)と、
該第2の導電型の第4の領域として、該第3の領域と境界を接する第2の端子(4)とを備える、サイリスタ構造であって、
該第2の領域(2)と該第3の領域(3)との該共通表面にて、該第2の領域および該第3の領域の少なくとも1つと境界を接して補助電極(6、7)が設けられ、該第2の領域(2)および該第3の領域(3)と境界を接して、第2の領域(2)と第3の領域(3)との該共通表面(8)上に、それぞれ1つの補助電極(6、7)が設けられることを特徴とする、サイリスタ構造。 - 前記補助電極(6、7)が、ポリシリコンからなる導電性領域(7)と、前記共通表面(8)から該導電性領域(7)を絶縁する補助酸化物とから形成されることを特徴とする、請求項1に記載のサイリスタ構造。
- 請求項1または2に記載のサイリスタ構造を有する過電圧保護装置であって、保護されるべきコンポーネント(5)は、前記第1の端子(1)と前記第2の端子(4)との間を導通するように設けられ、前記第2の領域または前記第3の領域(3)は、該保護されるべきコンポーネントにおける過電圧を検出する過電圧検出器に接続された制御端子(5)を有する、過電圧保護装置。
- 前記制御端子(5)が、該制御端子(5)が設けられる領域と同じ導電型の領域にあり、かつ、該制御端子(5)が設けられる領域よりも高い導電性を有することを特徴とする、請求項3に記載の過電圧保護装置。
- 前記保護されるべきコンポーネントの供給電圧(VDD、VSS)が、前記第1の端子(1)および前記第2の端子(4)に接続されていることを特徴とする、請求項3または4に記載の過電圧保護装置。
- 前記過電圧保護装置が、単一の半導体チップ上に一体化されて配置されることを特徴とする、請求項3、4または5に記載の過電圧保護装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10111462A DE10111462A1 (de) | 2001-03-09 | 2001-03-09 | Thyristorstruktur und Überspannungsschutzanordnung mit einer solchen Thyristorstruktur |
PCT/DE2002/000547 WO2002073695A2 (de) | 2001-03-09 | 2002-02-15 | Thyristorstruktur und überspannungsschutzanordnung mit einer solchen thyristorstruktur |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004528709A true JP2004528709A (ja) | 2004-09-16 |
JP4139688B2 JP4139688B2 (ja) | 2008-08-27 |
Family
ID=7676923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002572640A Expired - Fee Related JP4139688B2 (ja) | 2001-03-09 | 2002-02-15 | サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7205581B2 (ja) |
EP (1) | EP1399968B1 (ja) |
JP (1) | JP4139688B2 (ja) |
CN (1) | CN1295787C (ja) |
DE (1) | DE10111462A1 (ja) |
TW (1) | TW548846B (ja) |
WO (1) | WO2002073695A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329792A (ja) * | 2001-04-27 | 2002-11-15 | Seiko Instruments Inc | 半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965129B1 (en) | 2002-11-06 | 2005-11-15 | T-Ram, Inc. | Thyristor-based device having dual control ports |
US7335954B2 (en) * | 2005-04-20 | 2008-02-26 | Delphi Technolgoies, Inc. | Electrostatic discharge protection device |
US20120313692A1 (en) * | 2011-06-08 | 2012-12-13 | Sehat Sutardja | Super-high-voltage resistor on silicon |
US9437590B2 (en) * | 2015-01-29 | 2016-09-06 | Mediatek Inc. | Electrostatic discharge protection device and electrostatic discharge protection system |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1193465A (en) * | 1967-08-09 | 1970-06-03 | Associated Semiconductor Mft | Improvements in Semiconductor Integrated Circuits |
US4779126A (en) * | 1983-11-25 | 1988-10-18 | International Rectifier Corporation | Optically triggered lateral thyristor with auxiliary region |
JPS6112072A (ja) | 1984-06-27 | 1986-01-20 | Hitachi Ltd | 半導体装置 |
JPS61150617A (ja) * | 1984-12-24 | 1986-07-09 | 日本電信電話株式会社 | サ−ジ防護回路 |
US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
DE3821644A1 (de) * | 1987-12-23 | 1989-12-28 | Siemens Ag | Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik |
US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
US4980741A (en) * | 1989-02-10 | 1990-12-25 | General Electric Company | MOS protection device |
US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
JP2633746B2 (ja) * | 1991-05-27 | 1997-07-23 | 株式会社東芝 | 半導体装置 |
FR2677821B1 (fr) * | 1991-06-11 | 1993-10-08 | Sgs Thomson Microelectronics Sa | Composant de protection bidirectionnel. |
US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
JPH05283702A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | 複合制御型半導体装置及びそれを使用した電力変換装置 |
US5182220A (en) * | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
JPH06112072A (ja) * | 1992-09-25 | 1994-04-22 | Toshiba Lighting & Technol Corp | 無電極放電ランプ用励起コイル及びこれを用いた無電極放電ランプ点灯装置 |
US5517379A (en) * | 1993-05-26 | 1996-05-14 | Siliconix Incorporated | Reverse battery protection device containing power MOSFET |
US5907462A (en) * | 1994-09-07 | 1999-05-25 | Texas Instruments Incorporated | Gate coupled SCR for ESD protection circuits |
US5637900A (en) * | 1995-04-06 | 1997-06-10 | Industrial Technology Research Institute | Latchup-free fully-protected CMOS on-chip ESD protection circuit |
US5754380A (en) * | 1995-04-06 | 1998-05-19 | Industrial Technology Research Institute | CMOS output buffer with enhanced high ESD protection capability |
US5576557A (en) * | 1995-04-14 | 1996-11-19 | United Microelectronics Corp. | Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits |
US5682047A (en) * | 1995-06-07 | 1997-10-28 | Lsi Logic Corporation | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection |
US5739998A (en) * | 1996-07-12 | 1998-04-14 | Kabushiki Kaisha Toshiba | Protective circuit and semiconductor integrated circuit incorporating protective circuit |
AU4726197A (en) * | 1996-11-07 | 1998-05-29 | Hitachi Limited | Semiconductor integrated circuit device and its manufacture |
DE19811297B4 (de) * | 1997-03-17 | 2009-03-19 | Fuji Electric Co., Ltd., Kawasaki | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung |
DE19721655C1 (de) * | 1997-05-23 | 1998-12-03 | Daimler Benz Ag | Thyristor mit Selbstschutz |
US6081002A (en) * | 1997-05-29 | 2000-06-27 | Texas Instruments Incorporated | Lateral SCR structure for ESD protection in trench isolated technologies |
JP2959528B2 (ja) * | 1997-06-09 | 1999-10-06 | 日本電気株式会社 | 保護回路 |
DE69939684D1 (de) * | 1998-08-04 | 2008-11-20 | Nxp Bv | Mit esd-schutz ausgestatteter integrierter schaltkreis |
US6628493B1 (en) * | 1999-04-15 | 2003-09-30 | Texas Instruments Incorporated | System and method for electrostatic discharge protection using lateral PNP or PMOS or both for substrate biasing |
DE69941977D1 (de) * | 1999-06-01 | 2010-03-18 | Imec | ESD-Schutz-Bauteil für mittlere Triggerspannung |
US6424013B1 (en) * | 1999-07-09 | 2002-07-23 | Texas Instruments Incorporated | Body-triggered ESD protection circuit |
DE19936636A1 (de) * | 1999-08-04 | 2001-02-15 | Siemens Ag | Schutzstruktur für eine integrierte Halbleiterschaltung zum Schutz vor elektrostatischer Entladung |
US6479869B1 (en) * | 1999-10-01 | 2002-11-12 | Rohm Co., Ltd. | Semiconductor device with enhanced protection from electrostatic breakdown |
TW457688B (en) * | 1999-12-20 | 2001-10-01 | Winbond Electronics Corp | Input/output port with high voltage tolerance |
US6323523B1 (en) * | 2000-01-31 | 2001-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | N-type structure for n-type pull-up and down I/O protection circuit |
TW441074B (en) * | 2000-04-15 | 2001-06-16 | United Microelectronics Corp | Electrostatic discharge protection circuit structure for high voltage device |
US20030042498A1 (en) * | 2001-08-30 | 2003-03-06 | Ming-Dou Ker | Method of forming a substrate-triggered SCR device in CMOS technology |
-
2001
- 2001-03-09 DE DE10111462A patent/DE10111462A1/de not_active Ceased
-
2002
- 2002-02-15 WO PCT/DE2002/000547 patent/WO2002073695A2/de active Application Filing
- 2002-02-15 EP EP02712785A patent/EP1399968B1/de not_active Expired - Lifetime
- 2002-02-15 CN CNB028062485A patent/CN1295787C/zh not_active Expired - Fee Related
- 2002-02-15 JP JP2002572640A patent/JP4139688B2/ja not_active Expired - Fee Related
- 2002-03-01 TW TW091103790A patent/TW548846B/zh not_active IP Right Cessation
-
2003
- 2003-09-09 US US10/657,899 patent/US7205581B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002329792A (ja) * | 2001-04-27 | 2002-11-15 | Seiko Instruments Inc | 半導体装置 |
JP4588247B2 (ja) * | 2001-04-27 | 2010-11-24 | セイコーインスツル株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4139688B2 (ja) | 2008-08-27 |
CN1518769A (zh) | 2004-08-04 |
WO2002073695A2 (de) | 2002-09-19 |
CN1295787C (zh) | 2007-01-17 |
TW548846B (en) | 2003-08-21 |
WO2002073695A3 (de) | 2003-12-24 |
EP1399968A2 (de) | 2004-03-24 |
US20040046181A1 (en) | 2004-03-11 |
US7205581B2 (en) | 2007-04-17 |
EP1399968B1 (de) | 2012-11-28 |
DE10111462A1 (de) | 2002-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW583761B (en) | ESD protection for a CMOS output stage | |
JPH04361571A (ja) | Mos型半導体装置 | |
JP2004281590A (ja) | 半導体装置 | |
JPH06196634A (ja) | 空乏制御型分離ステージ | |
JP2000323654A (ja) | 半導体装置 | |
US6429491B1 (en) | Electrostatic discharge protection for MOSFETs | |
JPH0936357A (ja) | 半導体装置 | |
JP4139688B2 (ja) | サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 | |
JP3939783B2 (ja) | ヒューズバンク | |
US9196610B1 (en) | Semiconductor structure and electrostatic discharge protection circuit | |
JP4795613B2 (ja) | 半導体装置 | |
US8329548B2 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
JPH11145454A (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
US6570237B2 (en) | Semiconductor device with a protective diode having a high breakdown voltage | |
JP2785271B2 (ja) | 半導体装置 | |
JP2881907B2 (ja) | 電力用半導体装置 | |
JPH11154732A (ja) | 半導体集積回路における静電保護回路及びその製造方法 | |
JP2996346B2 (ja) | Mos集積回路 | |
JP3017083B2 (ja) | 入出力保護回路 | |
JP2907504B2 (ja) | 半導体装置 | |
JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 | |
TWI231593B (en) | Line skeleton of power MOS product having gate-source protection diode | |
JPH04145658A (ja) | 半導体集積回路 | |
JP2004247661A (ja) | 半導体装置およびその製造方法 | |
JPH06163911A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |