JP2004528709A - サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置 - Google Patents

Abstract

本発明は、第１の導電型の第１の領域として構成される第１の接続部（１）を含む、サイリスタ構造に関する。第２の導電型の第２の領域（２）は、第１の領域（１）と境界を接する。第１の導電型の第３の領域（３）は、第２の領域（２）と面しており、第２の領域（２）との共通表面を有する。第２の導電型の第４の領域として構成される第２の接続部（４）は、第３の領域と境界を接する。補助電極（６、７）は、第２の領域（２）と第３の領域（３）との共通表面に位置し、該補助電極（６、７）は、該２つの領域の少なくとも１つと面している。
【選択図】 図１

Description

【技術分野】
【０００１】
本発明は、特許請求項１および４に従うサイリスタ構造および過電圧保護装置に関する。
【背景技術】
【０００２】
今日、平面構造を有するサイリスタ構造は、ＣＭＯＳ技術を利用した場合の通例である。このタイプのサイリスタ構造は、原理的に図３に示される。そのようなコンポーネントの表面には、ｎ⁻型領域２およびｐ⁻型領域３が配置され、その結果、それらの領域は互いに境界を接しており、サイリスタ構造のいわゆるベース領域をも形成している。アノード端子を示すｐ^＋型領域１は、ｎ⁻型領域２に形成される。ｐ⁻型領域３に形成されたｎ^＋型領域４は、カソード端子を示す。次に、ｐ⁻型領域３に形成されたｐ^＋型領域５は、制御端子を形成する。
【０００３】
上述された構造の製造において、窒化物層が表面８に付与される。前記窒化物層における帯電は、寄生電界効果を導く。表面８において、製造中に領域２および３に汚染物が取り込まれる場合、同様の寄生効果が発生する。
【０００４】
上述のサイリスタ構造は、特に頻繁に、いわゆるＥＳＤ保護のための過電圧保護装置において利用される。後者は、集積回路のＭＯＳ入力ステージにおいて、頻繁に利用される。過電圧検出器は、集積回路の保護されるべき部分に配置され、前記過電圧検出器は、サイリスタの制御端子に接続されている。このタイプの装置は、ＵＳ ４，８９６，２４３に記述されている。
【０００５】
サイリスタのアノードおよびカソードは、供給電圧が監視されるべきであるならば、順に、保護されるべきコンポーネントの供給電圧に接続される。
【０００６】
過電圧が発生すると、制御端子を介してサイリスタのスイッチが入り、過電圧は解消される。
【０００７】
上述したとおり、寄生電界効果トランジスタが形成されると、監視される電圧はショートし、保護されるべきコンポーネント全体の故障を導く。
【０００８】
ＵＳ ５，９０７，４６２およびＵＳ ５，４６５，１８９は、電界効果構造によって制御されているＥＳＤ構造を開示している。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、寄生効果の影響を避けるように、サイリスタ構造、および、そのようなサイリスタ構造を有する過電圧保護装置を開発するという目的に基づいている。
【課題を解決するための手段】
【００１０】
この目的は、添付の特許請求の範囲に明記される手段によって本発明に従って達成される。
【００１１】
第２および第３の領域という２つの領域のうちの１つの表面に少なくともひとつの補助電極を形成することによって、前記補助電極の領域の表面を、予め定められた帯電状態にすることが可能である。
【００１２】
そのようなサイリスタ構造を有する過電圧保護装置は、寄生効果の結果として、保護されるべきコンポーネントの故障を引き起こさない。
【００１３】
本発明のさらなる効果的な改良は、従属請求項に明記される。
【００１４】
第２および第３の領域上のそれぞれに補助電極を提供し、かつ、第２の領域の補助電極を第１の端子に接続し、さらに、第３の領域の補助電極を第２の端子に接続することによって、予め定められた帯電状態は、単純な方法で表面に生成され得る。
【００１５】
補助電極をポリシリコンおよびゲート酸化物で形成し、ゲート酸化物がポリシリコンを第２および第３の領域から分離することによって、補助電極は従来技術を用いた単純な方法で製造され得る。
【００１６】
半導体チップ上に過電圧保護装置を集積することで、過電圧保護を、単純かつ効率的に実現し得る。
【発明を実施するための最良の形態】
【００１７】
本発明は、図を参照した例示的な実施形態を利用して、以下に説明される。
【００１８】
図１は、図３を参照して、導入の記述ですでに説明されたことに原理的に対応する、本発明のサイリスタ構造に従った例示的な実施形態を示す。この場合、同一の部分は、同一の参照記号によって提供される。
【００１９】
図示された例示的な実施形態では、互いに分離された補助電極が、多くの場合サイリスタのベース領域としても呼ばれる第２の領域２と第３の領域３との共通表面に、さらに形成されている。これらの補助電極は、ゲート酸化膜６、および、電界効果トランジスタ製造に対する慣例では、ポリシリコンで作られた電極コンタクト７で構成される。表面領域２の表面に形成された補助電極の電極コンタクト７は、アノードコンタクトである第１の端子１に電気的導電的に接続されている。第３の領域３に形成された補助電極は、カソードコンタクトである第２の端子に電気的導電的に接続されている。このことは、第１の端子１と第２の端子３との間のショートを誘発する伝導性のチャネルが、寄生効果の結果、ベース領域の表面上に形成され得ないことを保証する。サイリスタ構造は、制御端子５で印加された電流によってのみ作動させられる。
【００２０】
図２は、過電圧装置におけるサイリスタ構造の基本的な図を示す。上述のサイリスタ構造は、そのアノードおよびカソード端子、すなわち、第１の端子１と第２の端子３によって、保護されるべきコンポーネント１１の供給電圧ＶＤＤおよびＶＳＳに接続される。過電圧検出デバイス１３は、保護されるべきコンポーネント１１の供給電圧を監視する。過電圧が発生すると、過電圧検出デバイス１３は、制御端子５を介して、サイリスタ構造の第３の領域３と名付けたベース領域へ、電流を印加する。過電圧検出デバイス１３は、供給電圧を誘発し、かつ、ショートさせる。
【００２１】
本装置は、集積化に特に適している。このことが意味するのは、寄生効果を避けるために、２つの補助電極によってサイリスタ構造が厚い酸化物の下に配置される状況が避けられることによって、サイリスタ構造は、過電圧検出器と一緒に検知されるべきコンポーネントの表面上において集積されることである。結果的に、サイリスタ構造の動作は、完全に維持される。
【００２２】
さらに、そのような装置は、信号入力の電圧のような電圧を監視するほかの例に適用され得る。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明に従うサイリスタ構造を示す。
【図２】図２は、基本的な図によって、本発明に従う過電圧保護装置を示す。
【図３】図３は、従来のサイリスタ構造を示す。

Claims (6)

1. 第１の領域として形成される第１の導電型の第１の端子（１）と、
   該第１の領域（１）と境界を接する第２の導電型の第２の領域（２）と、
   該第２の領域（２）と境界を接し、かつ、該第２の領域（２）との共通表面（８）を有する、該第１の導電型の第３の領域（３）と、
   該第２の導電型の第４の領域として、該第３の領域と境界を接する第２の端子（４）とを備える、サイリスタ構造であって、
   該第２の領域（２）と該第３の領域（３）との該共通表面にて、該第２の領域および該第３の領域の少なくとも１つと境界を接して補助電極（６、７）が設けられ、該第２の領域（２）および該第３の領域（３）と境界を接して、第２の領域（２）と第３の領域（３）との該共通表面（８）上に、それぞれ１つの補助電極（６、７）が設けられることを特徴とする、サイリスタ構造。
2. 前記補助電極（６、７）が、ポリシリコンからなる導電性領域（７）と、前記共通表面（８）から該導電性領域（７）を絶縁する補助酸化物とから形成されることを特徴とする、請求項１に記載のサイリスタ構造。
3. 請求項１または２に記載のサイリスタ構造を有する過電圧保護装置であって、保護されるべきコンポーネント（５）は、前記第１の端子（１）と前記第２の端子（４）との間を導通するように設けられ、前記第２の領域または前記第３の領域（３）は、該保護されるべきコンポーネントにおける過電圧を検出する過電圧検出器に接続された制御端子（５）を有する、過電圧保護装置。
4. 前記制御端子（５）が、該制御端子（５）が設けられる領域と同じ導電型の領域にあり、かつ、該制御端子（５）が設けられる領域よりも高い導電性を有することを特徴とする、請求項３に記載の過電圧保護装置。
5. 前記保護されるべきコンポーネントの供給電圧（ＶＤＤ、ＶＳＳ）が、前記第１の端子（１）および前記第２の端子（４）に接続されていることを特徴とする、請求項３または４に記載の過電圧保護装置。
6. 前記過電圧保護装置が、単一の半導体チップ上に一体化されて配置されることを特徴とする、請求項３、４または５に記載の過電圧保護装置。