DE19936636A1

DE19936636A1 - Schutzstruktur für eine integrierte Halbleiterschaltung zum Schutz vor elektrostatischer Entladung

Info

Publication number: DE19936636A1
Application number: DE19936636A
Authority: DE
Inventors: Harald Gosner
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1999-08-04
Filing date: 1999-08-04
Publication date: 2001-02-15
Also published as: WO2001011684A1; US6713841B2; EP1198838A1; US20020096722A1

Abstract

Die Erfindung betrifft eine ESD-Schutzstruktur für integrierte Schaltungen zum Schutz vor elektrostatischer Entladung.

Description

Die Erfindung betrifft eine ESD-Schutzstruktur für eine inte grierte Schaltung gemäß dem Oberbegriff von Patentanspruch 1.

Eine gattungsgemäße ESD-Schutzstruktur ist in "Design and Layout of a High ESD Performance NPN Structure for Submicron BiCMOS/Bipolar Circuits", J. Chen, X. Zhang, A. Amerasekera und T. Vrotsos, Proceedings of the IEEE IRPS (1996), S. 227 ff., beschrieben.

In einem Chip integrierte Schaltungen enthalten Schutzstruk turen zum Schutz der Ein- oder Ausgänge (I/O-Ports) gegen elektrostatische Überspannungen und dadurch verursachten elektrostatischen Entladungen (Electrostatic Discharge (ESD)). Diese ESD-Schutzstrukturen sind zwischen dem Ein gangspad von integrierten Schaltung und den zu schützenden Eingangs- oder Ausgansanschlüssen angeordnet und sorgen da für, daß bei Einkopplung einer parasitären Überspannung die ESD-Schutzstruktur durchschaltet und der parasitäre Überspan nungsimpuls abgeleitet wird. Derartige Überspannungsimpulse können im Extremfall zur Zerstörung der integrierten Schal tung führen.

Mit der immer weiter zunehmenden Strukturverkleinerung in der Halbleitertechnologie wird es jedoch immer schwieriger, ESD- Schutzstrukturen bereitzustellen, die einen solchen parasitä ren Überspannungsimpuls erkennen. Insbesondere bei derzeiti gen und zukünftigen CMOS-Technologien ist es aufgrund der ge ringen Fensterbreite zwischen Betriebsspannung und Durch bruchspannung der Schaltungselemente der integrierten Schal tungen sehr wichtig, daß die entsprechenden ESD-Schutz strukturen in einem sehr eng vorgegebenen Spannungsbereich definiert und reproduzierbar einschalten.

In dem eingangs genannten Artikel von Chen et al. und in Fig. 1 ist eine gattungsgemäße ESD-Schutzstruktur angegeben, bei der das Schutzelement durch eine Reihenschaltung einer Durchbruchdiode und einem Widerstand getriggert wird. Fig. 1 zeigt eine integrierte Schaltung 1, die über eine Verbin dungsleitung 2 mit einem Anschlußpad 3 verbunden ist. Zwi schen das Anschlußpad 3 und der integrierten Schaltung 1 ist eine ESD-Schutzstruktur 4 angeordnet. Die ESD-Schutzstruktur 4 in Fig. 1 besteht aus einem Schutztransistor 5, dessen Laststrecke zwischen der Verbindungsleitung 2 und einem An schluß 6, der mit einem Bezugspotential VSS beaufschlagt ist, geschaltet ist. Parallel zur Laststrecke des Schutztransi stors 5 ist eine Serienschaltung bestehend aus einer Trigger diode 7 und einem Widerstand 8 geschaltet. Der Mittelabgriff 9 dieser Serienschaltung ist mit dem Steueranschluß des Schutztransistors 5 verbunden. Übersteigt die am Anschlußpad 3 anliegende Spannung die Durchbruchspannung der Triggerdiode 7, so wird über das Potential am Mittelabgriff 9 der Steuer anschluß des Schutztransistors 6 derart angesteuert, daß der Schutztransistor 5 und somit die Schutzstruktur 4 eingeschal tet werden.

Problematisch hierbei ist jedoch die Herstellung einer sol chen Triggerdiode, die eine möglichst definierbare und repro duzierbare Durchbruchspannung aufweist. Darüber hinaus darf der Wert der Durchbruchspannung bei verschiedenen ESD- Schutzstrukturen nicht zu stark schwanken.

Eine weitere Forderung besteht darin, daß die Triggerdiode im ausgeschalteten Zustand einen möglichst geringen Leckstrom aufweisen darf.

Häufig wird daher als Triggerdiode eine n+/p+ Zenerdiode ver wendet. Mit einer solchen Triggerdiode lassen sich zwar sehr niedrige Durchbruchspannungen erzielen, jedoch wird uner wünschterweise ein sehr hoher Leckstrom erzeugt. Im Gegensatz dazu weisen Triggerdioden, die niedrig dotierte p⁺-Gebiete und/oder n⁺-Gebiete aufweisen und somit geringere Leckströme aufweisen, sehr hohe Durchbruchsspannungswerte auf.

Ein weiteres Problem besteht darin, daß die Durchbruchsspan nungswerte der Triggerdioden in der Regel ausschließlich über die Dotierungskonzentrationen einstellbar sind, was mitunter sehr stark in die Funktionalität der übrigen Schaltungsele mente (i. e. Schutztransistor, Widerstand) der ESD- Schutzstruktur eingreift.

Häufig werden daher lateral ausgebildete Triggerdioden einge setzt, die durch Justierung der p⁺-Gebiete gegenüber den ent sprechenden n⁺-Gebieten, die im geringen Abstand zueinander angeordnet sind, erzeugt werden. Bei solchen lateralen Trig gerdioden kann die Durchbruchsspannung auf einfache Weise ausschließlich über Layout-Maßnahmen eingestellt werden. Al lerdings kommt es aufgrund der begrenzten Justiergenauigkeit dieser Layout-Maßnahmen in der Regel zu unerwünschten bzw. inakzeptablen Schwankungen der Durchbruchsspannung.

Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung daher die Aufgabe zugrunde, eine ESD-Schutzstruktur der eingangs genannten Art bereitzustellen, deren Trigger diode eine möglichst niedrige Durchbruchsspannung bei gleich zeitig niedrigen Leckstrom aufweist. Ferner soll die Durch bruchsspannung dieser Triggerdiode möglichst definiert ein stellbar sein und keinen allzugroßen Schwankungen unterworfen sein.

Erfindungsgemäß wird diese Aufgabe durch eine ESD- Schutzstruktur mit den Merkmalen des Patentanspruchs 1 sowie durch ein Verfahren zur Herstellung einer solchen ESD- Schutzstruktur mit den Merkmalen des Patentanspruchs 9 ge löst.

Die erfindungsgemäße ESD-Schutzstruktur weist als Trigger diode eine selbstjustierte, laterale p⁺/n⁺ Diode auf. Diese laterale Triggerdiode ist nahezu unabhängig von Justiergenau igkeiten. Die n⁺- und p⁺-Gebiete werden hierbei auf gegen überliegenden Seiten einer Gateelektrode implantiert. Die Kanten der Lackmasken der jeweiligen Prozessdiffusionen wer den so auf diese Gateelektrode gelegt, daß diese innerhalb der Grenzen der Justiermöglichkeiten immer auf der Gateelek trode zu liegen kommen. Auf diese Weise ist der Abstand zwi schen n⁺-Gebiet und p⁺-Gebiet lediglich durch die Gateelek trodenlänge oder -weite, die sehr gut kontrollierbar sind, gegeben. Dieses Vorgehen ist lediglich dadurch begrenzt, daß die minimale Gateelektrodenlänge die zweifache maximale Ju stierungenauigkeit nicht unterschreiten darf, um die oben ge nannten Bedingungen zu erfüllen.

Mit der erfindungsgemäßen ESD-Schutzstruktur bzw. dem erfin dungsgemäßen Layout-Verfahren zur Herstellung der Trigger diode dieser ESD-Schutzstruktur läßt sich der Wert der Durch bruchsspannung exakt bestimmen bzw. reproduzieren.

Der besondere Vorteil der Erfindung besteht darin, daß die Gateelektrode gewissermaßen als "Abstandshalter" zwischen den p⁺-Gebieten und n⁺-Gebieten der Triggerdiode verwendet wird. Diese so hergestellte Triggerdiode dient dann als Triggerele ment für die ESD-Schutzstruktur.

Als Schaltelement für die ESD-Schutzstruktur wird typischer weise ein Schalttransistor, der bipolar oder in CMOS- Technologie ausgebildet sein kann, verwendet. Es wäre selbst verständlich auch denkbar, daß das Schutzelement als Thyri stor ausgebildet ist.

In einer vorteilhaften Ausgestaltung der Erfindung läßt sich die Durchbruchsspannung der Triggerdiode auch über eine ge eignete Gateelektrodenbeschaltung zusätzlich beeinflussen.

Vorteilhafte Ausgestaltungen und Weiterbildungen sind die Kennzeichen der weiteren Unteransprüche.

Nachfolgend wird die Erfindung anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:

Fig. 1 eine bekannte ESD-Schutzstruktur für eine integrierte Schaltung;

Fig. 2 eine schematische Darstellung des erfindungsgemäßen Verfahrens zur Herstellung einer selbstjustierenden Triggerdiode der erfindungsgemäßen ESD-Schutz struktur;

Fig. 3 eine schematische Darstellung der Realisierung einer ESD-Schutzstruktur, die als Thyristor mit selbstju stierender Triggerdiode ausgebildet ist.

In allen Figuren der Zeichnung sind gleiche bzw. funktions gleiche Elemente mit gleichen Bezugszeichen versehen.

Fig. 2 eine schematische Darstellung des erfindungsgemäßen Verfahrens zur Herstellung einer selbstjustierenden Trigger diode für eine erfindungsgemäße ESD-Schutzstruktur;

In Fig. 2 ist mit 10 ein Ausschnitt eines Halbleiterkörpers bezeichnet. Der Halbleiterkörper 10 besteht im vorliegenden Ausführungsbeispiel aus dotiertem Siliziumsubstrat. Auf der Oberfläche 11 ist eine Gateelektrode 12 angeordnet.

Die Gateelektrode 12 ist typischerweise rechteckig bzw. als Leiterbahn ausgebildet. Es wäre selbstverständlich auch denk bar, daß die Gateelektrode 12 kreisförmig, hexagonal, etc. ausgebildet ist. Die Gateelektrode 12 ist typischerweise als Polysiliziumgateelektrode ausgebildet. Es wäre selbstver ständlich auch denkbar, daß die Gateelektrode 12 beispiels weise aus Metall- oder Metallsilizidelektrode ausgebildet ist.

In der Teilfigur 2a ist zusätzlich ein Teil der Oberfläche 11 mit einer Photolackmaske 14a bedeckt. Die Photolackmaske 14a bedeckt hier den linken Teil der Oberfläche 11 des Halblei terkörpers 10 und zusätzlich einen Teil der Gateelektrode 12. Dabei wird die Kante 15a der Photolackmaske 14a derart auf die Gateelektrode 12 gelegt, daß sie definiert sämtliche Tei le links von der Gateelektrode 12 abdeckt und keinesfalls Teile der Oberfläche 11 rechts der Gateelektrode 12 über deckt. Dies ist auch ohne große Schwierigkeiten möglich, da die Gateelektrode 12 eine derart große Strukturgröße auf weist, daß die Kante 15a immer auf der Gateelektrode 12 zu liegen kommt.

Nach der Strukturierung der Photolackmaske 14a und Justierung der Kante 15a direkt über der Gateelektrode 12 wird der Halb leiterkörper 10 mit p-dotierenden Ionen implantiert. Über diese p-Implantation läßt sich unterhalb der Oberflächenbe reiche 11, die nicht von der Photolackmaske 14a und der Ga teelektrode 12 abgedeckt sind, eine im vorliegenden Ausfüh rungsbeispiel stark p⁺-dotierte Anodenzone 16 erzeugen. Nach dem die Anodenzone 16 implantiert wurde, kann die Photolack maske 14a wieder von der Oberfläche 11 des Halbleiterkörpers 10 abgelöst werden.

Anschließend wird über einen weiteren Lithographieprozeß der Halbleiterkörper 10 strukturiert, so daß die Photolackmaske 14b auf den rechts von der Gateelektrode 12 liegenden Ober flächenbereichen 11 aufgebracht wird (siehe Teilfigur 2b). Das Aufbringen der zweiten Photolackmaske 14b und die Justie rung dessen Kante 15b erfolgt auf gleiche Art und Weise wie oben unter Teilfigur 2a beschrieben. Anschließend wird ein zweiter Implantationsprozeß eingesetzt, um n-dotierende Ionen in den Halbleiterkörper 10 zu implantieren. Bei diesem zwei ten Implantationsprozeß wird in den Oberflächebereichen 11, die nicht von der zweiten Photolackmaske 14b und der Ga teelektrode 12 abgedeckt sind eine p⁺-dotierte Kathodenzone 17 erzeugt. Anschließend wird die zweite Photolackmaske 14b wieder von der Oberfläche 11 des Halbleiterkörpers 10 durch einen geeigneten Ätzprozeß abgelöst.

Die Dotierungskonzentrationen der Zonen 16, 17 läßt sich da bei über die Implantationsdosis, die Tiefe der Zone 16, 17 über die Implantationsenergie gezielt einstellen.

Im Bereich der Gateelektrode 12 und der Photolackmasken 14a, 14b gelangen die p-dotierenden Atome nicht in den Halbleiter körper 10, sondern bleiben im entsprechenden Fotolack der Photolackmasken 14a, 14b bzw. dem Polysilizium der Gateelek trode 12 stecken. Hierbei ist lediglich darauf zu achten, daß die Dicken der Gateelektrode 12 und der Photolackmaske 14 ausreichend dick gewählt werden.

Auf diese Weise entsteht eine Triggerdiode (siehe Teilfigur 2c), die eine stark n-dotierte Kathodenzone 17 und eine stark p-dotierte Anodenzone 16 aufweist. Diese beiden Zonen 16, 17 sind selbstjustierend bezüglich der Kanten der Gateelektrode 12 hergestellt worden. Die beiden Zonen 16, 17 sind somit voneinander beabstandet, wobei der Abstand L dieser beiden Zonen 16, 17 im wesentlichen der entsprechenden Länge der Ga teelektrode 12 entspricht. Die Gateelektrode 12 entspricht somit gewissermaßen einem "Abstandshalter" zwischen Anodenzo ne 16 und Kathodenzone 17. Diese so hergestellte Triggerdiode kann dann als Triggerelement für die ESD-Schutzstruktur ver wendet werden. Der exakt definierbare Abstand L gewährleistet eine exakt einstellbare Durchbruchspannung der Triggerdiode und somit der ESD-Schutzstruktur.

Fig. 3 zeigt in einem Teilschnitt eine schematische Darstel lung der Realisierung einer erfindungsgemäßen ESD-Schutz struktur bestehend aus einem Thyristor 5a, der von einer Triggerdiode 3 angesteuert wird.

In dem p-dotierten Substrat des Halbleiterkörpers 10 ist eine n-dotierte Wanne 20 angeordnet. In der Wanne ist eine erste p⁺-dotierte Zone 21 an der Oberfläche 11 des Halbleiterkör pers 10 eingebettet. Ferner sind eine n⁺-dotierte Kathodenzo ne 17 sowie eine erste n⁺-dotierte Zone 22 derart in die Oberfläche 11 des Halbleiterkörpers 10 eingebettet, daß diese sowohl mit der Wanne 21 als auch mit dem p-Substrat des Halb leiterkörpers 10 verbunden sind. Ferner ist noch eine zweite n⁺-dotierte Zone 23 und eine zweite p⁺-dotierte Zone 24 in den Halbleiterkörper 10 eingebettet.

Zwischen den Zonen 22, 23 ist eine Kanalzone 25 vorgesehen, die über eine Kanalsteuerelektrode steuerbar ist.

Die Zonen 23, 24 sind jeweils mit dem Anschluß 6 und somit mit dem Bezugspotential VSS verbunden. Die Zonen 17, 21 sind jeweils mit dem Anschlußpad 3 verbunden. Die Zonen 17, 20, 21, 22, 23, 24 bilden dabei den Thyristor 5a der ESD- Schutzstruktur. Die Anodenzone 16, die mit der Gateelektrode verbunden ist, und die Kathodenzone 17 bilden die Trigger diode, die den Thyristor ansteuert.

Nachfolgend wird die Funktionsweise der erfindungsgemäßen ESD-Schutzstruktur gemäß Fig. 3 näher erläutert.

Wird über das Anschlußpad 3 ein Störsignal eingekoppelt und überschreitet dieses Störsignal die Durchbruchspannung der Triggerdiode 7, dann steuert diese Triggerdiode 7 den Steuer transistor des Thyristors 5a derart an, daß die Raumladungs zone am pn-Übergang des in Diodenschaltung geschalteten An steuertransistors zusammen besteht und der Ansteuertransistor durchschaltet. Dadurch wird der Basisanschluß des Schalttran sistors des Thyristors 5a derart angesteuert, daß dieser bei ausreichend hohem Ansteuerstrom ebenfalls leitend gesteuert wird. Damit ergibt sich ein Strompfad vom Anschlußpad 3 über die Kathodenzone 17, die Wanne 21, die Zone 22, den Kanal 25 zu der Zone 23 und somit zum Anschluß 6. Das Störsignal wird somit auf den Anschluß 6 und somit das Bezugspotential VSS abgeleitet und gelangt damit nicht in die integrierte Schal tung 1.

Die erfindungsgemäße ESD-Schutzstruktur eignet sich insbeson dere in einer komplexen integrierten Schaltung, wie z. B. ei nem Mikrokontroller, einem Halbleiterspeicher oder einem Lo gikbauteil. Die integrierte Schaltung wie die dazugehörige ESD-Schutzstruktur sind vorzugsweise bipolar realisiert bzw. in Smart-Power-Technologie hergestellt. Besonders vorteilhaft ist es jedoch auch, wenn die integrierte Schaltung sowie die ESD-Schutzstruktur in CMOS-Technologie hergestellt sind.

Bezugszeichenliste

1

integrierte Schaltung

2

Verbindungsleitung

3

Anschlußpad

4

ESD-Schutzstruktur

5

Schaltelement, Schalttransistor

5

a (Schalt-)Thyristor

6

Anschluß

7

Triggerdiode

8

Widerstand

9

Mittelabgriff

10

Halbleiterkörper

11

Oberfläche

12

Gateelektrode

14

a,

14

b Photolackmaske

15

a,

15

b seitliche Kante der Photolackmaske

16

Anodenzone, p⁺

-Gebiete

17

Kathodenzone, n⁺

-Gebiete

20

Wanne

21

,

24

p-dotierte Zonen

22

,

23

n-dotierte Zonen

25

Kanalzone

26

Kanalsteuerelektrode
VSS Bezugspotential
L Länge der Gateelektrode, Abstand von Kathodenzone und Anodenzone

Claims

1. ESD-Schutzstruktur zum Schutz von integrierten Schaltun gen,

- mit einem Schutzelement, dessen Laststrecke zwischen einem Anschlußpad, das über eine elektrisch leitende Verbindung mit der integrierten Schaltung verbunden ist, und einem An schluß, das ein Bezugspotential aufweist, geschaltet ist,
- mit einer lateral ausgebildeten Triggerdiode, die zwischen dem Steueranschluß des Schutzelementes und dem Anschlußpad angeordnet ist und die bei Überschreiten einer Durchbruchs spannung das Schutzelement durchschaltet,
- mit einer Gateelektrode,

dadurch gekennzeichnet daß die laterale Triggerdiode eine Anodenzone und eine Katho denzone aufweist, wobei die Anodenzone und die Kathodenzone bezüglich der Gateelektrode justiert sind und der Abstand zwischen Anodenzone und Kathodenzone der Weite oder der Länge der Gateelektrode entspricht.

2. ESD-Schutzstruktur nach Anspruch 1, dadurch gekennzeichnet, daß das Schutzelement als Thyristor oder als Transistor aus gebildet ist.

3. ESD-Schutzstruktur nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Triggerdiode als Zenerdiode mit niedriger Durchbruch spannung ausgebildet ist.

4. ESD-Schutzstruktur nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Triggerdiode als PIN-Schaltdiode mit niedriger Durch bruchspannung ausgebildet ist.

5. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Länge oder die Weite mindestens so groß ist, wie die zweifache maximale Justierungenauigkeit.

6. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gateelektrode mit Schaltungsmitteln verbunden ist, über die die Durchbruchsspannung der Triggerdiode veränderbar sind.

7. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Gateelektrode zumindest teilweise aus Polysilizium besteht.

8. ESD-Schutzstruktur nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Anodenzone und die Kathodenzone jeweils sehr hohe Do tierungskonzentrationen aufweisen.

9. Verfahren zur Herstellung einer ESD-Schutzstruktur nach einem oder mehreren der vorstehenden Ansprüche mit den fol genden Verfahrensschritten:

a) Ein Halbleiterkörper, auf dessen Oberfläche eine Gateelek trode angeordnet ist, wird bereitgestellt;
b) Ein Teil der Oberfläche wird derart strukturiert, daß eine Maskenkante direkt über der Gateelektrode angeordnet ist;
c) In die nicht strukturierten Bereiche der Oberfläche werden Dotierstoffe vom ersten Leitungstyp eingebracht und an schließend wird die Maske wieder abgelöst;
d) Die Oberfläche des Halbleiterkörpers wird erneut struktu riert, wobei die Maske auf jeweils anderen Bereichen der Oberfläche angeordnet sind und die Kante der Maske widerum oberhalb der Gateelektrode angeordnet ist;
e) In den Halbleiterkörper werden Dotierstoffe vom zweiten Leitungstyp eingebracht und anschließend wird die Maske wieder abgelöst;

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Einbringen der Dotierstoffe über Ionenimplantation erfolgt.

11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß die Strukturmaske über einen Lithographieprozeß erzeugt wird und zumindest teilweise einen Fotolack enthält.