DE10216015A1

DE10216015A1 - Überspannungsschutzschaltung

Info

Publication number: DE10216015A1
Application number: DE10216015A
Authority: DE
Inventors: Mutsuo Nishikawa; Katsumichi Ueyanagi; Katsuyuki Uematsu; Akio Kitamura
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-04-13
Filing date: 2002-04-11
Publication date: 2002-10-17
Also published as: US20020186518A1; JP2002313949A; KR20020079565A

Abstract

Eine Überspannungsschutzschaltung umfaßt einen externen Stromversorgungsanschluß zum Anlegen einer Speisespannung von außen, einen Masseanschluß zum Anlegen eines elektrischen Massepotentials von außen, einen internen Stromversorgungsanschluß zum Anlegen der von außen zugeführten Speisespannung an eine integrierte CMOS-Schaltung, die zu schützen ist, eine Spannungsteilerschaltung, die zwischen den externen Stromversorgungsanschluß und den Masseanschluß geschaltet ist und die an den externen Stromversorgungsanschluß angelegte Spannung teilt, eine Inverterschaltung, die zwischen den externen Stromversorgungsanschluß und den Masseanschluß geschaltet ist und in welche die Spannung am Spannungsteilerpunkt der Spannungsteilerschaltung eingegeben wird, und ein Schaltelement, das zwischen den externen Stromversorgungsanschluß und den internen Stromversorgungsanschluß geschaltet ist und abhängig vom Ausgangssignal der Inverterschaltung ein- und ausschaltbar ist. Die Spannungsteilerschaltung, die Inverterschaltung und das Schaltelement sind auf demselben Halbleitersubstrat wie die CMOS-Schaltung ausgebildet.

Description

Die vorliegende Erfindung betrifft eine Überspannungsschutzschaltung, die integrierte CMOS- Schaltungen, welche in elektrischen Einrichtungen, elektronischen Anlagen und dergleichen, beispielsweise in Automobilen, medizinischen Geräten oder in der Industrie verwendet werden, gegen Überspannungszustände oder Spannungsstöße schützt, welche von der Stromversorgung her anliegen können, und betrifft insbesondere eine Überspannungsschutzschaltung, die zusammen mit integrierten CMOS-Schaltungen auf einem Halbleitersubstrat hergestellt werden kann.

In der Vergangenheit sind verschiedene Überspannungsschutzschaltungen für Steuersysteme und für elektrische Komponenten und elektronische Komponenten wie integrierte Schaltungen vorge schlagen worden, die in Steuersystemen enthalten sind, welche beispielsweise in Automobilen montiert sind. Die elektrischen und elektronischen Komponenten für Automobile werden in einer Umgebung eingesetzt, bei der eine hohe Wahrscheinlichkeit relativ großer Speisespannungs schwankungen besteht, was Maßnahmen zur Verhinderung von Fehlfunktionen und Beschädigungen infolge der Schwankungen der Speisespannung erforderlich macht.

Übliche herkömmliche Überspannungsschutzschaltungen verwendeten einer Zenerdiode oder einen Widerstand etc. außerhalb des zu schützenden IC-Chips. Solche extern eingesetzten Elemente führten jedoch zu einer erhöhten Anzahl von Teilen und zusätzlicher Montagearbeit, was wiederum mit höheren Kosten verbunden war. Deshalb hat es in den letzten Jahren Vorschläge gegeben, Überspannungsschutzschaltungen unter Verwendung von Bipolartransistoren in IC-Chips zu integrieren (s. beispielsweise JP 6-254366 A).

Die Herstellung solcher herkömmlichen Überspannungsschutzschaltungen unter Verwendung von Bipolartransistoren erfordert jedoch einen BiCMOS-Herstellungsprozeß, durch den die Herstellungs kosten erhöht werden. Da ferner die Schutzschaltung viele Elemente aufweist und es viele Stellen gegeben hat, wo die Elemente robust gegenüber hohen Spannungen sein mußten zur Vorbereitung für Zeiten der Eingabe hoher Speisespannungen, ergab sich auch das Problem, daß durch die Schutzschaltung die physische Größe der Schaltungsanordnung erhöht wurde, sowie das Problem erhöhter Herstellungskosten infolge eines komplexeren Herstellungsprozesses.

Aufgabe der Erfindung ist es, eine Überspannungsschutzschaltung zu schaffen, die mit weniger Elementen aufgebaut werden kann und auf demselben Substrat wie die zu schützende integrierte CMOS-Schaltung ausgebildet werden kann.

Diese Aufgabe wird erfindungsgemäß durch eine Überspannungsschutzschaltung gemäß Patentan spruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Überspannungsschutzschaltung der vorliegenden Erfindung enthält eine Spannungsteilerschal tung, die die von außen angelegte Spannung teilt, eine Inverterschaltung, die als Eingangsspannung die Spannung am Spannungsteilerpunkt der Spannungsteilerschaltung erhält, und ein Schaltele ment, welches auf der Grundlage des Ausgangssignals der Inverterschaltung in den Sperrzustand versetzt wird, wenn eine Überspannung anliegt, um dadurch zu verhindern, daß die Überspannung an die zu schützende integrierte CMOS-Schaltung gelangt. Wenn keine Überspannung anliegt, befindet sich das Schaltelement im Durchlaßzustand und liefert dann die Speisespannung an die integrierte CMOS-Schaltung. Die erwähnten Teile der Schutzschaltung sind alle auf demselben Halbleitersubstrat wie die integrierte CMOS-Schaltung ausgebildet.

Die Spannungsteilerschaltung, die die von außen gelieferte Spannung teilt, die Inverterschaltung, die die Teilspannung von der Spannungsteilerschaltung als Eingangsspannung bekommt, und das Schaltelement, das verhindert, daß eine Überspannung an die integrierte CMOS-Schaltung gelangt, werden alle auf demselben Halbleitersubstrat wie die zu schützende CMOS-Schaltung selbst ausgebildet.

Die Inverterschaltung und das Schaltelement gemäß der Erfindung können unter Verwendung von Hochspannungs-MOS-Transistoren aufgebaut werden. Dies erleichtert es, eine Überspannungs schutzschaltung zu schaffen, die imstande ist, hohen Spannungen standzuhalten.

Im Fall der Weiterbildung des Anspruchs 4 kann die Wannenzone gleichzeitig mit einer Wannenzone des ersten Leitfähigkeitstyps für die zu schützende CMOS-Schaltung hergestellt werden. Die Offsetzone und die Basiszone können gleichzeitig mit den Widerstandselementen ausgebildet werden, die beispielsweise die Spannungsteilerschaltung bilden bzw. in der Wechselrichterschaltung enthalten sind. Auch die Sourcezone, die LOCOS-Oxidschicht, die Drainzone, die Gateisolierschicht, die Gateelektrode, die Sourceelektrode und die Drainelektrode können alle gleichzeitig mit ähnlichen Zonen, Schichten bzw. Elektroden für die schützende CMOS-Schaltung hergestellt werden.

Wenn der Durchlaßwiderstand des Schaltelements zur Vermeidung von Leistungs- bzw. Spannungs verlusten im Schaltelement der Überspannungsschutzschaltung niedrig ausgelegt ist, kann gemäß Weiterbildung in Anspruch 6 eine Zenerdiode mit einer Durchbruchspannung, die nicht höher ist als die maximale Nennspannung der zu schützenden CMOS-Schaltung zwischen den Masseanschluß und den Anschluß geschaltet werden, der die Speisespannung an die zu schützende CMOS- Schaltung liefert, d. h. den internen Stromversorgungsanschluß. Wenn dies gemacht wird, wird die Durchbruchspannung der Zenerdiode, die an die zu schützende CMOS-Schaltung angelegte Spannung auf einen Pegel klemmen, der nicht oberhalb der maximalen Nennspannung der CMOS- Schaltung liegt, selbst wenn eine von außen angelegte Überspannung in Form eines so steilen Spannungsstoßes anliegt, daß die Überspannungsschutzschaltung nicht zu folgen vermag.

Gemäß Weiterbildung des Anspruchs 7 kann eine Zenerdiode auch zwischen den externen Stromversorgungsanschluß und Masse geschaltet werden. In diesem Fall ist die Durchbruchspan nung der Zenerdiode höher als die Spannung, bei der das Schaltelement vom Einschaltzustand in den Ausschaltzustand wechselt, aber immer noch niedriger als die niedrigere der maximalen Nenn spannung der Inverterschaltung und der maximalen Nennspannung des Schaltelements. In diesem Fall wird die Durchbruchspannung der Zenerdiode die an die Überspannungsschutzschaltung angelegte Spannung auf eine Spannung in einem Bereich klemmen, innerhalb dessen die Über spannungsschutzschaltung nicht beschädigt wird, selbst wenn eine hohe Spannung, etwa infolge einer statischen Entladung, an die Schaltung angelegt wird, ohne mit dem Ein-/Aus-Schaltbetrieb des Schaltelements unter normalen Umständen in Kollision zu geraten.

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild des Aufbaus einer Überspannungsschutzschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung,

Fig. 2 eine Querschnittsansicht eines Beispiels eines bei der Überspannungsschutzschaltung des ersten Ausführungsbeispiels eingesetzten p-Hochspannungs-MOS-Transistors,

Fig. 3 ein Schaltbild des Aufbaus einer Überspannungsschutzschaltung gemäß einem zweiten Ausführungsbeispiel der Erfindung, und

Fig. 4 ein Schaltbild des Aufbaus einer Überspannungsschutzschaltung gemäß einem dritten Ausführungsbeispiel der Erfindung.

Erstes Ausführungsbeispiel

Fig. 1 zeigt ein Schaltbild des Aufbaus einer Überspannungsschutzschaltung (ÜS-Schaltung) gemäß einem ersten Ausführungsbeispiel der Erfindung. Die ÜS-Schaltung 1 enthält einen Spannungsteiler 2, einen Inverter 3 und ein Schaltelement 4 und ist auf dem gleichen Halbleitersubstrat wie die zu schützende integrierte CMOS-Schaltung 5 ausgebildet. In Fig. 1 stellt 11 einen externen Stromver sorgungsanschluß dar, während 12 ein Masseanschluß ist. An die Anschlüsse 11 und 12 wird von außen eine Speisespannung angelegt. 13 ist ein interner Stromversorgungsanschluß, über den die Schaltung 5 mittels der an den Anschluß 11 angelegten Speisespannung gespeist wird, während 14 der zugehörige interne Masseanschluß ist, der das Massepotential für die Schaltung 5 liefert.

Der Spannungsteiler 2 enthält beispielsweise zwei Widerstandselemente 21 und 22, die in Reihe geschaltet sind. Ein Ende des Widerstandselements 21 ist mit dem Anschluß 11 verbunden, während das andere Ende mit dem einen Ende des Widerstandselements 22 verbunden ist. Das andere Ende des Widerstandselements 22 ist mit den Masseanschlüssen 12 und 14 verbunden. Der Inverter enthält beispielsweise einen ersten p-Hochspannungs-MOS-Transistor (nachfolgend als "erster PDMOS" bezeichnet) 31 sowie ein Widerstandselement 32. Der Sourceanschluß des ersten PDMOS 31 ist mit dem Anschluß 11 verbunden, der Gateanschluß ist mit dem Verbindungspunkt zwischen den Widerstandselementen 21 und 22, d. h. dem Spannungsteilerpunkt verbunden, und der Drainanschluß des ersten PDMOS 31 ist mit einem Ende des Widerstandselements 32 verbunden. Das andere Ende des Widerstandselements 32 ist mit den Masseanschlüssen 12 und 14 verbunden.

Das Schaltelement 4 umfaßt beispielsweise einen zweiten p-Hochspannungs-MOS-Transistor (nachfolgend als "zweiter PDMOS" bezeichnet) 41. Von diesem zweiten PDMOS 41 ist der Source anschluß mit dem Anschluß 11 verbunden, der Gateanschluß mit dem Drainanschluß des ersten PDMOS 31 und der Drainanschluß mit dem Anschluß 13.

Nachfolgend soll ein Beispiel für den Aufbau des ersten PDMOS 31 und des zweiten PDMOS 41 anhand von Fig. 2 beschrieben werden. Fig. 2 ist eine Querschnittsansicht eines Beispiels für die Struktur solch eines PDMOS, wie er bei der ersten Ausführungsform der Erfindung eingesetzt wird. Die linke Seite in Fig. 1 zeigt einen Längsschnitt der Struktur des PDMOS 31 bzw. 41, während die rechte Seite in Fig. 2 einen Querschnitt eines n-Kanal MOSFET 76 und eines p-Kanal MOSFET 75 der CMOS-Schaltung 5 zeigt, die auf demselben Halbleitersubstrat wie der PDMOS 31 und der PDMOS 41 ausgebildet ist. Eine n-Wannenzone 62 ist an der einen Seite eines p-Substrats 61 ausgebildet. Eine p-Offsetzone 67 und eine p-Sourcezone 65 sind mit geringem Abstand voneinan der im Oberflächenbereich der Wannenzone 62 ausgebildet.

Eine dicke Oxidschicht (LOCOS) 66 ist selektiv auf einem Teil der Oberfläche der Offsetzone 67 ausgebildet. In der Oberflächenschicht der Offsetzone 67 ist eine p-Drainzone 68 auf der von der Sourcezone 65 abgewandten Seite der Oxidschicht 66 ausgebildet. Außerdem ist eine n-Basiszone 63 mit einer Dotierstoffkonzentration, die größer als die der Wannenzone 62 ist, in der Wannenzone 62 ausgebildet und liegt außerhalb der Sourcezone 65 oder umgibt letztere. Mit 69 ist in Fig. 2 eine Gateisolierschicht bezeichnet, 70 ist eine Gateelektrode, 71 ist eine Sourceelektrode und 72 ist eine Drainelektrode.

Die Wannenzone 62 des PDMOS 31 und diejenige des PDMOS 41 werden gleichzeitig mit einer n- Wannenzone 73 für den p-Kanal MOSFET 75 ausgebildet. Demzufolge besteht keine Notwendigkeit einer speziellen Maske oder eines gesonderten Prozesses, etwa einer Ionenimplantation, zur Herstellung der Wannenzonen 62 für den PDMOS 31 oder den PDMOS 41. Die Offsetzone 67 und die Basiszone 63 des PDMOS 31 und die entsprechenden Zonen des PDMOS 41 können gleichzei tig mit den Widerstandselementen 21, 22 und 32 und/oder Widerstandselementen in der CMOS- Schaltung 5 ausgebildet werden. Daher besteht auch hier keine Notwendigkeit für besondere Masken oder gesonderte Prozesse, etwa einer Ionenimplantation, zur Herstellung dieser Offsetzo nen 67 oder der Basiszonen 63 für den PDMOS 31 bzw. den PDMOS 41. Somit können der PDMOS 31 und der PDMOS 41 praktisch ohne besondere Masken oder zusätzliche Prozesse hergestellt werden, d. h. die ÜS-Schaltung 1 kann gleichzeitig mit der Herstellung der CMOS-Schaltung 5 ausgebildet werden.

Als nächstes wird die Betriebsweise der ÜS-Schaltung 1 mit dem oben beschriebenen Aufbau beschrieben. Zur Vereinfachung der Erläuterung, aber ohne jegliche Beschränkung der Erfindung werden die Widerstandswerte der Widerstandselemente 21, 22 und 23 als 40 kΩ, 200 kΩ bzw. 500 kΩ angenommen, und die maximale Nennspannung für diese Widerstandselemente betrage 80 V.

Außerdem wird die Schwellenspannung des ersten und zweiten PDMOS 31, 41 zu beispielsweise Vth = 1,0 V angenommen, die Source-Drain-Stehspannung dieser PDMOS 31 und 41 zu 30 V und die Source-Gate-Stehspannung jeweils zu 7 V. Zusätzlich betrage der maximale Nennwert für die an die CMOS-Schaltung 5 angelegte Spannung 7 V.

Zunächst soll der Fall betrachtet werden, daß an dem externen Stromversorgungsanschluß 11 eine Spannung unterhalb von 6 V anliegt (diese und die nachfolgenden Spannungen sind auf das Massepotential an den Anschlüssen 12 und 14 bezogen, soweit nichts anderes ausgeführt ist). Die Spannung zwischen Source und Gate des ersten PDMOS 31 bestimmt sich aus der Differenz zwischen der Spannung am Anschluß 11 und der Spannung am Spannungsteilerpunkt des Span nungsteilers 2. Im angenommenen Fall von weniger als 6 V am Anschluß 11 beträgt der Spannungs abfall über dem Widerstandselement 21 weniger als 1 V, so daß die Spannung zwischen Source und Gate des ersten PDMOS 31 unter 1 V liegt. Folglich befindet sich der PDMOS 31 im Sperrzustand und stellt zwischen seiner Source und seiner Drain eine hohe Impedanz dar.

Da diese Impedanz ausreichend größer als der Wert des Widerstandselements 32 ist, ist das Potential am Drainanschluß des PDMOS 31 nahe dem Massepotential, und die Spannung am Drainanschluß entsprechend gering. Anders ausgedrückt, die Ausgangsspannung des Inverters 3 ist im wesentlichen 0 V, weshalb der zweite PDMOS 41 im Durchlaßzustand ist. Demzufolge wird die am externen Stromversorgungsanschluß 11 anliegende Spannung an den internen Stromversorgungs anschluß 13 angelegt und damit der CMOS-Schaltung 5 zugeführt. Der Durchlaßwiderstand des PDMOS 41 sollte möglichst niedrig sein, um den Leistungs- und Spannungsverlust im PDMOS 41 zu begrenzen, obwohl dies auch vom Stromverbrauch der CMOS-Schaltung 5 abhängt.

Wenn die Spannung am Anschluß 11 6 V annimmt, wird der Spannungsabfall über dem Wider standselement 21 1 V, so daß die Spannung zwischen Source und Gate des ersten PDMOS 31 1 V beträgt. Folglich fängt der PDMOS 31 an zu leiten und elektrischer Strom beginnt durch den diesen PDMOS 31 und das Widerstandselements 32 enthaltenden Weg zu fließen. Damit beginnt auch die Spannung am Drainanschluß des PDMOS 31 zu steigen.

Wenn die Spannung am Anschluß 11 weiter steigt und 6 V überschreitet, wird der erste PDMOS 31 vollständig leitend, so daß der p-Durchlaßwiderstand dieses PDMOS 31 wesentlich geringer als der Widerstandswert (500 kΩ) des Widerstandselements 32 wird. Als Folge davon steigt die Spannung am Drainanschluß des PDMOS 31 steil an, bis sie einen Wert nahe dem der Spannung am Anschluß 11 erreicht, und der zweite PDMOS 41, der diese Spannung als Eingangsspannung an seinem Gate erhält, wechselt rasch in den Sperrzustand, d. h. einen Zustand hoher Impedanz. In diesem Sperrzu stand des PDMOS 41, ist dessen Impedanz wesentlich größer als die Schaltungsimpedanz der CMOS-Schaltung 5 vom Anschluß 13 aus gesehen, so daß das Potential am Anschluß 13 in die Nähe des Massepotentials fällt. Aufgrund dieser Betriebsweise wird die an die CMOS-Schaltung 5 angelegte Spannung niedriger als die maximale Nennspannung von 7 V, selbst wenn eine Überspan nung an den Anschluß 11 angelegt wird.

Bei dem beschriebenen ersten Ausführungsbeispiel können der Spannungsteiler 2, der die am externen Stromversorgungsanschluß 11 anliegende Spannung teilt, der Inverter 3, der die Spannung am Spannungsteilerpunkt des Spannungsteilers 2 als Eingangsspannung bekommt, und das Schaltelement 4, das verhindert, daß eine Überspannung an die zu schützende CMOS-Schaltung 5 angelegt wird, auf demselben Halbleitersubstrat zusammen mit der CMOS-Schaltung 5 hergestellt werden, ohne daß dafür spezieller Masken oder zusätzliche Prozesse erforderlich wären. Demzu folge kann eine preiswerte ÜS-Schaltung 1 geschaffen werden, die aus einer geringen Anzahl von Elementen besteht und sich auf demselben Halbleitersubstrat wie die CMOS-Schaltung 5 befindet.

Obwohl bei dem oben beschriebenen Beispiel der Maximalwert der Spannung, der an den Anschluß 11 angelegt werden kann, durch die Source-Drain-Stehspannung des zweiten PDMOS 41 bestimmt wurde und, in diesem Fall 30 V betrug, ist die vorliegende Erfindung nicht auf irgendeinen der verschiedenen numerischen Werte beschränkt, die oben zur Erläuterung des Ausführungsbeispiels, hier also den Wert von 30 V, verwendet wurden. Insbesondere die Widerstandswerte der Wider standselemente 21 und 22 müssen nur insoweit festgelegt werden, als der Spannungsteiler eine Teilspannung für den ersten PDMOS 31 liefert muß, durch die dieser eingeschaltet wird, wenn eine Spannung nahe der maximalen Nennspannung für die CMOS-Schaltung 5 am Anschluß 11 anliegt. Auch können Widerstandselemente anstelle des ersten PDMOS 31 in der Inverterschaltung 3 vorgesehen werden, und ein n-Hochspannungs-MOS-Transistor kann anstelle des Widerstandsele ments 32 vorgesehen werden. Ebenso kann ein n-Hochspannungs-MOS-Transistor anstelle des ersten PDMOS 31 sowie des Widerstandselements 32 vorgesehen werden.

Zweites Ausführungsbeispiel

Fig. 3 zeigt ein Schaltbild des Aufbaus einer ÜS-Schaltung gemäß einem zweiten Ausführungsbei spiel der Erfindung. Diese ÜS-Schaltung 101 unterscheidet sich von der ÜS-Schaltung 1 des ersten Ausführungsbeispiels dadurch, daß eine (erste) Zenerdiode 8 zwischen den Anschluß 13 und den Masseanschluß 14 geschaltet ist. Ansonsten stimmt der Aufbau des zweiten Ausführungsbeispiels mit dem des ersten Ausführungsbeispiels überein, und gleiche Elemente sind bei beiden Ausfüh rungsbeispielen mit denselben Bezugszeichen versehen und werden nicht noch einmal beschrieben. Die Durchbruchsspannung der Zenerdiode 8 ist so gewählt, daß sie über der Schaltspannung des zweiten PDMOS 41 liegt (beispielsweise oberhalb von 6 V bezogen auf das erste Ausführungsbei spiel), und niedriger als die maximale Nennspeisespannung der CMOS-Schaltung 5 (weniger als 7 V für das in Verbindung mit dem ersten Ausführungsbeispiel gegebene Zahlenbeispiel). Dies dient dem Schutz der CMOS-Schaltung 5 vor einer Überspannung, ohne den eigentlichen Betrieb der ÜS- Schaltung zu beeinträchtigen.

Die ÜS-Schaltung 101 des zweiten Ausführungsbeispiels ist wirkungsvoll, wenn eine Überspannung in Form eines plötzlichen Spannungsstoßes solchen Ausmaßes angelegt wird, daß die Schutz schaltung aus Spannungsteiler 2, Inverter 3 und Schaltelement 4 (d. h. den Teilen, die der ÜS- Schaltung 1 des ersten Ausführungsbeispiels entsprechen) nicht nachkommen kann, d. h. nicht schnell genug anspricht. Bei dieser ÜS-Schaltung 101 bricht die Zenerdiode 8 während des plötzlichen Überspannungsstoßes durch und klemmt die Spannung am Anschluß 13 auf die Durchbruchsspannung, um so die CMOS-Schaltung 5 zu schützen.

Folglich schützt das zweite Ausführungsbeispiel die CMOS-Schaltung 5 mittels des Durchbruchs der Zenerdiode 8 selbst dann, wenn ein plötzlicher Überspannungsstoß auftritt, und zwar zusätzlich zum Effekt einer preiswerten ÜS-Schaltung 101, die aus einer geringen Anzahl von Teilen auf demselben Halbleitersubstrat wie die CMOS-Schaltung 5 aufgebaut werden kann. Anders ausgedrückt, die Stoßspannungshaltbarkeit der ÜS-Schaltung 101 ist verbessert. Beispielsweise eignet sich das zweite Ausführungsbeispiel besonders in einer Art Situation, wo die Breite des Gates im zweiten PDMOS 41 vergrößert wird, um den Leistungs- und Spannungsverlust in diesem PDMOS 41 zu verringern, was zu einer wesentlichen Verringerung des Durchlaßwiderstands, aber auch dazu führt, daß die Gatekapazität dieses PDMOS 41 aufgrund der größeren Fläche der Gateelektrode zunimmt, womit die Geschwindigkeit des Wechsels vom Durchlaß in den Sperrbetrieb abnimmt.

Drittes Ausführungsbeispiel

Fig. 4 ist ein Schaltbild des Aufbaus einer ÜS-Schaltung 201 gemäß einem dritten Ausführungsbei spiel der Erfindung. Diese ÜS-Schaltung 201 unterscheidet sich von der des zweiten Ausführungs beispiels durch eine zusätzliche zweite Zenerdiode 9, die zwischen die Anschlüsse 11 und 12 geschaltet ist. Wegen des mit Ausnahme der beiden Zenerdioden 8 und 9 mit dem ersten Ausfüh rungsbeispiel übereinstimmenden Aufbaus, sind gleiche Teile mit gleichen Bezugszahlen wie bei den vorangegangenen Ausführungsbeispielen bezeichnet und werden nicht noch einmal erläutert.

Die Durchbruchsspannung der zweiten Zenerdiode 9 ist so gewählt, daß sie größer ist als die Schaltspannung des zweiten PDMOS 41 (also beispielsweise 6 V bei dem oben angegebenen Zahlenbeispiel), aber kleiner ist als die maximale Nennspannung der ÜS-Schaltung 201 ohne die zweite Zenerdiode 9, d. h. der Elemente 2, 3 und 4, (also beispielsweise 30 V im oben angegebenen Zahlenbeispiel). Eine nach dieser Maßgabe gewählte Durchbruchsspannung der zweiten Zenerdiode 9 dient dem Schutz der ÜS-Schaltung 201 vor einer Überspannung, ohne den normalen Betrieb dieser ÜS-Schaltung zu beeinflussen.

Die ÜS-Schaltung 201 des dritten Ausführungsbeispiels eignet sich insbesondere für Fälle, wo eine hohe Spannung über der maximalen Nennspannung der ÜS-Schaltung selbst an dem externen Stromversorgungsanschluß 11 auftreten kann (wie beispielsweise im Fall der Entladung statischer Elektrizität). Bei der ÜS-Schaltung 201 bricht die zweite Zenerdiode 9 durch, wenn eine hohe Spannung oberhalb der maximalen Nennspannung für die ÜS-Schaltung selbst angelegt wird und klemmt die der ÜS-Schaltung 201 gelieferte Spannung auf einen Wert in einem Bereich, bei dem keine Beschädigung der ÜS-Schaltung 201 auftritt, so daß diese geschützt wird.

Somit bewirkt das dritte Ausführungsbeispiel, daß eine preiswerte ÜS-Schaltung 201 mit einer geringen Anzahl von Elementen auf demselben Halbleitersubstrat zusammen mit der CMOS- Schaltung 5 geschaffen werden kann und zusätzlich in der Lage ist, durch den Durchbruch der ersten Zenerdiode 8 vor einer Stoßspannung zu schützen. Darüber hinaus bietet das dritte Ausfüh rungsbeispiel den Vorteil eines Schutzes der ÜS-Schaltung 201 selbst, durch den Durchbruch der zweiten Zenerdiode 9, gegenüber einer hohen Spannung oberhalb der maximalen Nennspannung für die ÜS-Schaltung selbst. Anders ausgedrückt ist der Stoßspannungsschutz bei der ÜS-Schaltung 201 weiter verbessert.

Die vorliegende Erfindung ist nicht auf die verschiedenen oben beschriebenen Ausführungsbeispiele beschränkt, sondern kann in verschiedenster Weise abgewandelt werden. Dies gilt natürlich auch für den Fall, wo der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist.

Claims

1. Überspannungsschutzschaltung, umfassend:
einen externen Stromversorgungsanschluß (11) zum Anlegen einer Speisespannung von außen,
einen Masseanschluß (12, 14) zum Anlegen eines elektrischen Massepotentials von außen,
einen internen Stromversorgungsanschluß (13) zum Anlegen der von außen zugeführten Speisespannung an eine integrierte CMOS-Schaltung (5), die zu schützen ist,
eine Spannungsteilerschaltung (2), die zwischen den externen Stromversorgungsanschluß (11) und den Masseanschluß (12, 14) geschaltet ist und die an den externen Stromversorgungsan schluß (11) angelegte Spannung teilt,
eine Inverterschaltung (3), die zwischen den externen Stromversorgungsanschluß (11) und den Masseanschluß (12, 14) geschaltet ist und in welche die Spannung am Spannungsteilerpunkt der Spannungsteilerschaltung (2) eingegeben wird, und
ein Schaltelement (4), das zwischen den externen Stromversorgungsanschluß (11) und den internen Stromversorgungsanschluß (13) geschaltet ist und abhängig vom Ausgangssignal der Inverterschaltung (3) ein- und ausschaltbar ist,
wobei die Spannungsteilerschaltung (2), die Inverterschaltung (3) und das Schaltelement (4) auf demselben Halbleitersubstrat wie die CMOS-Schaltung (5) ausgebildet sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltelement (4) durch das Ausgangssignal der Inverterschaltung (3) in den Ausschaltzustand versetzt wird, wenn eine Überspannung an den externen Stromversorgungsanschluß (11) angelegt wird, und in den Einschaltzustand versetzt wird, wenn keine Überspannung an den externen Stromversorgungsan schluß (11) angelegt wird.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
die Spannungsteilerschaltung (2) eine Reihenschaltung aus einem ersten Widerstandsele ment (21) und einem zweiten Widerstandselement (22) umfaßt,
die Inverterschaltung (3) eine Reihenschaltung aus einem ersten Hochspannungs-MOS- Transistor (31), dessen Gateanschluß den Eingangsanschluß und dessen Drainanschluß den Ausgangsanschluß der Inverterschaltung bilden, und einem dritten Widerstandselement (32) umfaßt und
das Schaltelement (4) einen zweiten Hochspannungs-MOS-Transistor (41) aufweist, des sen Sourceanschluß mit dem externen Stromversorgungsanschluß (11), dessen Drainanschluß mit dem internen Stromversorgungsanschluß (13) und dessen Gateanschluß mit dem Ausgangsan schluß der Inverterschaltung (3) verbunden sind.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste und/oder der zweite Hochspannungs-MOS-Transistor (31, 41) ein Lateral-Hochspannungs-MOS- Transistor ist, der aufweist:
eine Wannenzone (62) eines ersten Leitfähigkeitstyps, die im Oberflächenbereich einer Halbleiterschicht (61) eines zweiten Leitfähigkeitstyps durch Einführung und Diffusion von Dotierstoff von der Oberfläche her ausgebildet ist,
eine Sourcezone (65) des zweiten Leitfähigkeitstyps und eine Offsetzone (67) des zweiten Leitfähigkeitstyps, die getrennt voneinander im Oberflächenbereich der Wannenzone (62) durch Einführen und Diffundieren von Dotierstoff von der Oberfläche her ausgebildet sind,
eine LOCOS-Oxidschicht (66), die auf einem Teil der Oberfläche der Offsetzone (67) aus gebildet ist,
eine Drainzone (68) des zweiten Leitfähigkeitstyps, die im Oberflächenbereich der Offset zone (67) auf der von der Sourcezone (65) abgewandten Seite der LOCOS-Oxidschicht (66) ausgebildet ist,
eine Gateelektrode (70) aus polykristallinem Silicium, die auf der Oberfläche eines freilie genden Oberflächenteils der Wannenzone (62) zwischen der Sourcezone (65) und der Offsetzone (67) unter Zwischenlage einer Gateisolierschicht (69) ausgebildet ist,
eine Sourceelektrode (71) auf der Oberfläche der Sourcezone (65),
eine Drainelektrode (72) auf der Oberfläche der Drainzone (68) und
eine Basiszone (63) des ersten Leitfähigkeitstyps, die so ausgebildet ist, daß sie die Sourcezone (65) sowohl in Lateralrichtung als auch in Tiefenrichtung einschließt und die eine Dotierstoffkonzentration aufweist, welche größer als die der Wannenzone (62) ist.

5. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Zenerdiode (8) zwischen den internen Stromversorgungsanschluß (13) und den Masseanschluß (12, 14) geschaltet ist, wobei die Durchbruchsspannung dieser Zenerdiode nicht größer als die maximale Nennspannung für die CMOS-Schaltung (5) ist.

6. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Zenerdiode (9) zwischen den externen Stromversorgungsanschluß (11) und den Massean schluß (12, 14) geschaltet ist und die Durchbruchsspannung dieser Zenerdiode nicht kleiner als die Spannung ist, die veranlaßt, daß das Schaltelement (4) vom Einschalt- in den Ausschaltzustand wechselt, und nicht größer ist als die kleinere der maximalen Nennspannung der Inverterschaltung (3) und der maximalen Nennspannung des Schaltelements (4).