JP5095979B2 - 過電圧保護回路 - Google Patents

Description

本発明は、被保護回路を静電気や電源の起動等に起因する過電圧から保護する過電圧保護回路の技術に関する。

従来、被保護回路を過電圧から保護する過電圧保護回路の技術は公知となっている。例えば、特許文献１乃至特許文献３に記載の如くである。
特許文献１乃至特許文献３に記載の過電圧保護回路は、電源とグラウンドの間において被保護回路に並列的に設けられたスイッチング素子等からなり、被保護回路に印加される電圧が所定の値以上になると当該スイッチング素子が動作する（オフからオンになる）ことにより被保護回路を保護するものである。
また、上記構成に加えて、保護回路が外部（他の制御回路、センサ等）との間で信号の送受信を行う端子（信号端子）から印加される過電圧から被保護回路を保護するために、当該端子と被保護回路とを接続する配線の中途部にダイオードを接続する過電圧保護回路も知られている。例えば、特許文献２に記載の如くである。

以下では、図４を用いて従来の過電圧保護回路１０００について説明する。
過電圧保護回路１０００は従来の過電圧保護回路の実施の一形態であり、被保護回路１００１を過電圧から保護する回路である。

過電圧保護回路１０００は主として母線１０１１、母線１０１２、電源保護回路１０２０、端子保護ダイオード１０３１・１０３２等を具備する。

母線１０１１は電源端子１００６を介して電源（Ｖｃｃ）に接続される配線である。母線１０１２はグラウンド端子１００７を介してグラウンド（ＧＮＤ）に接続される配線である。

被保護回路１００１は過電圧保護回路１０００による保護の対象となる回路である。被保護回路１００１は配線１００２により母線１０１１に接続されるとともに配線１００３により母線１０１２に接続され、電源（Ｖｃｃ）から所定電圧の電力供給を受けて所定の動作を行う。
被保護回路１００１は配線１００５を介して外部端子１００４に接続され、外部端子１
００４に接続された外部の機器（例えば、他の制御装置やセンサ類等）との間で信号を送
受信することが可能である。

電源保護回路１０２０は電源（Ｖｃｃ）の電圧が所定値を上回った場合（過電圧の場合）に母線１０１１と母線１０１２とを導通することにより電源（Ｖｃｃ）の保護、すなわち電源の破損の防止を行うものである。電源保護回路１０２０は母線１０１１と母線１０１２とを接続する配線の中途部に設けられ、被保護回路１００１に対して並列的に接続される。電源保護回路１０２０は所定電圧が印加された場合にオンとなるスイッチング素子（例えば、バイポーラトランジスタ）等で構成される。

端子保護ダイオード１０３１・１０３２は外部端子１００４を通じて外部と被保護回路１００１との間で過電圧が生じた場合に被保護回路１００１を保護するものである。
端子保護ダイオード１０３１のアノードは配線１００５の中途部に接続され、端子保護ダイオード１０３１のカソードは母線１０１１に接続される。端子保護ダイオード１０３２のアノードは母線１０１２に接続され、端子保護ダイオード１０３２のカソードは配線１００５の中途部に接続される。

以下では、外部から外部端子１００４を通じて静電気による過電圧が印加されたときの過電圧保護回路１０００について説明する。

グラウンド（ＧＮＤ）を基準として外部端子１００４に正の静電気による過電圧が印加された場合、電源保護回路１０２０が作動して母線１０１１と母線１０１２とを導通し、外部端子１００４→端子保護ダイオード１０３１→母線１０１１→電源保護回路１０２０→母線１０１２→グラウンド端子１００７の順に電流が流れることにより被保護回路１００１が保護される（被保護回路１００１に過電圧が印加されることが防止される）。

グラウンド（ＧＮＤ）を基準として外部端子１００４に負の静電気による過電圧が印加された場合、グラウンド端子１００７→母線１０１２→端子保護ダイオード１０３２→外部端子１００４の順に電流が流れることにより被保護回路１００１が保護される（被保護回路１００１に過電圧が印加されることが防止される）。

電源（Ｖｃｃ）を基準として外部端子１００４に正の静電気による過電圧が印加された場合、外部端子１００４→端子保護ダイオード１０３１→母線１０１１→電源端子１００６の順に電流が流れることにより被保護回路１００１が保護される（被保護回路１００１に過電圧が印加されることが防止される）。

電源（Ｖｃｃ）を基準として外部端子１００４に負の静電気による過電圧が印加された場合、電源保護回路１０２０が作動して母線１０１１と母線１０１２とを導通し、電源端子１００６→母線１０１１→電源保護回路１０２０→母線１０１２→端子保護ダイオード１０３２→外部端子１００４の順に電流が流れることにより被保護回路１００１が保護される（被保護回路１００１に過電圧が印加されることが防止される）。

しかし、特に、被保護回路１００１がＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の場合、被保護回路１００１の内部の素子が微細化されているために大電流を流すことができないこと、および絶縁膜で素子が分離されているために放熱性が良くないこと、といった理由から、過電圧により被保護回路１００１が破壊されやすい。

また、電源保護回路１０２０が被保護回路１００１よりも先に作動するように、電源保護回路１０２０の作動電圧（電源保護回路１０２０を構成するスイッチング素子の動作開始電圧（トリガ電圧））を低くする場合、被保護回路１００１やその他の周囲の回路とは別に電源保護回路１０２０を構成するための専用のスイッチング素子を設ける必要が生じ、被保護回路１００１と過電圧保護回路１０００とを含めた回路群の開発にかかる工数が増大し、開発期間が長くなるとともに開発・製造コストの増大を招く。

さらに、電源保護回路１０２０の作動電圧は、その性質上電源（Ｖｃｃ）の電圧より低くすることができないため、電源（Ｖｃｃ）の電圧が高い場合にはその分電源保護回路１０２０の作動電圧を高く設定しなければならず、電源保護回路１０２０の作動電圧の設定が一層困難となる。
例えば、被保護回路１００１が自動車に搭載される回路である場合、自動車のバッテリーから電力供給されることとなるが、自動車のバッテリー電圧およびその変動を考慮すると電源保護回路１０２０の作動電圧を３５Ｖ以下に設定することができない。

特許文献２に記載の過電圧保護回路の如く、電源保護回路１０２０として専用のスイッチング素子を用いず、キャパシタを追加することにより電源保護回路１０２０の作動電圧（電源保護回路１０２０を構成するスイッチング素子の動作開始電圧（トリガ電圧））を低くする方法も考えられるが、この方法を用いた場合でも、被保護回路の構成によっては被保護回路に過電圧が印加されて破壊に至る可能性がある。
特開平１１−９８６８４号公報 特開２００１−２４４４１８号公報 特開２００６−５９９６１号公報

本発明は以上の如き状況に鑑み、被保護回路を過電圧から保護することが可能な過電圧保護回路を提供するものである。

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。

即ち、請求項１においては、
電源から被保護回路への電力供給経路の中途部に設けられるスイッチと、
前記スイッチを通じて前記被保護回路に印加される電圧が所定値に達してから所定時間経過後に前記スイッチをオンにするスイッチ制御回路と、
を具備し、
前記スイッチは、ソースが前記電源に接続されるとともにドレインが前記被保護回路に接続されるＭＯＳＦＥＴであり、
前記スイッチ制御回路は、
一端が前記電源に接続されるとともに他端が前記スイッチのゲートに接続されるキャパシタと、
一端が前記スイッチのゲートに接続されるとともに他端がグラウンドに接続される抵抗と、
アノードが前記電源に接続されるダイオードと、
カソードが前記ダイオードのカソードに接続されるとともにアノードが前記スイッチのゲートに接続されるツェナーダイオードと、
を具備し、
前記スイッチ制御回路は、
ＰＮＰ型のバイポーラ型トランジスタからなる二つのスイッチング素子を備え、前記二つのスイッチング素子のエミッタはそれぞれ前記電源に接続され、前記二つのスイッチング素子の一方のベースは前記二つのスイッチング素子の一方のコレクタおよび前記二つのスイッチング素子の他方のベースに接続され、前記二つのスイッチング素子の他方のコレクタは前記スイッチのゲートに接続されるカレントミラー回路と、
一端が前記二つのスイッチング素子の一方のコレクタに接続される別の抵抗と、
カソードが前記別の抵抗の他端に接続されるとともにアノードがグラウンドに接続される別のツェナーダイオードと、
を具備するものである。

請求項２においては、
前記スイッチは、所定のオン抵抗を有するものである。

請求項３においては、
前記所定時間を１μｓｅｃ以上かつ１０μｓｅｃ以下に設定するものである。

請求項４においては、
前記スイッチ制御回路は、前記スイッチを通じて前記被保護回路に印加される電圧の上昇に応じて前記スイッチのオン抵抗を大きくするものである。

本発明の効果としては、被保護回路を過電圧から保護することが可能である。

以下では図１および図２を用いて本発明に係る過電圧保護回路の第一実施例である過電圧保護回路１００について説明する。

過電圧保護回路１００は被保護回路１０１を過電圧から保護するものであり、主として母線１１１、母線１１２、電源保護回路１２０、端子保護ダイオード１３１ａ・・・１３１ｎ、端子保護ダイオード１３２ａ・・・１３２ｎ、スイッチ１４０、スイッチ制御回路１５０等を具備する。

母線１１１は電源端子１０６を介して電源（Ｖｃｃ）に接続される配線である。母線１１２はグラウンド端子１０７を介してグラウンド（ＧＮＤ）に接続される配線である。

被保護回路１０１は過電圧保護回路１００による保護の対象となる回路である。被保護回路１０１は配線１０２により母線１１１に接続されるとともに配線１０３により母線１１２に接続され、電源（Ｖｃｃ）から所定電圧の電力供給を受けて所定の動作を行う。
従って、配線１０２は電源（Ｖｃｃ）から被保護回路１０１への電力供給経路を成す。
被保護回路１０１は配線１０５ａ・・・１０５ｎを介してそれぞれ外部端子１０４ａ・・・１０４ｎに接続され、外部端子１０４ａ・・・１０４ｎにそれぞれ接続された外部の機器（例えば、他の制御装置やセンサ類等）との間で信号を送受信することが可能である。
なお、被保護回路１０１に接続される配線１０５ａ・・・１０５ｎの本数（外部端子１０４ａ・・・１０４ｎの個数）は被保護回路１０１の構成（用途、機能等）に応じて適宜選択可能である。

電源保護回路１２０は電源（Ｖｃｃ）の電圧が所定値を上回った場合（過電圧の場合）に母線１１１と母線１１２とを導通することにより電源（Ｖｃｃ）の保護、すなわち電源の破損の防止を行うものである。電源保護回路１２０は母線１１１と母線１１２とを接続する配線の中途部に設けられ、被保護回路１０１に対して並列的に接続される。
電源保護回路１２０はスイッチング素子１２１、抵抗１２２、ダイオード１２３等を具備する。
スイッチング素子１２１はｎｐｎ型のバイポーラトランジスタからなり、スイッチング素子１２１のコレクタは母線１１１に接続され、スイッチング素子１２１のエミッタは母線１１２に接続される。
抵抗１２２はスイッチング素子１２１のベースとエミッタとを接続する抵抗である。スイッチング素子１２１のベースはエミッタと同電位に保持される。
ダイオード１２３のアノードは母線１１２に接続され、ダイオード１２３のカソードは母線１１１に接続される。
電源（Ｖｃｃ）とグラウンド（ＧＮＤ）との電位差、すなわち電源保護回路１２０の作動電圧が所定の値以上になるとスイッチング素子１２１がオンになり、母線１１１と母線１１２とが導通される。その結果、被保護回路１０１への過電圧の印加、ひいては被保護回路１０１の破損が防止され、被保護回路１０１が保護される。

端子保護ダイオード１３１ａ・・・１３１ｎ、および端子保護ダイオード１３２ａ・・・１３２ｎは、それぞれ外部端子１０４ａ・・・１０４ｎを通じて外部と被保護回路１０１との間で過電圧が生じた場合に被保護回路１０１を保護するものである。
端子保護ダイオード１３１ａ・・・１３１ｎのアノードはそれぞれ配線１０５ａ・・・１０５ｎの中途部に接続され、端子保護ダイオード１３１ａ・・・１３１ｎのカソードは母線１１１ひいては電源（Ｖｃｃ）に接続される。端子保護ダイオード１３２ａ・・・１３２ｎのアノードは母線１１２ひいてはグラウンド（ＧＮＤ）に接続され、端子保護ダイオード１３２ａ・・・１３２ｎのカソードはそれぞれ配線１０５ａ・・・１０５ｎの中途部に接続される。

スイッチ１４０は電源（Ｖｃｃ）から被保護回路１０１に電力を供給する配線１０２の中途部に設けられる。スイッチ１４０がオンになると電源（Ｖｃｃ）から被保護回路１０１へ電力が供給され、スイッチ１４０がオフになると電源（Ｖｃｃ）から被保護回路１０１への電力の供給が遮断される。
本実施例のスイッチ１４０はＰチャネルのＭＯＳＦＥＴからなり、スイッチ１４０のソースは配線１０２を介して母線１１１に接続され、スイッチ１４０のドレインは配線１０２を介して被保護回路１０１に接続される。

本実施例のスイッチ１４０は所定値のオン抵抗（スイッチがオンになっているときの抵抗）を有する。そのため、外部端子１０４ａ・・・１０４ｎのいずれかに正の静電気による過電圧が被保護回路１０１に印加された場合でも、実際に被保護回路１０１に印加される電圧をある程度低下させることが可能である。
従って、静電気に起因する過電圧により被保護回路１０１が破損することを防止する（被保護回路１０１を静電気に起因する過電圧から保護する）ことが可能である。
特に、静電気に起因する過電圧は検知してからスイッチ１４０を通じて被保護回路１０１に過電圧が印加されるまでの時間が非常に短いため、静電気に起因する過電圧は検知してからスイッチ制御回路１５０によりスイッチ１４０をオフにするのでは間に合わず、被保護回路１０１に過電圧が印加されることを防止することが容易でない。よって、スイッチ１４０が所定値のオン抵抗を有することは静電気に起因する過電圧から被保護回路１０１を保護する上で非常に有効である。

スイッチ１４０が有する「所定のオン抵抗（オン抵抗の大きさ）」は、被保護回路１０１を過電圧から保護するという観点からは、当該オン抵抗による電圧降下が（Ａ）スイッチ１４０を通じて被保護回路１０１に印加される電圧と、（Ｂ）被保護回路１０１の動作電圧（被保護回路１０１が正常に作動するために必要な電圧）の下限値と、の差分（＝（Ａ）−（Ｂ））を超えない範囲内で極力大きくすることが望ましい。

なお、本実施例ではスイッチ１４０としてＰチャネルのＭＯＳＦＥＴを用いたが、本発明はこれに限定されず、電源（Ｖｃｃ）から被保護回路１０１への電力の供給およびその遮断を切り替えることが可能であれば他の構成でも良い。

スイッチ制御回路１５０は電源（Ｖｃｃ）の電圧が所定値（本実施例の場合、電源（Ｖｃｃ）の定格電圧）に達してから所定時間経過後にスイッチ１４０をオンにするものである。
図２に示す如く、スイッチ制御回路１５０はキャパシタ１５１、抵抗１５２、ダイオード１５３、ツェナーダイオード１５４を具備する。

キャパシタ１５１の一端（一方の電極）は母線１１１ひいては電源（Ｖｃｃ）に接続され、キャパシタ１５１の他端（他方の電極）はスイッチ１４０のゲートに接続される。

抵抗１５２の一端はスイッチ１４０のゲートに接続され、抵抗１５２の他端は母線１１２ひいてはグラウンド（ＧＮＤ）に接続される。

以下では、図２を用いて電源（Ｖｃｃ）の起動時に過電圧が発生した場合のスイッチ制御回路１５０の挙動について説明する。

電源（Ｖｃｃ）が停止している状態ではキャパシタ１５１に電荷が蓄えられておらず、スイッチ１４０のゲート電圧は０Ｖである。

電源（Ｖｃｃ）が起動すると、グラウンド（ＧＮＤ）から抵抗１５２を経てキャパシタ１５１に電荷が移動して蓄えられる、すなわちキャパシタ１５１から抵抗１５２を経てグラウンド（ＧＮＤ）に電流が流れるためスイッチ１４０のゲート電圧は一時的に上昇する。
その結果、スイッチ１４０のゲート電圧が一時的に上昇している間においてスイッチ１４０はオフの状態を継続する。

その後、キャパシタ１５１に蓄えられる電荷が増加するとその分だけキャパシタ１５１の両端電圧が増大してキャパシタ１５１から抵抗１５２を経てグラウンド（ＧＮＤ）に流れる電流の電流値は減少する。従って、スイッチ１４０のゲート電圧は徐々に降下し、最終的にはスイッチ１４０のゲート電圧は０Ｖに戻り、スイッチ１４０はオンになる。

スイッチ制御回路１５０は、キャパシタ１５１の容量および抵抗１５２の抵抗値を調整することにより、電源（Ｖｃｃ）が起動して、スイッチ１４０がオンになるまでに要する時間（所定時間）を所望の長さとすることができる。
このように構成することにより、静電気のような急激な電圧上昇時にはスイッチ１４０がオフとなるので、被保護回路１０１を過電圧から保護することが可能である。

本実施例では、スイッチ制御回路１５０がスイッチ１４０を通じて被保護回路１０１に印加される電圧が所定値（本実施例の場合、電源（Ｖｃｃ）の定格電圧）に達してからスイッチ１４０をオンにするまでの「所定時間」を１μｓｅｃに設定しているが、これは、静電気による過電圧の継続時間はせいぜい１μｓｅｃであり、通常は被保護回路１０１の動作開始時間は電源（Ｖｃｃ）の起動から１μｓｅｃ程度遅延しても被保護回路１０１の動作に支障をきたすことがないことによる。
なお、スイッチ制御回路がスイッチをオンにするまでの「所定時間」の上限値は被保護回路の構成等により変動し得るものであるが、通常は１０μｓｅｃ以下に設定することが望ましい。

ダイオード１５３およびツェナーダイオード１５４はスイッチ１４０を保護するためにスイッチ制御回路１５０に設けられる。ダイオード１５３のアノードは母線１１１ひいては電源（Ｖｃｃ）に接続され、ダイオード１５３のカソードはツェナーダイオード１５４のカソードに接続される。ツェナーダイオード１５４のアノードはスイッチ１４０のゲートに接続される。
スイッチ１４０を通じて被保護回路１０１に印加される電圧が所定値以上となった場合にはツェナーダイオード１５４が母線１１１と母線１１２とを導通してスイッチ１４０のゲート電圧が低下するため、スイッチ１４０の破損が防止される。

なお、本実施例のスイッチ制御回路１５０はキャパシタ１５１、抵抗１５２、ダイオード１５３、ツェナーダイオード１５４を具備する構成としたが、本発明に係るスイッチ制御回路はこれに限定されず、同様の効果を奏する他の構成としても良い。

以上の如く、過電圧保護回路１００は、
電源（Ｖｃｃ）から被保護回路１０１への電力供給経路の中途部（本実施例の場合、配線１０２の中途部）に設けられるスイッチ１４０と、
スイッチ１４０を通じて被保護回路１０１に印加される電圧が所定値に達してから所定時間経過後にスイッチ１４０をオンにするスイッチ制御回路１５０と、
を具備するものである。
このように構成することにより、以下の効果を奏する。
第一に、過電圧保護回路１００は、電源起動時の過電圧により被保護回路１０１が破損することを防止する、すなわち被保護回路１０１を電源起動時の過電圧から保護することが可能である。
第二に、電源（Ｖｃｃ）を保護する機能（本実施例の場合、電源保護回路１２０がこれに相当する）と被保護回路１０１を保護する機能（スイッチ１４０およびスイッチ制御回路１５０がこれに相当する）とを分けることにより、それぞれの機能について作動する電圧（作動電圧）を異なる値に設定することが可能であり、過電圧の発生する要因に関わらず確実に被保護回路１０１を保護することが可能である。また、被保護回路１０１と過電圧保護回路１００を含む回路を設計する際の自由度が増し、開発期間の短縮や開発・製造コストの削減に寄与する。

また、過電圧保護回路１００のスイッチ１４０は、所定のオン抵抗を有するものである。
このように構成することにより、過電圧保護回路１００は、静電気に起因する過電圧により被保護回路１０１が破損することを防止する、すなわち被保護回路１０１を静電気に起因する過電圧から保護することが可能である。

また、過電圧保護回路１００のスイッチ制御回路１５０は、スイッチ１４０を通じて被保護回路１０１に印加される電圧が所定値（本実施例の場合、電源（Ｖｃｃ）の定格電圧）に達してからスイッチ１４０をオンにするまでの所定時間を１μｓｅｃ以上かつ１０μｓｅｃ以下に設定するものである。
このように構成することにより、電源の起動および静電気に起因する過電圧から確実に被保護回路１０１を保護することが可能である。また、被保護回路１０１の動作開始に支障をきたすこともない。

以下では図３を用いて本発明に係る過電圧保護回路の第二実施例である過電圧保護回路２００について説明する。

過電圧保護回路２００は被保護回路２０１を過電圧から保護するものであり、主として母線２１１、母線２１２、電源保護回路２２０（スイッチング素子２２１、抵抗２２２、ダイオード２２３等を具備する）、端子保護ダイオード２３１ａ・・・２３１ｎ、端子保護ダイオード２３２ａ・・・２３２ｎ、スイッチ２４０、スイッチ制御回路２５０等を具備する。
なお、本実施例における被保護回路２０１、配線２０２、配線２０３、外部端子２０４ａ・・・２０４ｎ、配線２０５ａ・・・２０５ｎ、電源端子２０６、グラウンド端子２０７、母線２１１、母線２１２、電源保護回路２２０、端子保護ダイオード２３１ａ・・・２３１ｎ、端子保護ダイオード２３２ａ・・・２３２ｎおよびスイッチ２４０は、図１および図２に示す被保護回路１０１、配線１０２、配線１０３、外部端子１０４ａ・・・１０４ｎ、配線１０５ａ・・・１０５ｎ、電源端子１０６、グラウンド端子１０７、母線１１１、母線１１２、電源保護回路１２０、端子保護ダイオード１３１ａ・・・１３１ｎ、端子保護ダイオード１３２ａ・・・１３２ｎおよびスイッチ１４０と略同じ構成であるため、説明を省略する。

スイッチ制御回路２５０は電源（Ｖｃｃ）の電圧が所定値（本実施例の場合、電源（Ｖｃｃ）の定格電圧）に達してから所定時間経過後にスイッチ２４０をオンにするものである。
図３に示す如く、スイッチ制御回路２５０はキャパシタ２５１、抵抗２５２、ダイオード２５３、ツェナーダイオード２５４、カレントミラー回路２５５、抵抗２５６、ツェナーダイオード２５７を具備する。
なお、本実施例におけるキャパシタ２５１、抵抗２５２、ダイオード２５３、ツェナーダイオード２５４は、図２に示すキャパシタ１５１、抵抗１５２、ダイオード１５３、ツェナーダイオード１５４と略同じ構成であるため、説明を省略する。

カレントミラー回路２５５はＰＮＰ型のバイポーラ型トランジスタからなるスイッチング素子２５５ａ・２５５ｂを具備する。
スイッチング素子２５５ａ・２５５ｂのエミッタはそれぞれ母線２１１ひいては電源（Ｖｃｃ）に接続される。スイッチング素子２５５ａのベースはスイッチング素子２５５ｂのベースに接続されるとともに、スイッチング素子２５５ａのコレクタに接続される。スイッチング素子２５５ａのコレクタは抵抗２５６の一端に接続され、抵抗２５６の他端はツェナーダイオード２５７のカソードに接続される。ツェナーダイオード２５７のアノードは母線２１２ひいてはグラウンド（ＧＮＤ）に接続される。スイッチング素子２５５ｂのコレクタはスイッチ２４０のゲートに接続される。

過電圧保護回路２００は図１および図２に示す過電圧保護回路１００の効果に加えて、被保護回路２０１が電源（Ｖｃｃ）から電力の供給を受けて正常に動作しているときに静電気に起因する過電圧が印加されたときにおける被保護回路２０１の保護を可能としている。

電源（Ｖｃｃ）が正常に作動して（定格電圧の電力供給を行って）おり、かつ被保護回路２０１が正常に作動しているとき、スイッチング素子２５５ａから抵抗２５６、ツェナーダイオード２５７、母線２１２を経てグラウンド（ＧＮＤ）に至る経路（α）には所定の電流が流れる。
すると、スイッチング素子２５５ｂから抵抗２５２、母線２１２を経てグラウンド（ＧＮＤ）に至る経路（β）にも電流が流れ、スイッチ２４０のゲート電圧は所定の値に上昇する。
その結果、静電気による電圧の急激な上昇が発生する前から、予めスイッチ２４０のオン抵抗が所定の値まで上昇しているので、その分だけ被保護回路２０１に供給される電圧は降下し、被保護回路２０１に静電気に起因する過電圧が印加されることが防止される。
なお、スイッチ２４０のオン抵抗は、被保護回路２０１に供給される電圧が被保護回路２０１の正常な動作に悪影響が出ない範囲に設定される。

静電気に起因する過電圧が解消されて母線２１１の電位が降下し、電源（Ｖｃｃ）の定格電圧のレベルに戻ると、ツェナーダイオード２５７が降伏前の状態に戻り、経路（α）および経路（β）には電流が流れなくなる。その結果、スイッチ２４０のゲート電圧は降下し、スイッチ２４０はオン（オン抵抗が比較的低い状態）になる。

なお、過電圧が印加されたときに被保護回路２０１に実際に供給される電圧が被保護回路２０１の正常な動作に必要な電圧の下限値未満とならないように、抵抗２５２の抵抗値に対する抵抗２５６の抵抗値の比、ひいては経路（α）および経路（β）を流れる電流の電流値、およびツェナーダイオード２５７の降伏電圧を調整することが望ましい。

以上の如く、過電圧保護回路２００のスイッチ制御回路２５０は、スイッチ２４０を通じて被保護回路２０１に印加される電圧の上昇に応じてスイッチ２４０のオン抵抗を大きくするものである。
このように構成することにより、被保護回路２０１が電源（Ｖｃｃ）から電力の供給を受けて正常に動作しているときに静電気に起因する過電圧が印加された場合であっても、被保護回路２０１を過電圧から保護することが可能である。

なお、本実施例のスイッチ制御回路２５０はキャパシタ２５１、抵抗２５２、ダイオード２５３、ツェナーダイオード２５４、カレントミラー回路２５５、抵抗２５６、ツェナーダイオード２５７を具備する構成としたが、本発明に係るスイッチ制御回路はこれに限定されず、同様の効果を奏する他の構成でも良い。

本発明に係る過電圧保護回路の第一実施例を示す図。 本発明に係る過電圧保護回路の第一実施例におけるスイッチ制御回路の詳細を示す図。 本発明に係る過電圧保護回路の第二実施例を示す図。 従来の過電圧保護回路の実施の一形態を示す図。

１００ 過電圧保護回路（第一実施例）
１０１ 被保護回路
１０２ 配線（電力供給経路）
１４０ スイッチ
１５０ スイッチ制御回路

Claims (4)

1. 電源から被保護回路への電力供給経路の中途部に設けられるスイッチと、
   前記スイッチを通じて前記被保護回路に印加される電圧が所定値に達してから所定時間経過後に前記スイッチをオンにするスイッチ制御回路と、
   を具備し、
   前記スイッチは、ソースが前記電源に接続されるとともにドレインが前記被保護回路に接続されるＭＯＳＦＥＴであり、
   前記スイッチ制御回路は、
   一端が前記電源に接続されるとともに他端が前記スイッチのゲートに接続されるキャパシタと、
   一端が前記スイッチのゲートに接続されるとともに他端がグラウンドに接続される抵抗と、
   アノードが前記電源に接続されるダイオードと、
   カソードが前記ダイオードのカソードに接続されるとともにアノードが前記スイッチのゲートに接続されるツェナーダイオードと、
   を具備し、
   前記スイッチ制御回路は、
   ＰＮＰ型のバイポーラ型トランジスタからなる二つのスイッチング素子を備え、前記二つのスイッチング素子のエミッタはそれぞれ前記電源に接続され、前記二つのスイッチング素子の一方のベースは前記二つのスイッチング素子の一方のコレクタおよび前記二つのスイッチング素子の他方のベースに接続され、前記二つのスイッチング素子の他方のコレクタは前記スイッチのゲートに接続されるカレントミラー回路と、
   一端が前記二つのスイッチング素子の一方のコレクタに接続される別の抵抗と、
   カソードが前記別の抵抗の他端に接続されるとともにアノードがグラウンドに接続される別のツェナーダイオードと、
   を具備することを特徴とする過電圧保護回路。
2. 前記スイッチは、所定のオン抵抗を有することを特徴とする請求項１に記載の過電圧保護回路。
3. 前記所定時間を１μｓｅｃ以上かつ１０μｓｅｃ以下に設定することを特徴とする請求項１または請求項２に記載の過電圧保護回路。
4. 前記スイッチ制御回路は、前記スイッチを通じて前記被保護回路に印加される電圧の上昇に応じて前記スイッチのオン抵抗を大きくすることを特徴とする請求項２に記載の過電圧保護回路。

Images