JP4957183B2

JP4957183B2 - 裏面高耐圧集積回路を用いた半導体装置

Info

Publication number: JP4957183B2
Application number: JP2006294207A
Authority: JP
Inventors: 一廣西村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-10-30
Filing date: 2006-10-30
Publication date: 2012-06-20
Anticipated expiration: 2026-10-30
Also published as: US7787225B2; CN100550379C; DE102007047727B4; KR100924742B1; US20080099838A1; KR20080039217A; DE102007047727A1; JP2008112828A; CN101174618A

Description

本発明は裏面高耐圧集積回路を用いた半導体装置に関し、特に、自動車のエンジン点火システム等に搭載される半導体装置に関するものである。

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に代表される電力半導体素子は、自動車のエンジン点火システムや、モータ等の制御に広く用いられている（例えば、特許文献１参照）。

自動車のエンジン点火システムに用いられる半導体装置の構成を図７に示す。半導体装置１は導電体２を用いて構成され、導電体２の上には、電力用半導体素子３及び絶縁基板５が離間して設けられている。絶縁基板５の上には、集積回路用半導体素子４１、コンデンサや抵抗等の受動素子部６が設けられている。電力用半導体素子３と絶縁基板５は、配線８により接続されている。また、絶縁基板５には入出力用配線７ａが接続され、導電体２には入出力用配線７ｂが接続されている。電力用半導体素子３としては、ＩＧＢＴなどのスイッチング素子が用いられている。電力用半導体素子３は、配線８を介して集積回路用半導体素子４１に接続されている。集積回路用半導体素子４１は、電力用半導体素子３のオン・オフを制御するための制御回路を有している。

特開２０００−１８３３４１号公報

上記従来の半導体装置において、電力用半導体素子３を駆動させる際、導電体２上には高電位が発生する。そのため集積回路用半導体素子４１を絶縁基板５の上に形成し、低い電圧で動作させるように構成されていた。そうすると、集積回路用半導体素子４１の制御回路やパッケージを小型することが困難であるという問題があった。

本発明は上記課題を解決するためになされたもので、その目的は、電力半導体素子と、これを制御するための集積回路用半導体素子とを有する半導体装置において、高機能化及び小型化を実現することである。

本発明に係る半導体装置は、入力側コイル及び出力側コイルを有し、前記入力側コイルに第１の電圧以上の電圧が印加されると前記出力側コイルに電流が流れる負荷コイルと、導電体と、前記導電体上で前記導電体と電気的に接続され、表面と裏面との間の耐圧が第１の耐圧であり、入力端子及び出力端子を有し、前記出力端子が前記負荷コイルの前記入力側コイルの一端に接続され、前記負荷コイルの前記入力側コイルに電圧を印加する第１のスイッチング素子と、前記導電体上で前記第１のスイッチング素子と離間して設けられ、表面と裏面との耐圧が前記第１の耐圧よりも大きい第２の耐圧である裏面高耐圧集積回路と、前記導電体上で前記第１のスイッチング素子及び前記裏面高耐圧集積回路と離間して設けられた絶縁基板と、前記絶縁基板に接続された入出力用の配線と、前記絶縁基板と前記第１のスイッチング素子とを接続する第１の配線と、前記絶縁基板と前記裏面高耐圧集積回路とを接続する第２の配線とを有し、前記裏面高耐圧集積回路は、前記第１のスイッチング素子の前記入力端子に接続され、前記第１のスイッチング素子のオン・オフを制御する制御回路と、前記負荷コイルの前記入力側コイルに接続されたコレクタと、接地されたエミッタと、前記負荷コイルの前記入力側コイルの電圧が出力されるベースとを有するサイリスタと、一方の端子が前記サイリスタの前記ベースに接続され、他方の端子が接地されたツェナーダイオードとを含み、前記第１のスイッチング素子がオンし、前記ツェナーダイオードの前記一方の端子に出力される電圧が前記第１の電圧よりも高い第２の電圧以上である場合、前記ツェナーダイオードの前記一方の端子から前記ツェナーダイオードの前記他方の端子に電流が流れることを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、電力半導体素子と、これを制御するための集積回路用半導体素子とを有する半導体装置において、高機能化及び小型化を実現できる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
本実施の形態１に係る半導体装置について説明する。図１に示すように、半導体装置１は、導電体２を用いて形成されている。導電体２の上には電力半導体素子としての第１のスイッチング素子３が設けられ、導電体２と電気的に接続されている。導電体２の上で、第１のスイッチング素子３と離間して、裏面高耐圧集積回路４が設けられている。

裏面高耐圧集積回路４の表面には、第１のスイッチング素子３のオン・オフを制御するための制御回路（ここでは図示しない）が設けられている。裏面高耐圧集積回路４の制御回路が形成されている領域（表面側）と裏面側との間の耐圧は、第１のスイッチング素子３の表面−裏面間の耐圧よりも大きくなるように構成されている。つまり、第１のスイッチング素子３の耐圧をＶ_１、裏面高耐圧集積回路４の表面と裏面との間の耐圧をＶ_２とすると、Ｖ_１＜Ｖ_２の関係が成立している。このように半導体装置１は、裏面高耐圧集積回路４の表面−裏面間に、第１のスイッチング素子３の表面−裏面間の耐圧よりも大きい電圧が印加されても、裏面高耐圧集積回路４の絶縁性が維持されるように構成されている。

導電体２の上で、第１のスイッチング素子３及び裏面高耐圧集積回路４と離間して、絶縁基板５が設けられている。絶縁基板５の上には、コンデンサ、抵抗素子等を含む受動素子部６が設けられている。絶縁基板５には、２本の入出力用配線７ａが接続され、導電体２には１本の入出力用配線７ｂが接続されている。絶縁基板５と第１のスイッチング素子３は、２本の第１配線８ａにより接続され、絶縁基板５と裏面高耐圧集積回路４は、２本の第２配線８ｂにより接続されている。

図１に示した半導体装置１では、同一の導電体上に、第１のスイッチング素子３と、このスイッチング素子のオン・オフを制御する制御回路を搭載した集積回路とを、導電性の接合部材を用いて搭載することができる。これにより、絶縁基板５のサイズを縮小化でき、上記制御回路の高集積化が可能となる。従って、半導体装置１を小型化し、パッケージ内への高密度実装を実現できる。さらに、同一の導電体上に電力用半導体素子と上記集積回路とを搭載したことにより、熱結合性が高く、過熱遮断の精度を向上させた半導体装置を得ることができる。

次に、図１に示した半導体装置１の他の構成例について説明する。図２に示すように、絶縁基板５と第１のスイッチング素子３は、１本の第１配線８ａにより接続されている。また、第１のスイッチング素子３と裏面高耐圧集積回路４は、１本の第３配線８ｃにより接続されている。その他については、図１と同様である。図２の構成によっても、図１の構成と同様の効果を得ることができる。

以上説明したように、本実施の形態１に係る半導体装置によれば、電力半導体素子と、これを制御するための集積回路用半導体素子とを有する半導体装置において、高機能化及び小型化を実現することができる。

実施の形態２．
本実施の形態２に係る半導体装置について説明する。ここでは、実施の形態１と異なる点を中心に説明する。

自動車エンジンの内燃機関用イグニッションシステムであるエンジン点火用半導体装置では、電力半導体素子及びこれに接続された誘導負荷が搭載され、点火のタイミングをコンピュータにより制御している。ここで、制御信号がオンしたままであると、電力半導体素子が導通し続けるため、発熱により素子自体が破壊する可能性がある。これを防止するため、上述した半導体装置では、オン動作開始後から一定時間後に動作するタイマー回路を用いて、電力半導体素子を強制遮断させる機能が備えられている。しかし、上記強制遮断時には、誘導負荷に大きな起電力が発生するため、コンピュータが意図しないタイミングで点火が発生した場合には、誤点火により素子が破損する可能性もある。

本実施の形態２に係る半導体装置は、実施の形態１で説明した裏面高耐圧集積回路に、サイリスタ及びツェナーダイオードを付加し、上記誤点火を抑制するようにしたものである。この半導体装置の回路図を図３に示す。

図３に示すように、半導体装置９は裏面高耐圧集積回路４と、これに接続された第１のスイッチング素子３を有している。第１のスイッチング素子３のコレクタ端子（出力端子３ｂ）側には、負荷コイル１０が接続されている。負荷コイル１０は、エンジンの点火プラグ１１及びバッテリ１２に接続されている。負荷コイル１０は、入力側コイル１０ａ及び出力側コイル１０ｂを有している。入力側コイル１０ａに所定の第１の電圧（Ｖ_１）以上の電圧が印加されると、出力側コイル１０ｂに電流が流れ、点火プラグ１１が作動する。また、第１のスイッチング素子３のゲート−コレクタ間には、双方向ダイオード１３が接続されている。このダイオードに所定値以上の電圧が印加されると電流が流れ、第１のスイッチング素子３を保護することができる。

ここで、第１のスイッチング素子３は、入力端子３ａ及び出力端子３ｂを有している。出力端子３ｂは負荷コイル１０の入力側コイル１０ａの下端（出力端子１４）に接続されている。入力端子３ａに所定の電圧が印加され、第１のスイッチング素子３がオン状態となると、負荷コイル１０の入力側コイル１０ａには、高電圧が印加される。出力端子１４には、裏面高耐圧集積回路４の裏面側に接続され、裏面高耐圧集積回路４の裏面側の電圧（裏面電圧）が出力される。

裏面高耐圧集積回路４は制御回路１５を有している。制御回路１５は、第１のスイッチング素子３の入力端子３ａに接続されている。そして、外部端子１６から入力されるオン・オフの入力信号に応じて、第１のスイッチング素子３のオン・オフを制御する。

さらに裏面高耐圧集積回路４は、ＰＭＯＳトランジスタ１７、抵抗１８、ＮＭＯＳトランジスタ１９を有している。ＰＭＯＳトランジスタ１７は第１のスイッチング素子３の入力端子（ゲート）３ａに接続されている。ＮＭＯＳトランジスタ１９のゲート及び制御回路１５は、タイマー回路２０に接続されている。タイマー回路２０は、第１のスイッチング素子３がオン動作を開始した後に所定時間経過すると、第１のスイッチング素子３を強制的にオフさせる。

裏面高耐圧集積回路４は、ｐｎｐトランジスタ２１及びｎｐｎトランジスタ２２により構成されるサイリスタ２３を有している。サイリスタ２３はコレクタ端子（Ｃ）、エミッタ端子（Ｅ）、ベース端子（Ｂ）を有している。コレクタ端子（Ｃ）は、出力端子１４を介して負荷コイル１０の入力側コイル１０ａに接続されている。エミッタ端子（Ｅ）は、抵抗２６を介して接地されている。ベース端子（Ｂ）は、ツェナーダイオード２４に接続されている。サイリスタ２３がオンして電流が流れると、ベース端子（Ｂ）には、負荷コイル１０の入力側コイル１０ａの電圧が出力される。

上述したツェナーダイオード２４の上端は、サイリスタ２３のベース端子（Ｂ）に接続され、下端は、ツェナーダイオード２５を介して接地されている。ツェナーダイオード２４とツェナーダイオード２５の接続点には、ＰＭＯＳトランジスタ１７及び抵抗１８が接続されている。

図３に示した半導体装置９では、第１のスイッチング素子３がオン状態である場合には、ツェナーダイオード２４のカソード側（上端側）が出力端子１４の電位とほぼ同電位となる。そして、ツェナーダイオード２４のカソード側の電圧値が所定値（例えば、５００Ｖ）以上である場合には、出力端子１４からツェナーダイオード２４のアノード側（下端側）に電流が流れる。ツェナーダイオード２４のカソード側の電圧値が上記所定値未満である場合には、出力端子１４からｎｐｎトランジスタ２２及び抵抗２６を経由して電流が流れる。このようにして、出力端子１４の電圧値を所定値以下に保つことができる。すなわち、第１のスイッチング素子３がオンしている間は、サイリスタ２３により出力端子１４の電圧が検出され、ツェナーダイオード２４により、出力端子１４の電圧が所定値以下に制御される。

このように、第１のスイッチング素子３がオンし、ツェナーダイオード２４の上方の端子に出力される電圧が、第１の電圧Ｖ_１（≒負荷コイル１０の出力側コイル１０ｂに電流が流れる際に、入力側コイル１０ａに印加される電圧）よりも高い第２の電圧Ｖ_２以上である場合、ツェナーダイオード２４の上方の端子から下方の端子に電流が流れる。これにより、出力端子１４の電圧は、上記第２の電圧Ｖ_２以下に制御される。

上記構成により、半導体装置９は、サイリスタ２３を用いて裏面高耐圧集積回路４の裏面電圧を検出し、ツェナーダイオード２４を用いて上記裏面電圧を所定値以下に制御し、負荷コイル１０に大きな起電力が発生することを抑制できる。これにより、点火プラグ１１での誤点火を防ぐことができる。従って、半導体装置を構成する面積を小さく保ったまま誤点火を抑制し、エンジンの保護及び半導体装置の自己保護を行うことが可能となる。

本実施の形態２の半導体装置によれば、半導体装置を構成する面積を小さく保ったまま、誤点火を抑制し、エンジンの保護及び半導体装置の自己保護を行うことができる。

実施の形態３．
本実施の形態３に係る半導体装置について説明する。ここでは、実施の形態２と異なる点を中心に説明する。

実施の形態２で示した半導体装置のスイッチング素子を駆動させる際には、コンピュータから制御回路を介してスイッチング素子にオン信号が伝達される。このとき、半導体装置には、スイッチング素子を駆動させるための電源を接続する必要があった。

本実施の形態３に係る半導体装置は、実施の形態２で説明した第１のスイッチング素子３がオフ状態である際に、このスイッチング素子の駆動に必要な電流を取り出してコンデンサに蓄えることにより、上記電源を不要としたものである。この半導体装置２７の回路図を図４に示す。

図４に示すように、出力端子１４は負荷コイル１０に接続されている。負荷コイル１０の入力側コイル１０ａの上方の端部は、バッテリ１２に接続されている。

裏面高耐圧集積回路４は、サイリスタ２３と出力端子１４との間に接続されたＩＧＢＴ２８を有している。ＩＧＢＴ２８と出力端子１４との間には、ツェナーダイオード２９、抵抗３０が接続されている。

ＩＧＢＴ２８は、サイリスタ２３を駆動させるための第２のスイッチング素子として機能する。ＩＧＢＴ２８は、入力端子２８ａと、出力端子２８ｂとを有している。入力端子２８ａは、負荷コイル１０の入力側コイル１０ａを介して、バッテリ１２に接続されている。出力端子２８ｂは、サイリスタ２３のコレクタ端子（Ｃ）に接続されている。

ここで、第１のスイッチング素子３がオンしている間は、出力端子１４は高電位となる。そこで、抵抗３０の抵抗値を大きくすることで、ＩＧＢＴ２８のゲートに印加される電圧を低下させることができる。さらに、ツェナーダイオード２９を設けたことにより、ＩＧＢＴ２８のゲートに印加される電圧を所定値以下とし、ＩＧＢＴ２８を保護することができる。

さらにｎｐｎトランジスタ２２のエミッタ端子（Ｅ）と抵抗２６の接続点には、ダイオード３１が接続されている。このダイオード３１を介して、サイリスタ２３のエミッタ端子（Ｅ）が、コンデンサ３２の上端に接続されている。また、コンデンサ３２の上端には、制御回路１５も接続されている。コンデンサ３２の下端は、接地されている。

上記構成により、第１のスイッチング素子３がオフ状態の時は、出力端子１４の電圧は、バッテリ１２の電圧と等しくなる。そして、バッテリ１２から供給される電圧により、ＩＧＢＴ２８がオン状態となり、サイリスタ２３がオンする。すると、バッテリ１２から出力端子１４、サイリスタ２３、ダイオード３１を経由して電流が流れ、コンデンサ３２が充電される。

このように、第１のスイッチング素子３がオフ状態である場合には、バッテリ１２から供給される電圧により、ＩＧＢＴ２８がオンする。そして、バッテリ１２からサイリスタ２３を介してコンデンサ３２に向かって電流が流れることにより、コンデンサ３２が充電される。

そして、制御回路１５は、充電されたコンデンサ３２を電源として、第１のスイッチング素子３のオン・オフの制御を行うことができる。その他の構成については、実施の形態２と同様である。

上記構成とすることにより、第１のスイッチング素子３の駆動用電源が不要となる。これにより、半導体装置２７を小型化することが可能となる。

なお、図４に示した回路構成では、第１のスイッチング素子３がオフ状態にあるとき、バッテリ１２からサージが入力されると、ＩＧＢＴ３のゲート電位が浮くことがある。そのため、ＩＧＢＴ３が駆動して誤動作する可能性も考えられる。しかし、半導体装置２７は保護回路としてのみ機能するため、サージによる誤動作の恐れはなく、より安全に動作させることができる。

本実施の形態３に係る半導体装置によれば、実施の形態１の効果に加えて、第１のスイッチング素子３を駆動するための電源が不要となるので、半導体装置を小型化することが可能となる。

実施の形態４．
本実施の形態４に係る半導体装置について説明する。ここでは、実施の形態３と異なる点を中心に説明する。

本実施の形態４に係る半導体装置３３の平面図を図５に示す。また、図５の半導体装置３３を含む回路図を図６に示す。コンデンサ３２及び制御回路１５には、制御回路１５に入力信号を与えるための無線モジュール３４が接続されている。そして、無線モジュール３４は、実施の形態３と同様にして充電されたコンデンサ３２を電源として用いて、制御回路１５に入力信号を与えることができる。その他の構成については、実施の形態３と同様である。

上記構成により、無線モジュールの駆動に必要な電流を、裏面高耐圧集積回路４の裏面電圧から取り出して、無線モジュール３４に供給することができる。これにより、無線モジュール３４を駆動させるための電源を設ける必要がない。また、無線モジュール３４により、コンピュータからの入力信号を無線により伝達できるので、入力配線を無線化し、半導体装置を小型化することができる。さらに入力配線の無線化により、ノイズによる影響を受け難く、従来よりも信頼性の高い半導体装置を実現することができる。

本実施の形態４に係る半導体装置によれば、実施の形態３の効果に加えて、半導体装置を小型化でき、かつ、信頼性を高くすることができる。

実施の形態１に係る半導体装置の平面図である。実施の形態１に係る半導体装置の平面図である。実施の形態２に係る半導体装置の回路図である。実施の形態３に係る半導体装置の回路図である。実施の形態４に係る半導体装置の平面図である。実施の形態４に係る半導体装置の回路図である。従来の半導体装置の平面図である。

符号の説明

１半導体装置、２導電体、３第１のスイッチング素子、４裏面高耐圧集積回路、５絶縁基板、６受動素子部、７ａ、７ｂ入出力用配線、８ａ第１配線、８ｂ第２配線、８ｃ第３配線、９半導体装置、１０負荷コイル、１４出力端子、１５制御回路、２０タイマー回路、２３サイリスタ、２４、２５ツェナーダイオード、２７半導体装置、２８ＩＧＢＴ（第２のスイッチング素子）、３２コンデンサ、３３半導体装置、３４無線モジュール。

Claims

入力側コイル及び出力側コイルを有し、前記入力側コイルに第１の電圧以上の電圧が印加されると前記出力側コイルに電流が流れる負荷コイルと、
導電体と、
前記導電体上で前記導電体と電気的に接続され、表面と裏面との間の耐圧が第１の耐圧であり、入力端子及び出力端子を有し、前記出力端子が前記負荷コイルの前記入力側コイルの一端に接続され、前記負荷コイルの前記入力側コイルに電圧を印加する第１のスイッチング素子と、
前記導電体上で前記第１のスイッチング素子と離間して設けられ、表面と裏面との耐圧が前記第１の耐圧よりも大きい第２の耐圧である裏面高耐圧集積回路と、
前記導電体上で前記第１のスイッチング素子及び前記裏面高耐圧集積回路と離間して設けられた絶縁基板と、
前記絶縁基板に接続された入出力用の配線と、
前記絶縁基板と前記第１のスイッチング素子とを接続する第１の配線と、
前記絶縁基板と前記裏面高耐圧集積回路とを接続する第２の配線とを有し、
前記裏面高耐圧集積回路は、
前記第１のスイッチング素子の前記入力端子に接続され、前記第１のスイッチング素子のオン・オフを制御する制御回路と、
前記負荷コイルの前記入力側コイルに接続されたコレクタと、接地されたエミッタと、前記負荷コイルの前記入力側コイルの電圧が出力されるベースとを有するサイリスタと、
一方の端子が前記サイリスタの前記ベースに接続され、他方の端子が接地されたツェナーダイオードとを含み、
前記第１のスイッチング素子がオンし、前記ツェナーダイオードの前記一方の端子に出力される電圧が前記第１の電圧よりも高い第２の電圧以上である場合、前記ツェナーダイオードの前記一方の端子から前記ツェナーダイオードの前記他方の端子に電流が流れることを特徴とする半導体装置。
前記負荷コイルの前記入力側コイルの他端に接続された外部電源と、
前記負荷コイルの前記入力側コイルを介して前記外部電源に接続された入力端子と、前記サイリスタの前記コレクタに接続された出力端子とを有する第２のスイッチング素子と、
一端が前記制御回路及び前記サイリスタの前記エミッタに接続され、他端が接地されたコンデンサとを更に含み、
前記第１のスイッチング素子がオフした場合に、前記外部電源から供給される電圧により前記第２のスイッチング素子がオンし、前記外部電源から前記サイリスタを介して前記コンデンサに電流が流れて前記コンデンサが充電され、
前記制御回路は、前記充電されたコンデンサを電源として前記第１のスイッチング素子のオン・オフを制御することを特徴とする請求項１に記載の半導体装置。
前記コンデンサには、前記制御回路に入力信号を与えるための無線モジュールが接続され、
前記無線モジュールは、前記コンデンサを電源として用いることを特徴とする請求項２に記載の半導体装置。