JP3707942B2 - 半導体装置とそれを用いた半導体回路 - Google Patents
半導体装置とそれを用いた半導体回路 Download PDFInfo
- Publication number
- JP3707942B2 JP3707942B2 JP35881798A JP35881798A JP3707942B2 JP 3707942 B2 JP3707942 B2 JP 3707942B2 JP 35881798 A JP35881798 A JP 35881798A JP 35881798 A JP35881798 A JP 35881798A JP 3707942 B2 JP3707942 B2 JP 3707942B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- type region
- semiconductor device
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 239000012535 impurity Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲートバイポーラトランジスタを含んでなる半導体装置とそれを用いた半導体回路に関する。
【０００２】
【従来の技術】
絶縁ゲートバイポーラトランジスタに代表される電力半導体素子は、各種電力機器の制御に使用される。この絶縁ゲートバイポーラトランジスタを用いた制御回路では、コレクタに接続される負荷ＲLの状態を間接的に検出したり、コレクタから信号を帰還回路に入力して帰還回路の発振安定性を向上させる等のために、コレクタ電流を制限して出力する必要がある。
このような場合、従来は、図６に示すように、高い抵抗値を有する抵抗Ｒ１０を介して制御用端子１００から制限された電流又は電圧を取り出すようにしていた。尚、図６において、Ｚ１０は制御用端子の電圧を一定の電圧以下に制限するためのツェナーダイオードであり、Ｔ１は、絶縁ゲートバイポーラトランジスタである。
【０００３】
また、最近では、図７に示すような、絶縁ゲートバイポーラトランジスタＴ１を含む半導体装置も提案されている。
この図７の半導体装置は、高抵抗の抵抗Ｒ１０に代えて、絶縁ゲートバイポーラトランジスタＴ１に隣接して形成されたディプレッション型ＩＧＢＴ１１０を用い、これを介してコレクタ電圧を検出しようとするものである。
すなわち、ディプレッション型ＩＧＢＴ１１０は、チャンネル領域にｎ型不純物の拡散を行ってｎ-デュプレッション領域１１１を形成し、その上に位置するゲート電極１１７とエミッタ電極１１９とを絶縁膜１１２に形成された開口部を介して接続して構成している。このようにすると、図８に示すような回路が構成でき、ディプレッション型ＩＧＢＴ１１０はゲートエミッタ間のバイアス電圧が０の場合でもＯＮ状態となり、これを介してコレクタ電圧又は電流を取り出すことができるというものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の図６の回路構成では、高抵抗の抵抗を半導体基板上に絶縁ゲートバイポーラトランジスタと一体で形成することが困難であるために、別に抵抗を取り付ける必要があるという問題点があった。
また、図７の構成では、ｎ-デュプレッション領域１１１を形成するための拡散工程が別に必要となり、工程が複雑になるという問題点があった。
【０００５】
そこで、本発明は、半導体基板上に絶縁ゲートバイポーラトランジスタと該絶縁ゲートバイポーラトランジスタのコレクタから制限された電流又は電圧を取り出すことができる端子とを一体で備えた安価な半導体装置と、それを用いた半導体回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。すなわち、本発明に係る半導体装置は、一方の面にメタライズ層と接するｐ型半導体層と他方の面にｎ型半導体層とを有する半導体基板と、該ｎ型半導体層に形成された第１ｐ型領域と、上記第１ｐ型領域の一部に形成された第１ｎ型領域と、上記ｎ型半導体層と上記第１ｎ型領域との間に挟まれた上記第１ｐ型領域の表面にゲート酸化膜を介して形成されたゲートとを備えた絶縁ゲートバイポーラトランジスタを含む半導体装置であって、
上記半導体装置はさらに、上記絶縁ゲートバイポーラトランジスタとは別にサイリスタを有し、
上記サイリスタは、上記ｎ型半導体層の一部にｐ型不純物が拡散されてなる第２ｐ型領域と、該第２ｐ型領域の一部にｎ型不純物が拡散されてなる第２ｎ型領域と、上記第２ｎ型領域に接して形成されたエミッタ電極と、上記第２ｐ型領域に接して形成されたベース電極とを含み、上記ｎ型半導体層をコレクタとするＮＰＮトランジスタと、上記メタライズ層と接するｐ型半導体層をエミッタ、上記ｎ型半導体層をベース、上記第２ｐ型領域をコレクタとするＰＮＰトランジスタから構成されていることを特徴とする。
このように構成された半導体装置において、上記第２ｐ型領域と上記第２ｎ型領域とをそれぞれ、上記絶縁ゲートバイポーラトランジスタの第１ｐ型領域及び第１ｎ型領域と同時に形成することができ、かつ上記絶縁ゲートバイポーラトランジスタのコレクタ電圧又は電流の制限された電圧又は電流を上記エミッタ電極から取り出すことができる。
【０００７】
また、本発明に係る半導体装置では、耐圧特性を劣化させないために、上記ｎ型半導体層において、上記絶縁ゲートバイポーラトランジスタとサイリスタの間にｐ型不純物を拡散させてなる第３ｐ型領域を形成することが好ましい。
【０００８】
さらに、本発明に係る半導体装置では、耐圧特性の劣化をより効果的に防止するために、上記サイリスタの両側のｎ型半導体層において、第３ｐ型領域を形成し、上記第２ｐ型領域と上記第３ｐ型領域との各間と上記第２ｐ型領域と上記第３ｐ型領域の一部を覆うように、絶縁膜を介して上記ゲートと同一の材料からなる電極を形成し、該電極と上記ベース電極とを接続することが好ましい。
【０００９】
また、本発明に係る半導体回路は、上記半導体装置と上記ベース電極に接続されたツェナーダイオードとを備えたことを特徴とする。このような構成により、上記ベース電極の電圧を上記ツェナーダイオードの降伏電圧以下に正期限することができ、これにより上記エミッタ電極から上記ベース電圧に以下の電圧をエミッタ電極をから取り出すことができる。
【００１０】
また、本発明に係る半導体回路においては、上記エミッタ電極から電流を取り出すために、上記エミッタ電極に上記ツェナーダイオードとは別のダイオードを接続することが好ましい。
【００１１】
さらに、上記半導体回路において、上記半導体装置に上記ダイオードを介して制御回路を接続することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
実施の形態１．
本発明に係る実施の形態１の半導体装置は、ｐ型半導体基板１にゲート絶縁膜を介して形成されたゲートを備えた絶縁ゲートバイポーラトランジスタＴ１を含む半導体装置であって、絶縁ゲートバイポーラトランジスタＴ１と一体でサイリスタ２０が形成されたことを特徴としている。
【００１３】
この実施の形態１の半導体装置５０において、絶縁ゲートバイポーラトランジスタＴ１は、以下のように構成される。まず、例えばｐ型シリコンからなるｐ型基板１上に、比較的多いｎ型不純物を含むｎ型シリコンがエピタキシャル成長されてなるｎ+エピ層３が形成され、該ｎ+エピ層３上に比較的ｎ型不純物の量が少ないｎ型シリコンがエピタキシャル成長されてなるｎ-エピ層４が形成される。次に、ｎ-エピ層４において、ｐ型不純物が拡散されてなるｐ型領域５が所定の間隔で形成され、さらに各ｐ型領域５において２箇所にｎ型不純物が拡散されてなるｎ+領域６が形成される。そして、その上に例えばポリシリコンからなり酸化シリコンからなりゲート酸化膜８で絶縁されたゲート７が形成され、さらにエミッタ電極となるＡｌ配線９が形成されて、図１に示す絶縁ゲートバイポーラトランジスタＴ１が形成される。尚、ｐ型基板１の裏面には、コレクタ電極となるメタライズ層が形成されている。
【００１４】
また、実施の形態１の半導体装置５０において、サイリスタ２０は、絶縁ゲートバイポーラトランジスタＴ１のｐ型領域５を形成するときに、同時に形成することができるｐ型領域１２を用いて以下のように構成される。
すなわち、ｐ型領域１２の一部にｎ型不純物を拡散されることによりｎ型領域（ｎ+領域）１３を設け、絶縁膜２１と絶縁膜２２の間でｎ型領域（ｎ+領域）１３と接触するようにエミッタ電極１５を設け、絶縁膜２２と絶縁膜２３の間でｐ型領域１２と接触するようにベース電極１６を設けることにより、サイリスタ２０を構成する。尚、サイリスタ２０のコレクタ電極は、メタライズ層２であり、絶縁ゲートバイポーラトランジスタＴ１とサイリスタ２０は、メタライズ層２を共有しいずれの素子においてもコレクタ電極としている。また、エミッタ電極１５とベース電極１６はいずれも、絶縁ゲートバイポーラトランジスタＴ１の各電極と電気的に分離して形成されている。
【００１５】
以上のように構成することにより、図１に示すように、ｎ型領域１３とｐ型領域１２とｎ-エピ層４とによってｎｐｎトランジスタＴ２が構成され、ｐ型領域１２と（ｎ-エピ層４＋ｎ+エピ層３）とｐ型基板１とによってｐｎｐトランジスタＴ３が構成され、ｎｐｎトランジスタＴ２とｐｎｐトランジスタＴ３とからなるサイリスタ２０が構成される。
【００１６】
また、絶縁ゲートバイポーラトランジスタＴ１とサイリスタ２０の間のｎ-エピ層４には、ｐ型領域１２及びｐ型領域５と分離したｐ型領域１１が形成され、絶縁膜２４と絶縁膜２１の間でｐ型領域１１と絶縁ゲートバイポーラトランジスタＴ１のエミッタ電極９とが接続されている。このようにエミッタ電極９が接続されたｐ型領域１１を形成することにより、絶縁ゲートバイポーラトランジスタＴ１とサイリスタ２０の間で耐圧特性が低下することを防止できる。
【００１７】
以上のように構成された半導体装置の等価回路と外部接続回路の一例とを含む回路を図２に示す。図２において、５０の符号を付して示す部分は、実施の形態１の半導体装置の等価回路であり、２０の符号を付して示す部分はサイリスタの等価回路である。また、図２において、Ｂｐは図１のサイリスタ２０のベース電極１６に対応するベース端子を示し、Ｅｐは図１のサイリスタ２０のエミッタ電極１５に対応するエミッタ端子を示す。ここで、ベース端子Ｂｐに接続されたダイオードＺ１は、ベース端子Ｂｐに印加される電圧を一定電圧以下に制限するツェナーダイオードであり、エミッタ端子Ｅｐに接続された抵抗Ｒ１は、サイリスタ２０の動作を維持する必要な電流を供給するための抵抗である。また、ツェナーダイオードＺ１と並列にベース端子Ｂｐに接続された抵抗Ｒ２と電源Ｖ１はサイリスタ２０をオンさせる起動回路であり、コレクタにバイアス電圧が印加されているときにサイリスタ２０のトランジスタＴ２，Ｔ３がＯＮ状態になるようにその電圧と抵抗値を設定する。
【００１８】
以上のように構成された図２の回路を動作させたときの、ゲートへの入力波形に対する、コレクタ、ベース端子Ｂｐ及びエミッタ端子Ｅｐの各出力波形は図３に示すようになる。
すなわち、コレクタにバイアス電圧が印加されている場合は、抵抗Ｒ２と電源Ｖ１とからなる起動回路により、トランジスタＴ２，Ｔ３はＯＮ状態となる。この時、ベース端子Ｂｐの電圧はツェナーダイオードＺ１の降伏電圧に制限される。さらにこの時のエミッタ端子Ｅｐの電圧は、ベース端子Ｂｐの電圧より、トランジスタＴ２のベースエミッタ間の順方向電圧分だけ低い値となる。
【００１９】
次に、絶縁ゲートバイポーラトランジスタＴ１がＯＮ状態となって、コレクタ電圧が低下し、トランジスタＴ３のベース及びトランジスタＴ２のコレクタとなるＡ点電位が低くなり、その結果、トランジスタＴ２のコレクタベース間が順方向にバイアスされ、これによって、トランジスタＴ２の電流増幅率であるｈパラメータｈｆｅが急激に低下してエミッタ端子Ｅｐ及びベース端子Ｂｐの電圧が、トランジスタＴ２のｈパラメータｈｆｅが変化に対応して急激に低下する。このような動作により、エミッタ端子Ｅｐの電圧は、コレクタ電圧に対応して変化しかつツェナーダイオードＺ１の降伏電圧以下に制限される。従って、エミッタ端子Ｅｐには、比較的耐圧の低いトランジスタ回路等を直接接続することができる。
【００２０】
また、本実施の形態１の半導体装置は、ｎ-エピ層４には、ｐ型領域１２及びｎ型領域１３をそれぞれ、ｐ型領域５及びｎ型領域６と同時に拡散により形成することができ、エミッタ電極１５及びベース電極１６をエミッタ電極９の形成時に同時に形成することができる。従って、本実施の形態１の半導体装置は、サイリスタ２０を形成するために工程を追加する必要がないので、半導体装置の製造コストを上昇させることもない。
【００２１】
実施の形態２．
実施の形態２の半導体回路は、図４に示すように、実施の形態１で説明した半導体装置５０を用いて構成した半導体回路であって、半導体装置５０のエミッタ端子ＥｐにダイオードＤ２のアノード端子を接続し、該ダイオードＤ２を介して電流を制御回路３１に出力するようにしたことを特徴としている。また、ダイオードＤ２のカソード端子は、キャパシタＣ１を介して接地されている。そして、ダイオードＤ１を介して入力端子に接続された制御回路３１が、絶縁ゲートバイポーラトランジスタＴ１のゲートに接続され、絶縁ゲートバイポーラトランジスタＴ１を制御している。
本実施の形態２の半導体回路では、絶縁ゲートバイポーラトランジスタＴ１にセンスエミッタ端子を設け、センスエミッタ端子から流出する電流を抵抗Ｒｓで電圧に変換し、ここに発生する電圧に応じて制御（例えば、一定電流以上に電流が流れないように制限をかける帰還制御等）を行うように構成した例を示している。このセンスエミッタ端子を有する絶縁ゲートバイポーラトランジスタでは、エミッタに流れる電流より少ない電流値でエミッタ電流に対して、ある相関が得られるように構成されており、エミッタ・接地間に抵抗を挿入するなどして電力スイッチ特性を損なうことなく電流を検出することができる。
【００２２】
このように構成することで、制御回路３１をダイオードＤ２を介して入力される電流によって動作させることができ、以下のような種々の利点がある。
すなわち、絶縁ゲートバイポーラトランジスタの制御をゲートに印加する電圧を用いて動作させるシステムを実現する場合、通常、制御用の回路をゲート・エミッタ間に接続する。このように構成した場合、従来の回路構成では、ゲートが正電圧にバイアスされた状態では、制御用回路の動作を確実に動作させることができるが、ゲートバイアスが０（ゼロ）の場合には、その回路は動作しない。
【００２３】
これに対して、本実施の形態２の半導体回路では、トランジスタＴ１のコレクタから電流を取り出して、それを電源として制御回路３１を動作させているので、トランジスタＴ１のゲートが０バイアスの場合にも、制御回路を動作させることができる。これにより、例えば、絶縁ゲートバイポーラトランジスタがＯＮ状態からＯＦＦ状態に移行した直後に一定期間はＯＮ状態にならないように制御する、誤動作制御回路等を構成することも可能となる。
また、例えば、図４に示す制御回路３１を含む回路を１つの半導体基板上に集積して形成する場合に、制御回路３１に電源を供給する電源ラインを形成する必要がなくなるので、高度に集積化された回路を構成することができる。
【００２４】
実施の形態３．
次に、本発明に係る実施の形態３の半導体装置について説明する。
本実施の形態３の半導体装置は、図５に示すように実施の形態１の半導体装置において、サイリスタ２０の両側を絶縁ゲートバイポーラトランジスタＴ１のゲート部分に類似した構造とし、素子の耐圧特性の劣化を防止したことを特徴としている。尚、上述以外の構造は、実施の形態１と同様に構成される。また、図５において、実施の形態１と同様の要素には同様の符号を付して示している。
【００２５】
すなわち、ｐ型領域１２とｐ型領域１１との間に位置するｎ-エピ層４上に絶縁膜７３を介してゲート７と同一の材料からなる電極７４を形成し、その電極７１を覆うように絶縁膜７４を形成している。また、ｐ型領域１２とｐ型領域１４との間に位置するｎ-エピ層４上に絶縁膜７３を介してゲート７と同一の材料からなる電極７２を形成し、その電極７２を覆うように絶縁膜７５を形成している。ここで、サイリスタ２０のベース電極１６ａは、絶縁膜７５に形成した開口部を介して電極７２に接続されている。
尚、電極７１は、ｐ型領域１２とｐ型領域１１の一部を覆うように形成され、電極７２は、ｐ型領域１２とｐ型領域１４の一部を覆うように形成されている。また、電極７１と電極７２とは接続されている。
【００２６】
以上のように構成された実施の形態３の半導体装置は、ベース端子Ｂｐを比較的高い電位とすることが可能となり、これによりエミッタ端子Ｅｐから比較的高い電圧を取り出すように構成することができる。
すなわち、実施の形態１の構造で、ベース端子Ｂｐの電圧を高くしようとすると、ｐ型領域１２近辺の電界分布が乱れて、その乱れにより部分的に耐圧の弱い部分が形成されるので、素子全体としての耐圧特性を悪化させることになる。
これに対して、実施の形態３のように構成すると、ｐ型領域１２近辺の電界分布が乱れを軽減でき、これによって、ベース端子Ｂｐの電圧を比較的高い電圧に設定しても、耐圧特性の低下を防止することができる。
【００２７】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体装置は、一方の面にメタライズ層と接するｐ型半導体層と他方の面にｎ型半導体層とを有する半導体基板と、該ｎ型半導体層に形成された第１ｐ型領域と、上記第１ｐ型領域の一部に形成された第１ｎ型領域と、上記ｎ型半導体層と上記第１ｎ型領域との間に挟まれた上記第１ｐ型領域の表面にゲート酸化膜を介して形成されたゲートとを備えた絶縁ゲートバイポーラトランジスタを含む半導体装置であって、上記半導体装置はさらに、上記絶縁ゲートバイポーラトランジスタとは別にサイリスタを有し、上記サイリスタは、上記ｎ型半導体層の一部にｐ型不純物が拡散されてなる第２ｐ型領域と、該第２ｐ型領域の一部にｎ型不純物が拡散されてなる第２ｎ型領域と、上記第２ｎ型領域に接して形成されたエミッタ電極と、上記第２ｐ型領域に接して形成されたベース電極とを含み、上記ｎ型半導体層をコレクタとするＮＰＮトランジスタと、上記メタライズ層と接するｐ型半導体層をエミッタ、上記ｎ型半導体層をベース、上記第２ｐ型領域をコレクタとするＰＮＰトランジスタから構成されているので、上記絶縁ゲートバイポーラトランジスタのコレクタ電圧又は電流の制限された電圧又は電流を上記エミッタ電極から取り出すことができる。また、このように構成された半導体装置において、上記第２ｐ型領域と上記第２ｎ型領域とをそれぞれ、上記絶縁ゲートバイポーラトランジスタの第１ｐ型領域及び第１ｎ型領域と同時に形成することができ、安価に製造することができる。従って、本発明に係る半導体装置によれば、該絶縁ゲートバイポーラトランジスタのコレクタから上記サイリスタにより制限された電流又は電圧を取り出すことができ、しかも安価な半導体装置を提供することができる。
【００２８】
また、本発明に係る半導体装置では、上記絶縁ゲートバイポーラトランジスタとサイリスタの間にｐ型不純物を拡散させてなる第３ｐ型領域を形成することにより、耐圧特性を劣化させないようにでき、従来例と同等の耐圧特性を有する半導体装置を提供できる。
【００２９】
さらに、本発明に係る半導体装置では、上記サイリスタの両側のｎ型半導体層において、第３ｐ型領域を形成し、上記第２ｐ型領域と上記第３ｐ型領域との各間と上記第２ｐ型領域と上記第３ｐ型領域の一部を覆うように、絶縁膜を介して上記ゲートと同一の材料からなる電極を形成し、該電極と上記ベース電極とを接続することにより、エミッタ電極から比較的高い電圧を出力するように構成した場合においても耐圧特性の劣化を効果的に防止できる。
【００３０】
また、本発明に係る半導体回路は、上記半導体装置と上記ベース電極に接続されたツェナーダイオードとを備えているので、上記ベース電極の電圧を上記ツェナーダイオードの降伏電圧以下に正期限することができ、これにより上記エミッタ電極から上記ベース電圧に以下の電圧をエミッタ電極をから取り出すことができる。
【００３１】
また、本発明に係る半導体回路においては、上記エミッタ電極に上記ツェナーダイオードとは別のダイオードを接続することことにより、上記サイリスタの動作を損なうことなく、上記エミッタ電極から電流を取り出すことができる。
【００３２】
さらに、上記半導体回路において、上記半導体装置に上記ダイオードを介して制御回路を接続することにより、例えば誤動作防止制御回路を接続することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の構成を示す模式的な断面図である。
【図２】 実施の形態１の半導体装置とその周辺回路とを含む半導体回路の回路図である。
【図３】 実施の形態１の半導体装置における、ゲート電圧に対するコレクタ電圧及びベース端子Ｂｐとエミッタ端子Ｅｐの電圧を模式的に示すグラフである。
【図４】 本発明に係る実施の形態２の半導体回路の回路図である。
【図５】 本発明に係る実施の形態３の半導体装置の構成を示す模式的な断面図である。
【図６】 従来例の絶縁ゲートバイポーラトランジスタを用いた半導体回路の回路図である。
【図７】 従来例のディプレッション型ＩＧＢＴの模式的な断面図である。
【図８】 従来例のディプレッション型ＩＧＢＴの等価回路である。
【符号の説明】
１ ｐ型基板、２ メタライズ層、３ ｎ+エピ層、４ ｎ-エピ層、５，１１，１２，１４ ｐ型領域、６ ｎ+領域、７ ゲート、８ ゲート酸化膜、９ Ａｌ配線、１３ ｎ型領域、１５ エミッタ電極、１６，１６ａ ベース電極、２０ サイリスタ、２１，２２，２３，２４，７３，７４，７５ 絶縁膜、５０ 半導体装置、７１，７２ 電極、Ｔ１ 絶縁ゲートバイポーラトランジスタ、Ｔ２ ｎｐｎトランジスタ、Ｔ３ ｐｎｐトランジスタ、Ｄ１，Ｄ２ ダイオード、Ｚ１ ツェナーダイオード。
【発明の属する技術分野】
本発明は、絶縁ゲートバイポーラトランジスタを含んでなる半導体装置とそれを用いた半導体回路に関する。
【０００２】
【従来の技術】
絶縁ゲートバイポーラトランジスタに代表される電力半導体素子は、各種電力機器の制御に使用される。この絶縁ゲートバイポーラトランジスタを用いた制御回路では、コレクタに接続される負荷ＲLの状態を間接的に検出したり、コレクタから信号を帰還回路に入力して帰還回路の発振安定性を向上させる等のために、コレクタ電流を制限して出力する必要がある。
このような場合、従来は、図６に示すように、高い抵抗値を有する抵抗Ｒ１０を介して制御用端子１００から制限された電流又は電圧を取り出すようにしていた。尚、図６において、Ｚ１０は制御用端子の電圧を一定の電圧以下に制限するためのツェナーダイオードであり、Ｔ１は、絶縁ゲートバイポーラトランジスタである。
【０００３】
また、最近では、図７に示すような、絶縁ゲートバイポーラトランジスタＴ１を含む半導体装置も提案されている。
この図７の半導体装置は、高抵抗の抵抗Ｒ１０に代えて、絶縁ゲートバイポーラトランジスタＴ１に隣接して形成されたディプレッション型ＩＧＢＴ１１０を用い、これを介してコレクタ電圧を検出しようとするものである。
すなわち、ディプレッション型ＩＧＢＴ１１０は、チャンネル領域にｎ型不純物の拡散を行ってｎ-デュプレッション領域１１１を形成し、その上に位置するゲート電極１１７とエミッタ電極１１９とを絶縁膜１１２に形成された開口部を介して接続して構成している。このようにすると、図８に示すような回路が構成でき、ディプレッション型ＩＧＢＴ１１０はゲートエミッタ間のバイアス電圧が０の場合でもＯＮ状態となり、これを介してコレクタ電圧又は電流を取り出すことができるというものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の図６の回路構成では、高抵抗の抵抗を半導体基板上に絶縁ゲートバイポーラトランジスタと一体で形成することが困難であるために、別に抵抗を取り付ける必要があるという問題点があった。
また、図７の構成では、ｎ-デュプレッション領域１１１を形成するための拡散工程が別に必要となり、工程が複雑になるという問題点があった。
【０００５】
そこで、本発明は、半導体基板上に絶縁ゲートバイポーラトランジスタと該絶縁ゲートバイポーラトランジスタのコレクタから制限された電流又は電圧を取り出すことができる端子とを一体で備えた安価な半導体装置と、それを用いた半導体回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。すなわち、本発明に係る半導体装置は、一方の面にメタライズ層と接するｐ型半導体層と他方の面にｎ型半導体層とを有する半導体基板と、該ｎ型半導体層に形成された第１ｐ型領域と、上記第１ｐ型領域の一部に形成された第１ｎ型領域と、上記ｎ型半導体層と上記第１ｎ型領域との間に挟まれた上記第１ｐ型領域の表面にゲート酸化膜を介して形成されたゲートとを備えた絶縁ゲートバイポーラトランジスタを含む半導体装置であって、
上記半導体装置はさらに、上記絶縁ゲートバイポーラトランジスタとは別にサイリスタを有し、
上記サイリスタは、上記ｎ型半導体層の一部にｐ型不純物が拡散されてなる第２ｐ型領域と、該第２ｐ型領域の一部にｎ型不純物が拡散されてなる第２ｎ型領域と、上記第２ｎ型領域に接して形成されたエミッタ電極と、上記第２ｐ型領域に接して形成されたベース電極とを含み、上記ｎ型半導体層をコレクタとするＮＰＮトランジスタと、上記メタライズ層と接するｐ型半導体層をエミッタ、上記ｎ型半導体層をベース、上記第２ｐ型領域をコレクタとするＰＮＰトランジスタから構成されていることを特徴とする。
このように構成された半導体装置において、上記第２ｐ型領域と上記第２ｎ型領域とをそれぞれ、上記絶縁ゲートバイポーラトランジスタの第１ｐ型領域及び第１ｎ型領域と同時に形成することができ、かつ上記絶縁ゲートバイポーラトランジスタのコレクタ電圧又は電流の制限された電圧又は電流を上記エミッタ電極から取り出すことができる。
【０００７】
また、本発明に係る半導体装置では、耐圧特性を劣化させないために、上記ｎ型半導体層において、上記絶縁ゲートバイポーラトランジスタとサイリスタの間にｐ型不純物を拡散させてなる第３ｐ型領域を形成することが好ましい。
【０００８】
さらに、本発明に係る半導体装置では、耐圧特性の劣化をより効果的に防止するために、上記サイリスタの両側のｎ型半導体層において、第３ｐ型領域を形成し、上記第２ｐ型領域と上記第３ｐ型領域との各間と上記第２ｐ型領域と上記第３ｐ型領域の一部を覆うように、絶縁膜を介して上記ゲートと同一の材料からなる電極を形成し、該電極と上記ベース電極とを接続することが好ましい。
【０００９】
また、本発明に係る半導体回路は、上記半導体装置と上記ベース電極に接続されたツェナーダイオードとを備えたことを特徴とする。このような構成により、上記ベース電極の電圧を上記ツェナーダイオードの降伏電圧以下に正期限することができ、これにより上記エミッタ電極から上記ベース電圧に以下の電圧をエミッタ電極をから取り出すことができる。
【００１０】
また、本発明に係る半導体回路においては、上記エミッタ電極から電流を取り出すために、上記エミッタ電極に上記ツェナーダイオードとは別のダイオードを接続することが好ましい。
【００１１】
さらに、上記半導体回路において、上記半導体装置に上記ダイオードを介して制御回路を接続することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
実施の形態１．
本発明に係る実施の形態１の半導体装置は、ｐ型半導体基板１にゲート絶縁膜を介して形成されたゲートを備えた絶縁ゲートバイポーラトランジスタＴ１を含む半導体装置であって、絶縁ゲートバイポーラトランジスタＴ１と一体でサイリスタ２０が形成されたことを特徴としている。
【００１３】
この実施の形態１の半導体装置５０において、絶縁ゲートバイポーラトランジスタＴ１は、以下のように構成される。まず、例えばｐ型シリコンからなるｐ型基板１上に、比較的多いｎ型不純物を含むｎ型シリコンがエピタキシャル成長されてなるｎ+エピ層３が形成され、該ｎ+エピ層３上に比較的ｎ型不純物の量が少ないｎ型シリコンがエピタキシャル成長されてなるｎ-エピ層４が形成される。次に、ｎ-エピ層４において、ｐ型不純物が拡散されてなるｐ型領域５が所定の間隔で形成され、さらに各ｐ型領域５において２箇所にｎ型不純物が拡散されてなるｎ+領域６が形成される。そして、その上に例えばポリシリコンからなり酸化シリコンからなりゲート酸化膜８で絶縁されたゲート７が形成され、さらにエミッタ電極となるＡｌ配線９が形成されて、図１に示す絶縁ゲートバイポーラトランジスタＴ１が形成される。尚、ｐ型基板１の裏面には、コレクタ電極となるメタライズ層が形成されている。
【００１４】
また、実施の形態１の半導体装置５０において、サイリスタ２０は、絶縁ゲートバイポーラトランジスタＴ１のｐ型領域５を形成するときに、同時に形成することができるｐ型領域１２を用いて以下のように構成される。
すなわち、ｐ型領域１２の一部にｎ型不純物を拡散されることによりｎ型領域（ｎ+領域）１３を設け、絶縁膜２１と絶縁膜２２の間でｎ型領域（ｎ+領域）１３と接触するようにエミッタ電極１５を設け、絶縁膜２２と絶縁膜２３の間でｐ型領域１２と接触するようにベース電極１６を設けることにより、サイリスタ２０を構成する。尚、サイリスタ２０のコレクタ電極は、メタライズ層２であり、絶縁ゲートバイポーラトランジスタＴ１とサイリスタ２０は、メタライズ層２を共有しいずれの素子においてもコレクタ電極としている。また、エミッタ電極１５とベース電極１６はいずれも、絶縁ゲートバイポーラトランジスタＴ１の各電極と電気的に分離して形成されている。
【００１５】
以上のように構成することにより、図１に示すように、ｎ型領域１３とｐ型領域１２とｎ-エピ層４とによってｎｐｎトランジスタＴ２が構成され、ｐ型領域１２と（ｎ-エピ層４＋ｎ+エピ層３）とｐ型基板１とによってｐｎｐトランジスタＴ３が構成され、ｎｐｎトランジスタＴ２とｐｎｐトランジスタＴ３とからなるサイリスタ２０が構成される。
【００１６】
また、絶縁ゲートバイポーラトランジスタＴ１とサイリスタ２０の間のｎ-エピ層４には、ｐ型領域１２及びｐ型領域５と分離したｐ型領域１１が形成され、絶縁膜２４と絶縁膜２１の間でｐ型領域１１と絶縁ゲートバイポーラトランジスタＴ１のエミッタ電極９とが接続されている。このようにエミッタ電極９が接続されたｐ型領域１１を形成することにより、絶縁ゲートバイポーラトランジスタＴ１とサイリスタ２０の間で耐圧特性が低下することを防止できる。
【００１７】
以上のように構成された半導体装置の等価回路と外部接続回路の一例とを含む回路を図２に示す。図２において、５０の符号を付して示す部分は、実施の形態１の半導体装置の等価回路であり、２０の符号を付して示す部分はサイリスタの等価回路である。また、図２において、Ｂｐは図１のサイリスタ２０のベース電極１６に対応するベース端子を示し、Ｅｐは図１のサイリスタ２０のエミッタ電極１５に対応するエミッタ端子を示す。ここで、ベース端子Ｂｐに接続されたダイオードＺ１は、ベース端子Ｂｐに印加される電圧を一定電圧以下に制限するツェナーダイオードであり、エミッタ端子Ｅｐに接続された抵抗Ｒ１は、サイリスタ２０の動作を維持する必要な電流を供給するための抵抗である。また、ツェナーダイオードＺ１と並列にベース端子Ｂｐに接続された抵抗Ｒ２と電源Ｖ１はサイリスタ２０をオンさせる起動回路であり、コレクタにバイアス電圧が印加されているときにサイリスタ２０のトランジスタＴ２，Ｔ３がＯＮ状態になるようにその電圧と抵抗値を設定する。
【００１８】
以上のように構成された図２の回路を動作させたときの、ゲートへの入力波形に対する、コレクタ、ベース端子Ｂｐ及びエミッタ端子Ｅｐの各出力波形は図３に示すようになる。
すなわち、コレクタにバイアス電圧が印加されている場合は、抵抗Ｒ２と電源Ｖ１とからなる起動回路により、トランジスタＴ２，Ｔ３はＯＮ状態となる。この時、ベース端子Ｂｐの電圧はツェナーダイオードＺ１の降伏電圧に制限される。さらにこの時のエミッタ端子Ｅｐの電圧は、ベース端子Ｂｐの電圧より、トランジスタＴ２のベースエミッタ間の順方向電圧分だけ低い値となる。
【００１９】
次に、絶縁ゲートバイポーラトランジスタＴ１がＯＮ状態となって、コレクタ電圧が低下し、トランジスタＴ３のベース及びトランジスタＴ２のコレクタとなるＡ点電位が低くなり、その結果、トランジスタＴ２のコレクタベース間が順方向にバイアスされ、これによって、トランジスタＴ２の電流増幅率であるｈパラメータｈｆｅが急激に低下してエミッタ端子Ｅｐ及びベース端子Ｂｐの電圧が、トランジスタＴ２のｈパラメータｈｆｅが変化に対応して急激に低下する。このような動作により、エミッタ端子Ｅｐの電圧は、コレクタ電圧に対応して変化しかつツェナーダイオードＺ１の降伏電圧以下に制限される。従って、エミッタ端子Ｅｐには、比較的耐圧の低いトランジスタ回路等を直接接続することができる。
【００２０】
また、本実施の形態１の半導体装置は、ｎ-エピ層４には、ｐ型領域１２及びｎ型領域１３をそれぞれ、ｐ型領域５及びｎ型領域６と同時に拡散により形成することができ、エミッタ電極１５及びベース電極１６をエミッタ電極９の形成時に同時に形成することができる。従って、本実施の形態１の半導体装置は、サイリスタ２０を形成するために工程を追加する必要がないので、半導体装置の製造コストを上昇させることもない。
【００２１】
実施の形態２．
実施の形態２の半導体回路は、図４に示すように、実施の形態１で説明した半導体装置５０を用いて構成した半導体回路であって、半導体装置５０のエミッタ端子ＥｐにダイオードＤ２のアノード端子を接続し、該ダイオードＤ２を介して電流を制御回路３１に出力するようにしたことを特徴としている。また、ダイオードＤ２のカソード端子は、キャパシタＣ１を介して接地されている。そして、ダイオードＤ１を介して入力端子に接続された制御回路３１が、絶縁ゲートバイポーラトランジスタＴ１のゲートに接続され、絶縁ゲートバイポーラトランジスタＴ１を制御している。
本実施の形態２の半導体回路では、絶縁ゲートバイポーラトランジスタＴ１にセンスエミッタ端子を設け、センスエミッタ端子から流出する電流を抵抗Ｒｓで電圧に変換し、ここに発生する電圧に応じて制御（例えば、一定電流以上に電流が流れないように制限をかける帰還制御等）を行うように構成した例を示している。このセンスエミッタ端子を有する絶縁ゲートバイポーラトランジスタでは、エミッタに流れる電流より少ない電流値でエミッタ電流に対して、ある相関が得られるように構成されており、エミッタ・接地間に抵抗を挿入するなどして電力スイッチ特性を損なうことなく電流を検出することができる。
【００２２】
このように構成することで、制御回路３１をダイオードＤ２を介して入力される電流によって動作させることができ、以下のような種々の利点がある。
すなわち、絶縁ゲートバイポーラトランジスタの制御をゲートに印加する電圧を用いて動作させるシステムを実現する場合、通常、制御用の回路をゲート・エミッタ間に接続する。このように構成した場合、従来の回路構成では、ゲートが正電圧にバイアスされた状態では、制御用回路の動作を確実に動作させることができるが、ゲートバイアスが０（ゼロ）の場合には、その回路は動作しない。
【００２３】
これに対して、本実施の形態２の半導体回路では、トランジスタＴ１のコレクタから電流を取り出して、それを電源として制御回路３１を動作させているので、トランジスタＴ１のゲートが０バイアスの場合にも、制御回路を動作させることができる。これにより、例えば、絶縁ゲートバイポーラトランジスタがＯＮ状態からＯＦＦ状態に移行した直後に一定期間はＯＮ状態にならないように制御する、誤動作制御回路等を構成することも可能となる。
また、例えば、図４に示す制御回路３１を含む回路を１つの半導体基板上に集積して形成する場合に、制御回路３１に電源を供給する電源ラインを形成する必要がなくなるので、高度に集積化された回路を構成することができる。
【００２４】
実施の形態３．
次に、本発明に係る実施の形態３の半導体装置について説明する。
本実施の形態３の半導体装置は、図５に示すように実施の形態１の半導体装置において、サイリスタ２０の両側を絶縁ゲートバイポーラトランジスタＴ１のゲート部分に類似した構造とし、素子の耐圧特性の劣化を防止したことを特徴としている。尚、上述以外の構造は、実施の形態１と同様に構成される。また、図５において、実施の形態１と同様の要素には同様の符号を付して示している。
【００２５】
すなわち、ｐ型領域１２とｐ型領域１１との間に位置するｎ-エピ層４上に絶縁膜７３を介してゲート７と同一の材料からなる電極７４を形成し、その電極７１を覆うように絶縁膜７４を形成している。また、ｐ型領域１２とｐ型領域１４との間に位置するｎ-エピ層４上に絶縁膜７３を介してゲート７と同一の材料からなる電極７２を形成し、その電極７２を覆うように絶縁膜７５を形成している。ここで、サイリスタ２０のベース電極１６ａは、絶縁膜７５に形成した開口部を介して電極７２に接続されている。
尚、電極７１は、ｐ型領域１２とｐ型領域１１の一部を覆うように形成され、電極７２は、ｐ型領域１２とｐ型領域１４の一部を覆うように形成されている。また、電極７１と電極７２とは接続されている。
【００２６】
以上のように構成された実施の形態３の半導体装置は、ベース端子Ｂｐを比較的高い電位とすることが可能となり、これによりエミッタ端子Ｅｐから比較的高い電圧を取り出すように構成することができる。
すなわち、実施の形態１の構造で、ベース端子Ｂｐの電圧を高くしようとすると、ｐ型領域１２近辺の電界分布が乱れて、その乱れにより部分的に耐圧の弱い部分が形成されるので、素子全体としての耐圧特性を悪化させることになる。
これに対して、実施の形態３のように構成すると、ｐ型領域１２近辺の電界分布が乱れを軽減でき、これによって、ベース端子Ｂｐの電圧を比較的高い電圧に設定しても、耐圧特性の低下を防止することができる。
【００２７】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体装置は、一方の面にメタライズ層と接するｐ型半導体層と他方の面にｎ型半導体層とを有する半導体基板と、該ｎ型半導体層に形成された第１ｐ型領域と、上記第１ｐ型領域の一部に形成された第１ｎ型領域と、上記ｎ型半導体層と上記第１ｎ型領域との間に挟まれた上記第１ｐ型領域の表面にゲート酸化膜を介して形成されたゲートとを備えた絶縁ゲートバイポーラトランジスタを含む半導体装置であって、上記半導体装置はさらに、上記絶縁ゲートバイポーラトランジスタとは別にサイリスタを有し、上記サイリスタは、上記ｎ型半導体層の一部にｐ型不純物が拡散されてなる第２ｐ型領域と、該第２ｐ型領域の一部にｎ型不純物が拡散されてなる第２ｎ型領域と、上記第２ｎ型領域に接して形成されたエミッタ電極と、上記第２ｐ型領域に接して形成されたベース電極とを含み、上記ｎ型半導体層をコレクタとするＮＰＮトランジスタと、上記メタライズ層と接するｐ型半導体層をエミッタ、上記ｎ型半導体層をベース、上記第２ｐ型領域をコレクタとするＰＮＰトランジスタから構成されているので、上記絶縁ゲートバイポーラトランジスタのコレクタ電圧又は電流の制限された電圧又は電流を上記エミッタ電極から取り出すことができる。また、このように構成された半導体装置において、上記第２ｐ型領域と上記第２ｎ型領域とをそれぞれ、上記絶縁ゲートバイポーラトランジスタの第１ｐ型領域及び第１ｎ型領域と同時に形成することができ、安価に製造することができる。従って、本発明に係る半導体装置によれば、該絶縁ゲートバイポーラトランジスタのコレクタから上記サイリスタにより制限された電流又は電圧を取り出すことができ、しかも安価な半導体装置を提供することができる。
【００２８】
また、本発明に係る半導体装置では、上記絶縁ゲートバイポーラトランジスタとサイリスタの間にｐ型不純物を拡散させてなる第３ｐ型領域を形成することにより、耐圧特性を劣化させないようにでき、従来例と同等の耐圧特性を有する半導体装置を提供できる。
【００２９】
さらに、本発明に係る半導体装置では、上記サイリスタの両側のｎ型半導体層において、第３ｐ型領域を形成し、上記第２ｐ型領域と上記第３ｐ型領域との各間と上記第２ｐ型領域と上記第３ｐ型領域の一部を覆うように、絶縁膜を介して上記ゲートと同一の材料からなる電極を形成し、該電極と上記ベース電極とを接続することにより、エミッタ電極から比較的高い電圧を出力するように構成した場合においても耐圧特性の劣化を効果的に防止できる。
【００３０】
また、本発明に係る半導体回路は、上記半導体装置と上記ベース電極に接続されたツェナーダイオードとを備えているので、上記ベース電極の電圧を上記ツェナーダイオードの降伏電圧以下に正期限することができ、これにより上記エミッタ電極から上記ベース電圧に以下の電圧をエミッタ電極をから取り出すことができる。
【００３１】
また、本発明に係る半導体回路においては、上記エミッタ電極に上記ツェナーダイオードとは別のダイオードを接続することことにより、上記サイリスタの動作を損なうことなく、上記エミッタ電極から電流を取り出すことができる。
【００３２】
さらに、上記半導体回路において、上記半導体装置に上記ダイオードを介して制御回路を接続することにより、例えば誤動作防止制御回路を接続することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の構成を示す模式的な断面図である。
【図２】 実施の形態１の半導体装置とその周辺回路とを含む半導体回路の回路図である。
【図３】 実施の形態１の半導体装置における、ゲート電圧に対するコレクタ電圧及びベース端子Ｂｐとエミッタ端子Ｅｐの電圧を模式的に示すグラフである。
【図４】 本発明に係る実施の形態２の半導体回路の回路図である。
【図５】 本発明に係る実施の形態３の半導体装置の構成を示す模式的な断面図である。
【図６】 従来例の絶縁ゲートバイポーラトランジスタを用いた半導体回路の回路図である。
【図７】 従来例のディプレッション型ＩＧＢＴの模式的な断面図である。
【図８】 従来例のディプレッション型ＩＧＢＴの等価回路である。
【符号の説明】
１ ｐ型基板、２ メタライズ層、３ ｎ+エピ層、４ ｎ-エピ層、５，１１，１２，１４ ｐ型領域、６ ｎ+領域、７ ゲート、８ ゲート酸化膜、９ Ａｌ配線、１３ ｎ型領域、１５ エミッタ電極、１６，１６ａ ベース電極、２０ サイリスタ、２１，２２，２３，２４，７３，７４，７５ 絶縁膜、５０ 半導体装置、７１，７２ 電極、Ｔ１ 絶縁ゲートバイポーラトランジスタ、Ｔ２ ｎｐｎトランジスタ、Ｔ３ ｐｎｐトランジスタ、Ｄ１，Ｄ２ ダイオード、Ｚ１ ツェナーダイオード。
Claims (6)
- 一方の面にメタライズ層と接するｐ型半導体層と他方の面にｎ型半導体層とを有する半導体基板と、該ｎ型半導体層に形成された第１ｐ型領域と、上記第１ｐ型領域の一部に形成された第１ｎ型領域と、上記ｎ型半導体層と上記第１ｎ型領域との間に挟まれた上記第１ｐ型領域の表面にゲート酸化膜を介して形成されたゲートとを備えた絶縁ゲートバイポーラトランジスタを含む半導体装置であって、
上記半導体装置はさらに、上記絶縁ゲートバイポーラトランジスタとは別にサイリスタを有し、
上記サイリスタは、上記ｎ型半導体層の一部にｐ型不純物が拡散されてなる第２ｐ型領域と、該第２ｐ型領域の一部にｎ型不純物が拡散されてなる第２ｎ型領域と、上記第２ｎ型領域に接して形成されたエミッタ電極と、上記第２ｐ型領域に接して形成されたベース電極とを含み、上記ｎ型半導体層をコレクタとするＮＰＮトランジスタと、上記メタライズ層と接するｐ型半導体層をエミッタ、上記ｎ型半導体層をベース、上記第２ｐ型領域をコレクタとするＰＮＰトランジスタから構成されていることを特徴とする半導体装置。 - 上記ｎ型半導体層において、上記絶縁ゲートバイポーラトランジスタとサイリスタの間にｐ型不純物を拡散させてなる第３ｐ型領域を形成した請求項１記載の半導体装置。
- 上記サイリスタの両側のｎ型半導体層において、第３ｐ型領域を形成し、上記第２ｐ型領域と上記第３ｐ型領域との各間と上記第２ｐ型領域と上記第３ｐ型領域の一部を覆うように、絶縁膜を介して上記ゲートと同一の材料からなる電極を形成し、該電極と上記ベース電極とを接続した請求項１記載の半導体装置。
- 請求項１〜３のうちのいずれか１つに記載の半導体装置と、上記ベース電極に接続されたツェナーダイオードとを備えた半導体回路。
- 上記エミッタ電極に上記ツェナーダイオードとは別のダイオードを接続し、該ダイオードを介して電流を出力するようにした請求項４記載の半導体回路。
- 上記半導体回路においてさらに、上記半導体装置に上記ダイオードを介して制御回路を接続した請求項５記載の半導体回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35881798A JP3707942B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体装置とそれを用いた半導体回路 |
| US09/326,605 US6218709B1 (en) | 1998-12-17 | 1999-06-07 | Semiconductor device and semiconductor circuit using the same |
| DE19932959A DE19932959B4 (de) | 1998-12-17 | 1999-07-14 | Halbleitervorrichtung und diese verwendende Halbleiterschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35881798A JP3707942B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体装置とそれを用いた半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183341A JP2000183341A (ja) | 2000-06-30 |
| JP3707942B2 true JP3707942B2 (ja) | 2005-10-19 |
Family
ID=18461267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35881798A Expired - Lifetime JP3707942B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体装置とそれを用いた半導体回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6218709B1 (ja) |
| JP (1) | JP3707942B2 (ja) |
| DE (1) | DE19932959B4 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026328A (ja) * | 2000-07-04 | 2002-01-25 | Toshiba Corp | 横型半導体装置 |
| JP4460741B2 (ja) * | 2000-09-27 | 2010-05-12 | 株式会社東芝 | 電力用半導体素子及びその製造方法 |
| IT1319755B1 (it) * | 2000-12-28 | 2003-11-03 | St Microelectronics Srl | Dispositivo integrato in configurazione emitter-switching e relativoprocesso di fabbricazione |
| JP2002208691A (ja) * | 2001-01-11 | 2002-07-26 | Ngk Insulators Ltd | 逆導通機能を有する電力用半導体スイッチングデバイス |
| DE10149777A1 (de) * | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung |
| US6666481B1 (en) * | 2002-10-01 | 2003-12-23 | T-Ram, Inc. | Shunt connection to emitter |
| US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| JP4455972B2 (ja) * | 2004-10-08 | 2010-04-21 | 三菱電機株式会社 | 半導体装置 |
| JP4957183B2 (ja) * | 2006-10-30 | 2012-06-20 | 三菱電機株式会社 | 裏面高耐圧集積回路を用いた半導体装置 |
| JP5157247B2 (ja) | 2006-10-30 | 2013-03-06 | 三菱電機株式会社 | 電力半導体装置 |
| JP5423377B2 (ja) * | 2009-12-15 | 2014-02-19 | 三菱電機株式会社 | イグナイタ用電力半導体装置 |
| WO2016113841A1 (ja) | 2015-01-13 | 2016-07-21 | 三菱電機株式会社 | 半導体装置、その製造方法および半導体モジュール |
| TWI608609B (zh) * | 2015-05-14 | 2017-12-11 | 帥群微電子股份有限公司 | 超接面元件及其製造方法 |
| CN112713864A (zh) * | 2019-10-25 | 2021-04-27 | 立锜科技股份有限公司 | 用于总线传送数据的输出级电路 |
| TWI804736B (zh) * | 2020-03-25 | 2023-06-11 | 立錡科技股份有限公司 | 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288064A (ja) * | 1987-05-20 | 1988-11-25 | Toshiba Corp | 複合サイリスタ |
| JPH0465878A (ja) * | 1990-07-06 | 1992-03-02 | Fuji Electric Co Ltd | 半導体装置 |
| KR0127282B1 (ko) * | 1992-05-18 | 1998-04-02 | 도요다 요시또시 | 반도체 장치 |
| JP3243902B2 (ja) * | 1993-09-17 | 2002-01-07 | 株式会社日立製作所 | 半導体装置 |
| US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
| JP3538505B2 (ja) * | 1996-05-22 | 2004-06-14 | 富士電機デバイステクノロジー株式会社 | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
-
1998
- 1998-12-17 JP JP35881798A patent/JP3707942B2/ja not_active Expired - Lifetime
-
1999
- 1999-06-07 US US09/326,605 patent/US6218709B1/en not_active Expired - Lifetime
- 1999-07-14 DE DE19932959A patent/DE19932959B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183341A (ja) | 2000-06-30 |
| US6218709B1 (en) | 2001-04-17 |
| DE19932959A1 (de) | 2000-06-29 |
| DE19932959B4 (de) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4044373A (en) | IGFET with gate protection diode and antiparasitic isolation means | |
| JP3707942B2 (ja) | 半導体装置とそれを用いた半導体回路 | |
| US6268628B1 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| KR20010015835A (ko) | 반도체 장치 | |
| JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
| EP0312097A1 (en) | Input protector device for semiconductor device | |
| US5032880A (en) | Semiconductor device having an interposing layer between an electrode and a connection electrode | |
| US6586780B1 (en) | Semiconductor device for supplying output voltage according to high power supply voltage | |
| US6248616B1 (en) | Method for suppressing parasitic effects in a junction-isolation integrated circuit | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JPH053203A (ja) | 絶縁コレクタを有する縦形ｐｎｐトランジスタにおけるラツチアツプ現象を防ぐための回路配置 | |
| US5466952A (en) | Semiconductor device having an IGET and a control or protection component | |
| US4939564A (en) | Gate-controlled bidirectional semiconductor switching device with rectifier | |
| US5357157A (en) | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal | |
| JPH0378787B2 (ja) | ||
| US4516037A (en) | Control circuitry for high voltage solid-state switches | |
| US5751052A (en) | Inductive driver circuit and method therefor | |
| JPH08195490A (ja) | 誘導性負荷に電源供給、再循環および減磁を行なうための半導体素子 | |
| US5045909A (en) | Power switching semiconductor device | |
| JP3179630B2 (ja) | エピタキシャル・タブ・バイアス構体及び集積回路 | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPS6211787B2 (ja) | ||
| KR20010080699A (ko) | 아날로그 스위치 | |
| JPS61158175A (ja) | プレ−ナ型トランジスタ装置 | |
| US6369640B1 (en) | Zero crossing control structure for a bidirectional switch with a stable threshold |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |