JP2002208691A

JP2002208691A - 逆導通機能を有する電力用半導体スイッチングデバイス

Info

Publication number: JP2002208691A
Application number: JP2001003721A
Authority: JP
Inventors: Katsuji Iida; 克二飯田; Naohiro Shimizu; 尚博清水
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 2001-01-11
Filing date: 2001-01-11
Publication date: 2002-07-26

Abstract

(57)【要約】【課題】電力用半導体スイッチング素子と逆並列に接続
されたダイオードに、振動電流がピークに達した直後か
ら順電圧を印加して導通可能状態とし、反転逆電流がダ
イオードに円滑に移行できるようにして電力用半導体ス
イッチング素子に大きな逆電流が流れないようにして破
壊から保護する電力用半導体スイッチングデバイスを提
供する。【解決手段】静電誘導サイリスタ６２のアノードと、ダ
イオード６３のカソードに接続された第１の電極部材６
６の内表面の、静電誘導サイリスタとダイオードとの境
界位置に切込み７５を形成すると共に、第１の電極部材
の外表面の中央領域に高透磁率材料の円板状部材７７を
設け、電極部材の外表面と、静電誘導サイリスタのアノ
ードとの間の電流経路に形成される直結寄生インダクタ
ンスＬ_０によって、静電誘導サイリスタを流れる振動電
流の極性が反転する以前に、ダイオードの順回復電圧よ
りも大きな電圧を生成させてダイオードを導通可能状態
として逆電流をダイオードに流すようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１μｓ以下の極短時間
内に、数千Ａ以上の大電流をパルス状に供給する必要の
あるレーザ装置等において、放電電極に急峻に高電圧を
印加し、放電による極狭の大電流を流すことのできる電
力用半導体スイッチング素子を用いたパルスパワー回路
における逆流保護技術に関するものである。

【０００２】

【従来の技術】例えば、パルスレーザ用電源やパルス放
電装置用電源として高電圧大電流のパルスを出力する電
源装置が使用されている。図１は、パルスレーザ用電源
として知られているパルス発生回路の一例を示すもので
ある。このパルス発生回路においては、直流電源１１、
スイッチ１２および電流制限抵抗１３を有する充電器１
４の出力端子１４ａと１４ｂとの間に電力用半導体スイ
ッチング素子としての静電誘導サイリスタ１５が接続さ
れ、この静電誘導サイリスタと並列に共振用のコイル１
６およびコンデンサ１７の直列接続されたものが接続さ
れている。通常、コイル１６は配線インダクタンス程度
の極小さいものである。このコンデンサ１７と並列に、
コンデンサ１８および大きなインダクタンス値を有する
コイル１９を直列接続したものを接続し、このインダク
タンスと並列に負荷となる放電ギャップ２０が接続され
ている。

【０００３】先ず、静電誘導サイリスタ１５を非導通と
した状態でスイッチ１２を閉じ、抵抗１３およびコイル
１６を経てコンデンサ１７を充電する。この充電過程に
おいて、コイル１９のインピーダンスは低周波数におい
ては低いのでコンデンサ１８もこのコイル１９を経て充
電される。今、直流電源１１の電圧をＥとすると、コン
デンサ１７および１８が共にＥまで充電された後に、静
電誘導サイリスタ１５のゲートに接続されているゲート
駆動回路２１によって静電誘導サイリスタ１５をターン
オンする。このとき、コンデンサ１７の電荷はコイル１
６およびコンデンサ１７によって決まる共振特性に応じ
て静電誘導サイリスタ１５を経て放電し、コンデンサ１
７は、充電中の極性とは反対の極性にほぼ−Ｅまで充電
される。一方、コンデンサ１８の電荷も静電誘導サイリ
スタ１５およびコイル１９を経て放電するが、このコイ
ルのインピーダンスは高周波数に対しては非常に高いも
のであるので、非常にゆっくりと放電する。したがっ
て、放電ギャップ２０間にはほぼ−２Ｅの電圧が印加さ
れる。ここで放電が起これば、コンデンサ１７および１
８の電荷は放電して消滅することになる。再びスイッチ
１２を閉じて充電を開始する。

【０００４】上述したパルス発生回路において、放電ギ
ャップ２０間に−２Ｅの電圧が印加されたときに適正に
放電が行なわれれば、コイル１６およびコンデンサ１７
より成る共振回路に蓄積された電荷は消滅するので、図
２において実線で示すように、静電誘導サイリスタ１５
を逆方向に流れる電流はないが、何らかの原因で放電が
適正に起こらなかった場合には、共振回路においてリン
ギング電流が流れ、図２において破線で示すように静電
誘導サイリスタ１５を経て逆方向に大きな電流が流れる
ことになる。図３は静電誘導サイリスタ１５のアノード
・カソード間の電圧の変化を示すものであり、放電にミ
スした場合には、逆方向の電圧が印加されることにな
る。特に、静電誘導サイリスタ１５のカソードからゲー
トに逆電流が流れるが、これはダイオードの逆回復現象
と同じで、ゲート・カソード間に過大な逆方向電圧が印
加される。

【０００５】このように、スイッチング素子の一例とし
て静電誘導サイリスタ１５のアノード・カソード間に大
きな逆電流が流れるときに、静電誘導サイリスタを破壊
から保護するために、静電誘導サイリスタと逆並列にダ
イオードを接続し、逆電流をこのダイオードを経て流す
ことが提案されている。このようなダイオードを有する
静電誘導サイリスタは、一般に逆導通型静電誘導サイリ
スタと呼ばれている。この逆導通型静電誘導サイリスタ
においては、配線インダクタンスをできるだけ小さくす
るために、逆並列ダイオードを静電誘導サイリスタと共
通の半導体基板に一体に組み込むことが、例えば平成８
年電気学会全国大会の予稿集の第４−７６〜４−７７頁
において、清水等が「４０００Ｖ級逆導通ＳＩサイリ
スタ（１）」として提案している。

【０００６】図４は、上述した逆導通型静電誘導サイリ
スタの等価回路図であり、静電誘導サイリスタ３１と並
列に、サイリスタのアノードにカソードが接続され、静
電誘導サイリスタのカソードにアノードが接続されるよ
うにダイオード３２を接続してある。このダイオード３
２のアノードは、抵抗３３を経て静電誘導サイリスタ３
１のゲートに接続されており、このゲートには静電誘導
サイリスタのターンオン／ターンオフを制御するゲート
駆動回路（ＧＣ）３４が接続されている。静電誘導サイ
リスタ３１のアノードとカソードとの間に実線で示す主
電源３５が接続されているときは、静電誘導サイリスタ
を経て電流Ｉ_Ｔが流れ、破線で示すように逆極性の電源
３６が接続されるときにはダイオード３２に電流Ｉ_Ｒが
流れて静電誘導サイリスタが破壊するのを保護してい
る。

【０００７】図５は、上述した逆導通型静電誘導サイリ
スタの構造を示す断面図である。ｎ⁻型シリコン基板４
１の一方の表面にｐ^＋型のゲート領域４２が形成されて
いるとともに埋め込みゲート領域４３がチャネル領域内
に形成されており、ゲート領域４２と接触するようにゲ
ート電極４５が形成されている。埋め込みゲート領域４
３はゲート領域４２によって囲まれるようにくし状に形
成されている。チャネル領域の上方にはｎ^＋形のカソー
ド領域４６が形成され、このカソード領域は導電層を介
してカソード電極４７に接続されており、サイリスタ部
４４が形成されている。また、サイリスタ部４４の外側
には分離帯４８を介してダイオード４９が形成されてい
る。このダイオード部４９は、ｐ^＋型のアノード領域５
０とシリコン基板４１の一部４１ａによって構成された
カソード領域とで構成されており、アノード領域５０は
導電層を経て静電誘導サイリスタのカソード電極４７に
接続されており、カソード領域４１ａはｎ^＋型の接点領
域５１および導電層を介して静電誘導サイリスタのアノ
ード電極５２に接続されている。

【０００８】

【発明が解決すべき課題】このような逆導通型静電誘導
サイリスタにおいては、アノード・カソード間に逆電圧
が印加されるときに、ダイオード部４９が導通して、サ
イリスタ部４４が破壊するのを防止する効果を狙ってい
る。しかしながら、逆導通型静電誘導サイリスタを上述
した図1に示すパルス発生回路に適用した場合、放電ミ
スがあったときに、上述したように共振回路におけるリ
ンギング電流によって静電誘導サイリスタ部がしばしば
破壊してしまう問題がある。また、回路によっては正常
動作においてスイッチに逆電流を流す必要のある応用も
ある。このような逆電流による問題が発生するメカニズ
ムを明らかにするために、逆導通型静電誘導サイリスタ
のアノード・カソード間に逆電流が流れるときにサイリ
スタ部がどのような影響を受けるのかをさらに詳細に検
討した。

【０００９】図６、７および８は、逆導通型静電誘導サ
イリスタを逆電流が伴うパルス動作させたときのアノー
ド・カソード間を流れる電流I_ak、ゲート電流I_gおよび
ゲート電圧V_gの変化を示すものであり、これらの図にお
いて、Ａはパルス幅ｔ_ｗを長くした場合、Ｂはパルス幅
を短くした場合である。電流I_akが３０００Ａ以上で、
パルス幅ｔ_ｗを数十μｓ以上と長くしたときには逆導通
型静電誘導サイリスタは破壊しないが、パルス幅ｔ_ｗを
数百ｎｓ〜数μｓと短くしたときには、逆導通型静電誘
導サイリスタは破壊してしまう現象があることを確かめ
た。また、破壊点は静電誘導サイリスタ部にあり、ダイ
オード部には異常が発生しないのが特徴である。このこ
とから、逆導通型静電誘導サイリスタが破壊するか否か
は、電流I_akの立ち下がり部分の勾配に依存することが
推測される。図６Ａの長いパルス幅の場合の勾配は、例
えば０．５ｋＡ／μｓであり、図６Ｂの短いパルス幅の
場合の勾配は、例えば３ｋＡ／μｓである。また、図８
Ｂに示すように、破壊が生じる場合には、ゲート電圧V_g
の逆電圧ピークを過ぎた付近に顕著な変動が認められ
る。

【００１０】次に、ダイオードに急峻な電流を流そうと
するとき、電流の流れ難さを調べた。図９および１０
は、図４に示すダイオード３２のアノード・カソード間
にパルス状の急峻な電流を流したときの順方向電流Ｉ_Ｆ
および順方向電圧降下Ｖ_Ｆを示すものであるが、Ａは順
方向電流の立ち上がりの勾配が小さい場合、Ｂは順方向
電流の立ち上がりの勾配が大きい場合を示すものであ
る。このように順方向電流Ｉ_Ｆの立ち上がりの勾配と過
渡オン電圧（順回復電圧）Ｖ_ＦＰとの間には図１１に示
すような密接な相関関係がある。すなわち、耐圧が４０
００Ｖのダイオードの場合、順方向電流Ｉ_Ｆの立ち上が
りの勾配ｄＩ_Ｆ／ｄｔが５００Ａ／μｓと小さい場合に
は、順回復電圧Ｖ_ＦＰはほぼ７０Ｖと低いが、１０００
Ａ／μｓではほぼ１００Ｖとなり、２０００Ａ／μｓと
大きくなると約１７０Ｖと高くなっている。

【００１１】また、図１２は、順方向電流Ｉ_Ｆの立ち上
がりの勾配ｄＩ_Ｆ／ｄｔが２０００Ａ／μｓ時のダイオ
ードの順回復電圧Ｖ_ＦＰとダイオードの耐圧との関係を
示すものであり、ダイオードの耐圧が高くなるほど順回
復電圧Ｖ_ＦＰは高くなっており、耐圧が４０００Ｖのダ
イオードでは順回復電圧Ｖ_ＦＰは１７０Ｖにも達してい
る。逆導通型静電誘導サイリスタにおいては、サイリス
タと並列に配置されているダイオード部の耐圧は少なく
ともサイリスタ部の耐圧に等しくする必要があるので、
ダイオード部としても数千ボルトの耐圧を有するものが
用いられている。このように耐圧が高いダイオード部の
順回復電圧Ｖ_ＦＰは高いものとなる。つまり、ダイオー
ド部の耐圧が高い程、特に急峻な順方向パルス電流はダ
イオード部を流れにくい。

【００１２】このように、従来の、例えば４ｋＶ耐圧の
高耐圧逆導通型静電誘導サイリスタにおいては、サイリ
スタ部に順方向電流が流れた後に大きな逆電流が急激に
流れるとき、保護用のダイオード部が導通できず、図５
のチャネル領域４４に蓄積されているキャリアがカソー
ド領域４６からゲート領域４３に向かって急激に逆方向
に流れる。特に、センターのゲート領域４５より最も急
峻にゲート電流が供給されるゲート領域４２の近傍の部
位においてキャリアが過多となり、ゲート・カソード間
におけるダイオード逆回復現象でチャネル間にフィラメ
ンテ−ションが生じ、サイリスタ部４４が破壊してしま
うという問題がある。

【００１３】このような問題は、逆導通型静電誘導サイ
リスタのみにおいて生じる問題ではなく、通常のサイリ
スタやゲートターンオフ（ＧＴＯ）サイリスタや絶縁ゲ
ートバイポーラトランジスタ（ＩＧＢＴ）などのスイッ
チング素子においても生じるものである。

【００１４】上述した問題を解決するために本発明者等
は、特願平２０００−３０５０２号において、静電誘導
サイリスタ或いは逆導通静電誘導サイリスタと並列に、
それぞれの耐圧が静電誘導サイリスタの耐圧よりも低い
複数のダイオードの直列回路を、静電誘導サイリスタと
逆並列となるように接続して順回復電圧を小さくする工
夫を提供しているが、この方法では静電誘導サイリスタ
のカソード−ゲート間のダイオードが逆回復し、静電誘
導サイリスタのアノード−カソード間に逆電圧が発生
し、逆並列ダイオードの順回復電圧以上になって該ダイ
オードが導通するため、充分余裕のある保護方法とは言
えない。

【００１５】ここで、逆電流が流れる場合に不具合が発
生するメカニズムを詳述する。逆電流の発生を説明する
ために図1の回路を用い放電ギャップ20が放電しない場
合について述べている。この現象を説明するために必要
な部分のみを改めて示すと図13のようになる。通常、ま
とめて1つに表している寄生インダクタンス１６は部品
として存在するわけではなく、部品間を接続する導体お
よび部品自身に内在するインダクタンスとして存在する
ものである。パルスパワーの分野ではこのような寄生イ
ンダクタンスを極力小さくする努力がなされている。ま
た、説明を簡単にするため回路の損失はないものとす
る。図14に示す動作波形と合わせて動作説明をする。

【００１６】図１４に示すように、時刻ｔ₀でゲート駆
動回路２１からのトリガ信号により電力用半導体スイッ
チング素子である静電誘導サイリスタ１５をターンオン
すると、＋Eまで充電されているコンデンサ１７から寄
生インダクタンス１６を経由して電流が流れ始め、高周
波の振動電流Ｉ_Ｒとなる。時刻ｔ₁で振動電流Ｉ_Ｒはピ
ークＩ_Ｐとなり、コンデンサ１７に蓄えられていた静電
エネルギーの全てが寄生インダクタンス１６に磁気エネ
ルギーとして移行する。時刻ｔ₁以降はこの寄生インダ
クタンス１６に蓄えられている磁気エネルギーがコンデ
ンサ１７に移行することで引き続き振動を継続し、時刻
ｔ₂で振動電流Ｉ_Ｒが零となり、再びコンデンサ１７は
逆極性に−Eまで充電され、静電エネルギーとして全て
移行される。時刻ｔ₂以降はこの静電エネルギーによ
り、逆方向に電流が流れ振動が継続する。静電誘導サイ
リスタ１５に逆並列に接続されたダイオード３２が理想
的なものであれば、この反転電流は円滑にダイオード１
５に移行するが、前述したようにダイオードの順回復電
圧の存在等によりダイオードに電流が流れ始めるのが遅
れてしまう。

【００１７】一方、前述したように電力用半導体スイッ
チング素子である静電誘導サイリスタ１５のチャンネル
にキャリアが蓄積されているため、このキャリアを放出
する形で時刻ｔ₃まで反転電流は逆電流として静電誘導
サイリスタ１５に流れる。このような逆電流のピーク値
Ｉ_ｒは、振動電流Ｉ_Ｒの周波数が非常に高いためきわめ
て大きなものとなる。静電誘導サイリスタ１５のチャン
ネルに蓄積されているキャリアが放出されるとカソード
−ゲート間の接合が逆回復し、逆電流Irが遮断されよう
とする。このため、寄生インダクタンス１６はこの電流
を流し続けるように作用し、図14に示すように、振動電
流Ｉ_Ｒの大きさおよび減少率に比例して大きく、急峻な
誘起電圧を発生する。この電圧は逆回復した静電誘導サ
イリスタ１５のカソード−ゲート間に印加されるが、こ
のカソード−ゲート間の電圧耐量を超えるとこの接合を
破壊してしまう。

【００１８】本発明は上述した不具合を解決するため
に、電力用半導体スイッチング素子と逆並列に接続され
たダイオードに、振動電流がピークに達した直後から順
電圧を印加して導通可能状態とし、反転逆電流がダイオ
ードに円滑に移行できるようにして電力用半導体スイッ
チング素子に大きな逆電流が流れないようにし，その結
果として破壊から有効に保護するようにした電力用半導
体スイッチングデバイスを提供しようとするものであ
る。

【００１９】

【課題を解決するための手段】本発明は、電力用半導体
スイッチング素子と、この電力用半導体スイッチング素
子をターンオンしてきわめて短時間内にパルス状の大電
流を順方向に流し、順方向電流通流後に引続き流れる急
峻な逆電流による破壊を保護するために、電力用半導体
スイッチング素子と極性が反対となるように接続された
ダイオードとを半導体基板に形成した逆導通機構を有す
る電力用半導体スイッチングデバイスにおいて、前記電
力用半導体スイッチング素子のアノード電極領域および
前記ダイオードのカソード電極領域を第１の電極部材に
共通に接続すると共に、電力用半導体スイッチング素子
のカソード電極領域およびダイオードのアノード電極領
域を第２の電極部材に共通に接続し、少なくとも第１の
電極部材の、前記電力用半導体スイッチング素子のアノ
ード電極領域との接合面と、外部回路に接続される接合
面との間に直結寄生インダクタンスを形成し、この直結
寄生インダクタンス間に生じる電圧によってダイオード
を前記逆電流が流れる以前に導通可能状態とするように
構成したことを特徴とするものである。

【００２０】このような本発明による電力用半導体スイ
ッチングデバイスにおいては、逆電流から電力用半導体
スイッチング素子を保護するために逆電流をバイパスす
るためのダイオードを、順方向電流経路を構成する電極
部材に必然的に寄生するインダクタンスの一部を利用し
たり、この電流経路内に透磁率の大きな材料を挿入して
インダクタンスを与えることにより大きな逆電流が流れ
る前に導通可能状態とすることができるので、電力用半
導体スイッチング素子を破壊から有効に保護することが
できる。本発明ではこのように、順方向電流経路に本来
的に寄生するインダクタンスの一部を利用しているの
で、パルス回路全体のインダクタンスを増大させること
はなく、半導体スイッチング素子のターンオン特性に悪
影響を与えることはない。

【００２１】本発明による電力用半導体スイッチングデ
バイスにおいては、前記直結寄生インダクタンスをＬ_０
とし、前記電力用半導体スイッチング素子を流れる順電
流の減少率をｄｉ／ｄｔとするとき、前記順電流が減少
することによって直結寄生インダクタンス間に生じる電
圧Ｌ_０×ｄｉ／ｄｔの大きさが、前記ダイオードの順回
復電圧Ｖ_ＰＦよりも大きくなるように直結寄生インダク
タンスを形成するのが好適である。この直結寄生インダ
クタンスの大きさは、電極部材に形成する切込みの深さ
を調整したり、電流経路の一部に挿入した高透磁率材料
より成る部材の材料やサイズを調整したり、電極部材の
外表面に設けた絶縁部材の幾何学的な形状および配置を
調整することによって容易に調整することができる。

【００２２】また、本発明による電力用半導体スイッチ
ングデバイスを実際に構成する場合には、前記電力用半
導体スイッチング素子を半導体基板の中心領域に形成
し、前記ダイオードを半導体基板の周辺領域に形成する
ことができる。この場合には、電極部材の外表面の中央
領域に絶縁部材を設け、電極部材の周辺領域が外部回路
へ接続されるように構成するか、電極部材の外表面の中
央領域に、電極本体の透磁率よりも高い透磁率を有する
材料より成る部材を設けるのが好適である。或いは又、
前記電力用半導体スイッチング素子を半導体基板の周辺
領域に形成し、前記ダイオードを半導体基板の中央領域
に形成することもできる。この場合には、電極部材の外
表面の周辺領域に絶縁部材を設け、電極部材の中央領域
が外部回路へ接続されるように構成するか、電極部材の
外表面の周辺領域に、電極本体の透磁率よりも高い透磁
率を有する材料より成る部材を設けるのが好適である。

【００２３】さらに本発明による電力用半導体スイッチ
ングデバイスにおいては、前記電力用半導体スイッチン
グ素子のアノード電極領域およびダイオードのカソード
電極領域に接合された第１の電極部材と、電力用半導体
スイッチング素子のカソード電極領域およびダイオード
のアノード電極領域に接合された第２の電極部材との双
方に、直結寄生インダクタンスを形成することができる
が、第１の電極部材にのみ直結寄生インダクタンスを形
成するのが好適である。さらに、電力用半導体スイッチ
ング素子としては静電誘導サイリスタを用いるのが好適
であるが、他の電力用半導体スイッチング素子を用いる
こともできる。

【００２４】

【発明の実施の形態】図１５は本発明による電力用半導
体スイッチングデバイスの基本的な構成を示す等価回路
図である。ここで図１３では一つのインダクタンスとし
て示した寄生インダクタンス１６を、L₀とＬ_１とに分離
して表している。L₀は電力用半導体スイッチング素子１
５のアノードAに接続された電極部材に形成された切込
みの底部から電力用半導体スイッチング素子のアノード
Aまでの電極部材の一部分の直結寄生インダクタンスで
ある。L１は残りの寄生インダクタンスである。また、
ダイオード５５のアノードＡは、電力用半導体スイッチ
ング素子１５のカソードＫに接続する。このように本発
明においては、ダイオード５５は直結寄生インダクタン
スL₀と電力用半導体スイッチング素子１５との直列回路
に対して逆並列に接続されている。この場合、ダイオー
ド５５のカソードＫと、切込みの底部との間の電極部材
には、逆電流は流れないので、この部分の寄生インダク
タンスは、上述した直結寄生インダクタンスL₀には含ま
れない。

【００２５】図１６は、本発明による電力用半導体スイ
ッチングデバイスでの電流、電圧の波形を示すものであ
る。寄生インダクタンス１６全体の電圧はコンデンサ１
７の電圧と同じであり、直結寄生インダクタンスL₀の電
圧はこの電圧のL₀／（L0+L_１）倍となり、時刻ｔ_０から
時刻ｔ₁まではダイオード５５を逆バイアスする電圧と
なるが、時刻ｔ₁以降ではこの電圧の極性が反転し、ダ
イオード５５を順バイアスし始める。つまり、直結寄生
インダクタンスL₀に蓄えられた磁気エネルギーが時刻ｔ
₁から電力用半導体スイッチング素子１５およびダイオ
ード５５に循環して流れ、この循環回路内で損失され
る。このエネルギーは直結寄生インダクタンスL₀の大き
さに比例するので直結寄生インダクタンスL₀を大きくす
ると損失が大きくなるので考慮が必要となる。この直結
寄生インダクタンスL₀の電圧は、L₀×ｄｉ／ｄｔで表さ
れることになる。この電圧がダイオード５５の順回復電
圧VFP以よりも大きければこのダイオードは導通するこ
とになる。

【００２６】例えば、ダイオード５５の順回復電圧VFP
＝170Vで、電流の勾配ｄｉ／ｄｔ＝2000A/μsecとする
と直結寄生インダクタンスL₀のインダクタンス値は８５
ｎH程度あれば良い。合計の寄生インダクタンス１６は
実際のパルスパワー応用では数百ｎH以下とすることは
困難であり、これに対して寄生インダクタンスL₀が85ｎ
H程度であれば損失も大きくはならない。

【００２７】このような構成とすることで時刻ｔ₁とｔ₂
の間でダイオード５５を導通状態とすることができるた
め、時刻ｔ₂で振動電流Ｉ_Ｒが極性反転しても反転電流
は円滑にダイオード５５に移行し、電力用半導体スイッ
チング素子１５に大きな逆電流が流れることはなくな
り、この電力用半導体スイッチング素子を破壊から有効
に保護することができる。

【００２８】図１７は、本発明による電力用半導体スイ
ッチングデバイスの第１の実施例を示す断面図である。
本例では、電力用半導体スイッチング素子として静電誘
導サイリスタを用いるが、半導体基板６１に形成された
電力用半導体スイッチング素子およびダイオードの構造
そのものは、図５に示されている従来の逆導通静電サイ
リスタの構造と同じであるので、その詳細な説明は省略
する。本例では、半導体基板６１の中央領域に静電誘導
サイリスタ６２を形成し、周辺領域にダイオード６３を
形成してある．

【００２９】静電誘導サイリスタ６２のアノードおよび
ダイオード６３のカソードと接触するように、モリブデ
ンより成る接点層６４と、その上に形成された銅より成
る電極本体６５とで構成された第１の電極部材６６を形
成する。また、静電誘導サイリスタ６２のカソードおよ
びダイオード６３のアノードと接触するように、モリブ
デンより成る接点層６７と、その上に形成された銅より
成る電極本体６８とで構成された第２の電極部材６９を
形成する。さらに、静電誘導サイリスタ６２のゲートに
接触するように形成されたゲート電極７０を、ゲート導
体７１を経て外部へ引き出すように構成する。また、第
１および第２の電極部材６８および６９を半導体基板６
１に圧接した後、これらの電極部材の間に、金属製のフ
ランジ７２および７３と、セラミックス製の碍子７４を
設ける。

【００３０】本例においては、上述した第１および第２
の電極部材６６および６９の双方の内表面の、静電誘導
サイリスタ６２とダイオード６３との境界位置に切込み
７５および７６をそれぞれ形成する。したがって、静電
誘導サイリスタ６２のアノードとダイオード６３のカソ
ードとは、第１の電極部材６６の、これら静電誘導サイ
リスタのアノードとダイオードのカソードと切込み７５
の底部との間の部分を介して接続されることになる。さ
らに、電極本体６５および６８の表面の、静電誘導サイ
リスタと対応する中央部分には凹部を形成し、これらの
凹部に、透磁率が電極本体を構成する材料よりも高い材
料より成る円板状部材７７および７８を設ける。本例で
は、電極本体６５および６８を銅で形成し、円板状部材
７７および７８をモリブデンで形成する。このような高
透磁率材料より成る円板状部材７７および７８を設ける
ことにより、上述した切込み７５および７６と相俟っ
て．第１および第２の電極部材６６および６７の表面
と、静電誘導サイリスタ６２のアノードおよびカソード
に直結された寄生インダクタンスL₀が形成されることに
なり、この部分を逆電流が流れることによって生じる電
圧がダイオード６３に印加されてダイオードを導通可能
状態とすることができる。

【００３１】図１８は、本発明による電力用半導体スイ
ッチングデバイスの第２の実施例の構成を示すものであ
る。図１７に示した第１の実施例では、第１および第２
の電極部材６６および６９の双方の内表面に切込み７
５、７６をそれぞれ形成すると共に外表面の中央領域に
高透磁率材料より成る円板状部材７７、７８をそれぞれ
形成したが、本例では、静電誘導サイリスタ６２のアノ
ードおよびダイオード６３のカソードに接続された第１
の電極部材６６にだけ切込み７５を形成すると共にこの
第１の電極本体６５の表面にモリブデンより成る高透磁
率材料の円板状部材７７を形成したものである。本例の
その他の構成は、図１７に示した第１の実施例と同じで
ある。

【００３２】図１９は、本発明による電力用半導体スイ
ッチングデバイスの第３の実施例の構成を示すものであ
る。図１７および１８に示した第１および第２の実施例
では、半導体基板６１の中央領域に静電誘導サイリスタ
６２を形成し、周辺領域にダイオード６３を形成した
が、本例では、半導体基板６１の中央領域にダイオード
６３を形成し、周辺領域に静電誘導サイリスタ６２を形
成し、第１および第２の電極本体６５および６８の、静
電誘導サイリスタと対向する周辺部に段差を形成し、こ
の段差部分に絶縁材料より成るリング状部材８１および
８２をそれぞれ形成したものである。また、本例におい
ても、第１および第２の電極部材６６および６９の、静
電誘導サイリスタ６２とダイオード６３との境界位置に
切込み７５および７６をそれぞれ形成する。また、上述
した第１および第２の実施例では、電極本体７５、７６
の表面に高透磁率材料の円板状部材７７、７８を形成し
たが、本例では、第１および第２の電極部材６６および
６９の露出した中央部分の表面から静電誘導サイリスタ
に至る電流通路は長くなっており、ここに上述した直結
寄生インダクタンスL₀を形成するようにしている。

【００３３】図２０は、本発明による電力用半導体スイ
ッチングデバイスの第４の実施例を示すものである。図
１９に示した第３の実施例においては、第１および第２
の電極部材６６および６９の双方に切込み７５および７
６をそれぞれ形成したが、本例では、静電誘導サイリス
タ６２のアノードおよびダイオード６３のカソードに接
続された第１の電極部材６６にだけ切込み７５を形成す
ると共に、第１の電極部材６６の外表面の周辺領域に、
電極本体６５のよりも高透磁率材料のリング状部材８３
を形成したものである。

【００３４】なお、図１７〜２０に示した実施例におい
ては、電極本体６５および６８の表面に形成した切り込
み７５、７６は空間のままとしてあるが、本発明におい
ては、この切り込み７５に絶縁部材を嵌め込みむことも
できる。このように構成することによって、電極本体６
５および６８の、半導体基板６１と接触する内表面を平
坦とすることができ、第1および第2の電極本体６５およ
び６８を圧接したときに不所望な応力の集中を避けるこ
とができる。

【００３５】図２１は、本発明による電力用半導体スイ
ッチングデバイスの第５の実施例を示すものである。本
例では、図１７および１８に示した第１および第２の実
施例と同様に、半導体基板６１の中央部に静電誘導サイ
リスタ６２を形成し、周辺部にダイオード６３を形成
し、さらに第１および第２の電極部材６６および６９の
電極本体６５および６８の表面の、静電誘導サイリスタ
と対向する中央領域に、絶縁材料より成る円板状部材８
４および８５をそれぞれ設けたものである。また、本例
では、切込み７５および７６は、第１および第２の電極
部材６６および６９の接点層６４および６７にだけ形成
してある。したがって、切込み７５および７６の深さは
上述した実施例に比べると非常に浅いものとなるが、本
例では電極本体６５および６８の長い部分を逆電流が流
れるので、所望の電圧を発生させることができる。

【００３６】図２２は、本発明による電力用半導体スイ
ッチングデバイスの第６の実施例を示すものである。本
例では、上述した第５の実施例と同様に、半導体基板６
１の中央部に静電誘導サイリスタ６２を形成し、周辺部
にダイオード６３を形成し、第１の電極部材６６の接点
層６４の、静電誘導サイリスタ６２のアノードと接合さ
れる中央部分６４ａを、ダイオード６３のカソードと接
合される周辺部分６４よりも透磁率の高い材料で形成す
る。本例では、電極本体６５を銅で形成し、接点層６４
の中央部分６４ａを鉄で形成し、周辺部分６４ｂをモリ
ブデンで形成するが、中央部分６４ａをモリブデンで形
成し、周辺部分６４ｂをシリコンで形成することもでき
る。さらに本例では、接点層６４の中央部分６４ａと周
辺部分６４ｂとの間に切込みを形成し、この切込みにテ
フロン（登録商標）より成る絶縁部材８６を埋めこんで
ある。この切込みは電極本体６５の内部まで延在させる
こともできる。

【００３７】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例えば
上述した実施例では、電力用半導体スイッチング素子と
して静電誘導サイリスタを用いたが、ゲートターンオフ
（ＧＴＯ）や、絶縁ゲートバイポーラトランジスタ（Ｉ
ＧＢＴ）などの半導体スイッチング素子を用いることも
できる。また、図１７〜２１の実施例において電極部材
の外表面に設けた絶縁部材や高透磁率部材と、図２２の
実施例の接点層の構造とを相互に組み合わせることもで
きる。

【００３８】上述したように、本発明によれば、半導体
基板と接合される電極部材に形成される電流経路に存在
する寄生インダクタンスを利用するだけで振動電流が極
性反転する以前に電力用半導体スイッチング素子に逆並
列に接続されたダイオードを導通状態とすることができ
るので、振動電流による逆電流を導通状態にあるダイオ
ードにバイパスすることができ、したがって電力用半導
体スイッチング素子に流れる逆電流を少なくすることが
でき、その結果として電力用半導体スイッチング素子を
破壊から有効に保護することができる。しかも、電流経
路を規定する電極部材に形成される寄生インダクタンス
を利用しているので、何ら特別な部品を設ける必要はな
く、低コストで実施することができる。

【図面の簡単な説明】

【図１】静電誘導形サイリスタを用いたパルス発生回路
の一例の構成を示す回路図である。

【図２】その動作を説明するための信号波形図である。

【図３】同じくその動作を説明するための信号波形図で
ある。

【図４】従来の逆導通型静電誘導サイリスタの基本的な
構造を示す線図である。

【図５】従来の逆導通型静電誘導サイリスタの詳細な構
造を示す断面図である。

【図６】ＡおよびＢは、従来の静電誘導サイリスタの動
作を説明するための信号波形図である。

【図７】ＡおよびＢは、従来の静電誘導サイリスタの動
作を説明するための信号波形図である。

【図８】ＡおよびＢは、従来の静電誘導サイリスタの動
作を説明するための信号波形図である。

【図９】ＡおよびＢは、従来の静電誘導サイリスタの保
護ダイオードの順回復特性を示す信号波形図である。

【図１０】ＡおよびＢは、従来の静電誘導サイリスタの
保護ダイオードの過渡オン電圧を示す信号波形図であ
る。

【図１１】電流の勾配と順回復電圧との関係を示すグラ
フである。

【図１２】ダイオードの耐圧と順回復電圧との関係を示
すグラフである。

【図１３】本発明者等が先に提案した逆導通機能を有す
る半導体装置の構成を示す線図である。

【図１４】同じくその動作を説明するための信号波形図
である。

【図１５】本発明による逆電流保護機能を有する電力用
半導体スイッチングデバイスの基本的な構成を示す等価
回路図である。

【図１６】同じくその動作を説明するための信号波形図
である。

【図１７】本発明による電力用半導体スイッチングデバ
イスの第１の実施例の構成を示す断面図である。

【図１８】本発明による電力用半導体スイッチングデバ
イスの第２の実施例の構成を示す断面図である。

【図１９】本発明による電力用半導体スイッチングデバ
イスの第３の実施例の構成を示す断面図である。

【図２０】本発明による電力用半導体スイッチングデバ
イスの第４の実施例の構成を示す断面図である。

【図２１】本発明による電力用半導体スイッチングデバ
イスの第５の実施例の構成を示す断面図である。

【図２２】本発明による電力用半導体スイッチングデバ
イスの第６の実施例の構成を示す断面図である。

【符号の説明】

１５静電誘導サイリスタ、１６寄生インダクタン
ス、１７コンデンサ、２１ゲート駆動回路、
５５ダイオード、Ｌ_０直結寄生インダクタンス、
Ｌ_１残りの寄生インダクタンス、６１半導体基
板、６２静電誘導サイリスタ、６３ダイオー
ド、６４接点層、６５、６８電極本体、６６、６９
電極部材、７０ゲート電極、７５、７６切込
み、７７、７８高透磁率材料の円板状部材、８１，
８２絶縁材料のリング状部材、８３高透磁率材料のリ
ング状部材、８４，８５絶縁材料の円板状部材

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F005 AA01 AB01 AF01 BA02 CA01 GA01 5F038 AV20 AZ06 BH03 BH04 BH05 BH15 EZ20 5H740 BA07 BA15 BB02 BB07 MM05 PP02 PP03

Claims

【特許請求の範囲】

【請求項１】電力用半導体スイッチング素子と、この電
力用半導体スイッチング素子をターンオンしてきわめて
短時間内にパルス状の大電流を順方向に流し、順方向電
流通流後に引続き流れる急峻な逆電流による破壊を保護
するために、電力用半導体スイッチング素子と極性が反
対となるように接続されたダイオードとを半導体基板に
形成した逆導通機構を有する電力用半導体スイッチング
デバイスにおいて、前記電力用半導体スイッチング素子
のアノード電極領域および前記ダイオードのカソード電
極領域を第１の電極部材に共通に接続すると共に、電力
用半導体スイッチング素子のカソード電極領域およびダ
イオードのアノード電極領域を第２の電極部材に共通に
接続し、少なくとも第１の電極部材の、前記電力用半導
体スイッチング素子のアノード電極領域と接合される内
表面と、外部回路に接続される外表面との間に直結寄生
インダクタンスを形成し、この直結寄生インダクタンス
間に生じる電圧によってダイオードを前記逆電流が流れ
る以前に導通可能状態とするように構成したことを特徴
とする電力用半導体スイッチングデバイス。
【請求項２】前記直結寄生インダクタンスをＬ_０とし、
前記電力用半導体スイッチング素子を流れる順電流の減
少率をｄｉ／ｄｔとするとき、直結寄生インダクタンス
間に生じる電圧Ｌ_０×ｄｉ／ｄｔの大きさが、前記ダイ
オードの順回復電圧Ｖ_ＰＦよりも大きくなるように前記
直結寄生インダクタンスを形成したことを特徴とする請
求項１に記載の逆導通機能を有する電力用半導体スイッ
チングデバイス。
【請求項３】前記第１の電極部材の内表面の、前記電力
用半導体スイッチング素子と前記ダイオードとの境界部
分に切込みを形成したことを特徴とする請求項１または
２に記載の逆導通機能を有する電力用半導体スイッチン
グデバイス。
【請求項４】前記電力用半導体スイッチング素子を半導
体基板の中心領域に形成し、前記ダイオードを半導体基
板の周辺領域に形成したことを特徴とする請求項１〜３
の何れかに記載の逆導通機能を有する電力用半導体スイ
ッチングデバイス。
【請求項５】前記第１の電極部材の外表面の中央領域に
絶縁部材を設け、電極部材の周辺領域が外部回路へ接続
されるように構成したことを特徴とする請求項４に記載
の逆導通機能を有する電力用半導体スイッチングデバイ
ス。
【請求項６】前記第１の電極部材の外表面の中央領域
に、電極部材を構成する電極本体の透磁率よりも高い透
磁率を有する部材を設けたことを特徴とする請求項４に
記載の逆導通機能を有する電力用半導体スイッチングデ
バイス。
【請求項７】前記電力用半導体スイッチング素子を半導
体基板の周辺領域に形成し、前記ダイオードを半導体基
板の中央領域に形成したことを特徴とする請求項１〜３
の何れかに記載の逆導通機能を有する電力用半導体スイ
ッチングデバイス。
【請求項８】前記第１の電極部材の外表面の周辺領域に
絶縁部材を設け、電極部材の中央領域が外部回路へ接続
されるように構成したことを特徴とする請求項７に記載
の逆導通機能を有する電力用半導体スイッチングデバイ
ス。
【請求項９】前記第１の電極部材の外表面の周辺領域
に、電極部材を構成する電極本体の透磁率よりも高い透
磁率を有する部材を設けたことを特徴とする請求項７に
記載の逆導通機能を有する電力用半導体スイッチングデ
バイス。
【請求項１０】前記第１の電極部材の内表面に導電性の
接点層を設け、この導電層の、前記電力用半導体スイッ
チング素子のアノード電極領域と接合する部分を、前記
ダイオードのカソード電極領域と接合する部分よりも透
磁率の高い材料で形成したことを特徴とする請求項１〜
８の何れかに記載の逆導通機能を有する電力用半導体ス
イッチングデバイス。
【請求項１１】前記導電層の、前記電力用半導体スイッ
チング素子のアノード電極領域と接合する部分と、前記
ダイオードのカソード電極領域と接合する部分との間に
絶縁部材を設けたことを特徴とする請求項１０に記載の
逆導通機能を有する電力用半導体スイッチングデバイ
ス。
【請求項１２】前記導電層の、前記電力用半導体スイッ
チング素子のアノード電極領域と接合する部分と、前記
ダイオードのカソード電極領域と接合する部分との間に
切込みを形成したことを特徴とする請求項１０に記載の
逆導通機能を有する電力用半導体スイッチングデバイ
ス。
【請求項１３】前記導電層の、前記電力用半導体スイッ
チング素子のアノード電極領域と接合する部分と、前記
ダイオードのカソード電極領域と接合する部分との間に
形成した切込みを電極本体にまで延在させたことを特徴
とする請求項１２に記載の逆導通機能を有する電力用半
導体スイッチングデバイス。
【請求項１４】前記電力用半導体スイッチング素子を静
電誘導サイリスタで構成したことを特徴とする請求項１
〜１３の何れかに記載の逆導通機能を有する電力用半導
体スイッチングデバイス。