JPH07288456A - 半導体装置の過電圧クランプ回路 - Google Patents
半導体装置の過電圧クランプ回路Info
- Publication number
- JPH07288456A JPH07288456A JP17057394A JP17057394A JPH07288456A JP H07288456 A JPH07288456 A JP H07288456A JP 17057394 A JP17057394 A JP 17057394A JP 17057394 A JP17057394 A JP 17057394A JP H07288456 A JPH07288456 A JP H07288456A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- overvoltage
- diode
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】高速スイッチング動作においても安定して過電
圧保護作用が得られる過電圧クランプ回路を備えた半導
体装置を提供する。 【構成】主電源９および誘導性負荷回路８に出力端Ｄお
よびＧＮＤ端Ｓが直列に接続されて誘導性負荷に流れる
電流をオン・オフ制御する主半導体装置１の過電圧クラ
ンプ回路１０が、主半導体装置１の出力端およびＧＮＤ
端に並列に接続された保護用半導体装置１１と、その制
御入力端ｇと出力端Ｄとの間にカソ−ドを出力端側にし
て接続された降伏電圧を有する過電圧検出ダイオ−ド１
３，制御入力端とＧＮＤ端との間に接続された入力電位
規定抵抗１５，および入力電位規定抵抗１５に並列接続
された入力保護用双方向性降伏ダイオ−ド１６からなる
過電圧検出回路１２とを備える。
圧保護作用が得られる過電圧クランプ回路を備えた半導
体装置を提供する。 【構成】主電源９および誘導性負荷回路８に出力端Ｄお
よびＧＮＤ端Ｓが直列に接続されて誘導性負荷に流れる
電流をオン・オフ制御する主半導体装置１の過電圧クラ
ンプ回路１０が、主半導体装置１の出力端およびＧＮＤ
端に並列に接続された保護用半導体装置１１と、その制
御入力端ｇと出力端Ｄとの間にカソ−ドを出力端側にし
て接続された降伏電圧を有する過電圧検出ダイオ−ド１
３，制御入力端とＧＮＤ端との間に接続された入力電位
規定抵抗１５，および入力電位規定抵抗１５に並列接続
された入力保護用双方向性降伏ダイオ−ド１６からなる
過電圧検出回路１２とを備える。
Description
【０００１】
【産業上の利用分野】この発明は、スイッチング電源装
置などに用いられ、誘導性負荷回路に流れる電流をオン
オフ制御する自己消弧形半導体素子等の半導体装置を、
そのタ−ンオフ時に発生する過電圧から保護するために
設けられる過電圧クランプ回路（過電圧制限回路）に関
する。
置などに用いられ、誘導性負荷回路に流れる電流をオン
オフ制御する自己消弧形半導体素子等の半導体装置を、
そのタ−ンオフ時に発生する過電圧から保護するために
設けられる過電圧クランプ回路（過電圧制限回路）に関
する。
【０００２】
【従来の技術】図３は半導体装置の従来の過電圧制限回
路の一例を示す接続図であり、主半導体装置１には自己
消弧型半導体装置，例えば図の場合パワ−ＭＯＳＦＥＴ
が用いられ、そのドレインから引き出された端子Ｄを出
力端子，ソ−スから引き出された端子ＳをＧＮＤ端子と
し、両端子間に例えばパルストランス等の誘導性負荷
８，直流電源９を接続することにより例えばスイッチン
グ電源装置の主回路が構成される。また主半導体装置１
としてのパワ−ＭＯＳＦＥＴのゲ−トから引き出された
端子Ｇを入力端子として端子Ｇ−Ｄ間に入力電位規定抵
抗Ｒ2 を接続するとともに、端子Ｇにゲ−ト直列抵抗Ｒ
G を介してドライブ回路７を接続し、その出力駆動電圧
ＶG によって主半導体装置１をオンオフ制御すれば、誘
導性負荷８への供給電力を駆動電圧ＶG の時比率に対応
して制御することができる。
路の一例を示す接続図であり、主半導体装置１には自己
消弧型半導体装置，例えば図の場合パワ−ＭＯＳＦＥＴ
が用いられ、そのドレインから引き出された端子Ｄを出
力端子，ソ−スから引き出された端子ＳをＧＮＤ端子と
し、両端子間に例えばパルストランス等の誘導性負荷
８，直流電源９を接続することにより例えばスイッチン
グ電源装置の主回路が構成される。また主半導体装置１
としてのパワ−ＭＯＳＦＥＴのゲ−トから引き出された
端子Ｇを入力端子として端子Ｇ−Ｄ間に入力電位規定抵
抗Ｒ2 を接続するとともに、端子Ｇにゲ−ト直列抵抗Ｒ
G を介してドライブ回路７を接続し、その出力駆動電圧
ＶG によって主半導体装置１をオンオフ制御すれば、誘
導性負荷８への供給電力を駆動電圧ＶG の時比率に対応
して制御することができる。
【０００３】上述のようにスイッチングデバイスとして
例えばスイッチング電源装置に組み込まれた半導体装置
１をオンオフ制御すると、そのタ−ンオフに際して誘導
性負荷８に流れる電流を遮断することによって負荷回路
のインダクタンスに磁気エネルギ−が蓄積され、その放
出を半導体装置１が遮断することによって半導体装置１
の出力端子ＤとＧＮＤ端子Ｓとの間に過渡的な過電圧が
発生する。このような過電圧が半導体装置１の定挌電圧
を越えると素子破壊の原因となるため、半導体装置１に
は過電圧制限回路２が設けられる。
例えばスイッチング電源装置に組み込まれた半導体装置
１をオンオフ制御すると、そのタ−ンオフに際して誘導
性負荷８に流れる電流を遮断することによって負荷回路
のインダクタンスに磁気エネルギ−が蓄積され、その放
出を半導体装置１が遮断することによって半導体装置１
の出力端子ＤとＧＮＤ端子Ｓとの間に過渡的な過電圧が
発生する。このような過電圧が半導体装置１の定挌電圧
を越えると素子破壊の原因となるため、半導体装置１に
は過電圧制限回路２が設けられる。
【０００４】過電圧制限回路２は図の場合、半導体装置
１としてのＭＯＳＦＥＴのドレイン−ゲ−ト間に互いに
逆向きに直列接続された一対のアバランシェダイオ−ド
で構成される過電圧検出ダイオ−ド３およびバイアスブ
ロックダイオ−ド４からなり、過電圧検出ダイオ−ド３
のアバランシェ降伏を利用して端子Ｇ側に過電圧をフィ
−ドバックさせることにより、タ−ンオフ過程にあるＭ
ＯＳＦＥＴ１は端子Ｇ側にフィ−ドバックした過電圧に
よって一時的にオン状態に戻り、誘導性負荷８に蓄積さ
れた電磁エネルギ−をＧＮＤ側に放流するので、端子Ｄ
−Ｓ間に加わる過電圧を無害なレベルに制限し、ＭＯＳ
ＦＥＴ１を過電圧から保護することができる。また、過
電圧制限回路２にバイアスブロックダイオ−ド４を設
け、主半導体装置１の高周波スイッチング過程において
主半導体装置１がオンしてＤ−Ｇ間電圧が零近くに低下
したとき、駆動電圧ＶG により入力端Ｇから過電圧制限
回路２を介して出力端Ｄに向けて電流が流れることを防
ぎ、過電圧制限回路２が主半導体装置１の高速スイッチ
ング動作に与える悪影響を排除するよう構成されてい
る。
１としてのＭＯＳＦＥＴのドレイン−ゲ−ト間に互いに
逆向きに直列接続された一対のアバランシェダイオ−ド
で構成される過電圧検出ダイオ−ド３およびバイアスブ
ロックダイオ−ド４からなり、過電圧検出ダイオ−ド３
のアバランシェ降伏を利用して端子Ｇ側に過電圧をフィ
−ドバックさせることにより、タ−ンオフ過程にあるＭ
ＯＳＦＥＴ１は端子Ｇ側にフィ−ドバックした過電圧に
よって一時的にオン状態に戻り、誘導性負荷８に蓄積さ
れた電磁エネルギ−をＧＮＤ側に放流するので、端子Ｄ
−Ｓ間に加わる過電圧を無害なレベルに制限し、ＭＯＳ
ＦＥＴ１を過電圧から保護することができる。また、過
電圧制限回路２にバイアスブロックダイオ−ド４を設
け、主半導体装置１の高周波スイッチング過程において
主半導体装置１がオンしてＤ−Ｇ間電圧が零近くに低下
したとき、駆動電圧ＶG により入力端Ｇから過電圧制限
回路２を介して出力端Ｄに向けて電流が流れることを防
ぎ、過電圧制限回路２が主半導体装置１の高速スイッチ
ング動作に与える悪影響を排除するよう構成されてい
る。
【０００５】なお、主半導体装置１の端子Ｄ−Ｓ間に並
列に図示しないアバランシェダイオ−ドからなる過電圧
制限回路、またはスナバ回路を設け、端子Ｄ−Ｓ間に加
わる過電圧を制限するよう構成したものも知られてい
る。
列に図示しないアバランシェダイオ−ドからなる過電圧
制限回路、またはスナバ回路を設け、端子Ｄ−Ｓ間に加
わる過電圧を制限するよう構成したものも知られてい
る。
【０００６】
【発明が解決しようとする課題】過電圧制限回路２を備
えた従来の主半導体装置１において、主半導体装置１の
入力側のインピ−ダンス，即ちゲ−ト直列抵抗ＲG ，入
力電位規定抵抗Ｒ2 等はその抵抗値が、ドライブ回路７
からの駆動電圧ＶG による主半導体装置１のオンオフ制
御を対象に決められるものであり、主半導体装置の入力
容量の放電を容易化するためにスイッチング周波数が高
くなるとともに抵抗値を低く設定することが必要にな
る。過電圧を入力側にフィ−ドバックさせることによっ
て半導体装置１をオンさせる従来の過電圧制限回路２に
おいては、入力側のインピ−ダンスの高低が過電圧制限
回路２の動作に直接影響し、入力インピ−ダンスが高い
低周波スイッチング状態では安定性の高い過電圧保護効
果が得られるが、数１０ｋＨz以上の高速（高周波）ス
イッチングを必要とするスイッチング電源装置などでは
その動作の安定性が低下し、十分な過電圧保護効果が得
られないという問題が発生する。
えた従来の主半導体装置１において、主半導体装置１の
入力側のインピ−ダンス，即ちゲ−ト直列抵抗ＲG ，入
力電位規定抵抗Ｒ2 等はその抵抗値が、ドライブ回路７
からの駆動電圧ＶG による主半導体装置１のオンオフ制
御を対象に決められるものであり、主半導体装置の入力
容量の放電を容易化するためにスイッチング周波数が高
くなるとともに抵抗値を低く設定することが必要にな
る。過電圧を入力側にフィ−ドバックさせることによっ
て半導体装置１をオンさせる従来の過電圧制限回路２に
おいては、入力側のインピ−ダンスの高低が過電圧制限
回路２の動作に直接影響し、入力インピ−ダンスが高い
低周波スイッチング状態では安定性の高い過電圧保護効
果が得られるが、数１０ｋＨz以上の高速（高周波）ス
イッチングを必要とするスイッチング電源装置などでは
その動作の安定性が低下し、十分な過電圧保護効果が得
られないという問題が発生する。
【０００７】また、過電圧制限回路２がタ−ンオフ過程
にある半導体装置１の動作を、一時的にオン状態に引き
戻すように制御して過電圧保護動作を行うため、過電圧
保護動作が頻繁に発生するような場合には半導体装置１
のスイッチング動作が不安定になるという問題も発生す
る。一方、半導体装置の端子Ｄ−Ｓ間に並列にアバラン
シェダイオ−ドからなる過電圧制限回路を接続する方式
では、過電圧制限回路としてのアバランシェダイオ−ド
に流し得るサ−ジ電流値に限界があるため、過電圧の制
限効果にも制限があり、ことに高速スイッチングを行う
場合には十分な過電圧の制限効果が得られないという問
題がある。さらに、主半導体装置１の端子Ｄ−Ｓ間に並
列にスナバ回路を設けた方式では、半導体装置の構成が
複雑化，大型化するという問題が発生する。
にある半導体装置１の動作を、一時的にオン状態に引き
戻すように制御して過電圧保護動作を行うため、過電圧
保護動作が頻繁に発生するような場合には半導体装置１
のスイッチング動作が不安定になるという問題も発生す
る。一方、半導体装置の端子Ｄ−Ｓ間に並列にアバラン
シェダイオ−ドからなる過電圧制限回路を接続する方式
では、過電圧制限回路としてのアバランシェダイオ−ド
に流し得るサ−ジ電流値に限界があるため、過電圧の制
限効果にも制限があり、ことに高速スイッチングを行う
場合には十分な過電圧の制限効果が得られないという問
題がある。さらに、主半導体装置１の端子Ｄ−Ｓ間に並
列にスナバ回路を設けた方式では、半導体装置の構成が
複雑化，大型化するという問題が発生する。
【０００８】この発明の目的は、高速スイッチング動作
においても安定して過電圧保護効果が得られる過電圧ク
ランプ回路を備えた半導体装置を提供することにある。
においても安定して過電圧保護効果が得られる過電圧ク
ランプ回路を備えた半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、この発明によれば、主電源および誘導性負荷に出力
端およびＧＮＤ端が直列に接続されて誘導性負荷に流れ
る電流をオン・オフ制御する主半導体装置の過電圧クラ
ンプ回路であって、前記主半導体装置の出力端およびＧ
ＮＤ端に並列に接続された保護用半導体装置と、その制
御入力端と出力端との間にカソ−ドを出力端側にして接
続された降伏電圧を有する過電圧検出ダイオ−ド、およ
び制御入力端とＧＮＤ端との間に接続された入力電位規
定抵抗からなる過電圧検出回路とを備えてなるものとす
る。
に、この発明によれば、主電源および誘導性負荷に出力
端およびＧＮＤ端が直列に接続されて誘導性負荷に流れ
る電流をオン・オフ制御する主半導体装置の過電圧クラ
ンプ回路であって、前記主半導体装置の出力端およびＧ
ＮＤ端に並列に接続された保護用半導体装置と、その制
御入力端と出力端との間にカソ−ドを出力端側にして接
続された降伏電圧を有する過電圧検出ダイオ−ド、およ
び制御入力端とＧＮＤ端との間に接続された入力電位規
定抵抗からなる過電圧検出回路とを備えてなるものとす
る。
【００１０】過電圧検出回路がその入力電位規定抵抗に
並列に入力保護用双方向性降伏ダイオ−ドを備えてなる
ものとする。過電圧クランプ回路が共通のチップ上で主
半導体装置と一体化したモジュ−ル構造を形成してなる
もので、半導体基板に主半導体装置と保護用半導体装置
および過電圧検出ダイオ−ドが並設され、該半導体基板
上に入力電位規定抵抗が絶縁膜を介して形成され、過電
圧検出ダイオ−ドのアノード側と導体で一端が接続され
た入力電位規定抵抗と、該導体と制御入力端が接続され
た保護用半導体装置と、さらに、主半導体装置のＧＮＤ
端と導体で他端が接続される入力電位規定抵抗およびＧ
ＮＤ端が接続される保護用半導体装置とを備えてなるも
のとする。
並列に入力保護用双方向性降伏ダイオ−ドを備えてなる
ものとする。過電圧クランプ回路が共通のチップ上で主
半導体装置と一体化したモジュ−ル構造を形成してなる
もので、半導体基板に主半導体装置と保護用半導体装置
および過電圧検出ダイオ−ドが並設され、該半導体基板
上に入力電位規定抵抗が絶縁膜を介して形成され、過電
圧検出ダイオ−ドのアノード側と導体で一端が接続され
た入力電位規定抵抗と、該導体と制御入力端が接続され
た保護用半導体装置と、さらに、主半導体装置のＧＮＤ
端と導体で他端が接続される入力電位規定抵抗およびＧ
ＮＤ端が接続される保護用半導体装置とを備えてなるも
のとする。
【００１１】半導体基板上に絶縁膜を介して入力保護用
双方向性降伏ダイオ−ドが形成され、入力電位規定抵抗
と並列に導体で接続される該入力保護用双方向性降伏ダ
イオ−ドを備えてなるものとする。
双方向性降伏ダイオ−ドが形成され、入力電位規定抵抗
と並列に導体で接続される該入力保護用双方向性降伏ダ
イオ−ドを備えてなるものとする。
【００１２】
【作用】この発明において、主半導体装置の出力端およ
びＧＮＤ端に並列に保護用半導体装置を接続し、その制
御入力端と出力端との間にカソ−ドを出力端側にして接
続された降伏電圧を有する過電圧検出ダイオ−ド、およ
び制御入力端とＧＮＤ端との間に接続された入力電位規
定抵抗からなる過電圧検出回路を設けたことにより、保
護用半導体装置の出力端（主半導体装置の出力端）とＧ
ＮＤとの間の電位が上昇して過電圧検出ダイオ−ドの降
伏電圧を越えると、降伏電流が入力電位規定抵抗を介し
てＧＮＤ側に流れ、入力電位規定抵抗の電圧降下に相当
する電圧が保護用半導体装置の入力端子に印加されるの
で、過電圧が過電圧検出ダイオ−ドの降伏電圧を越えて
いる期間保護用半導体装置がオン状態となって誘導性負
荷回路の蓄積電磁エネルギ−をＧＮＤ側に放流するの
で、保護用半導体装置およびこれに並列接続された主半
導体装置の出力端とＧＮＤとの間に印加される過電圧を
過電圧検出ダイオ−ドの降伏電圧以下にクランプする機
能が得られる。また、保護用半導体装置の制御入力端が
主半導体装置のそれと完全に切り離されて上記保護動作
を主半導体装置のオンオフ制御に無関係に行えるので、
入力電位規定抵抗の抵抗値を保護動作に最適な値に設定
することが可能になり、過電圧のクランプ動作を主半導
体装置のスイッチング周波数に関係なく安定して確実に
行える機能が得られる。
びＧＮＤ端に並列に保護用半導体装置を接続し、その制
御入力端と出力端との間にカソ−ドを出力端側にして接
続された降伏電圧を有する過電圧検出ダイオ−ド、およ
び制御入力端とＧＮＤ端との間に接続された入力電位規
定抵抗からなる過電圧検出回路を設けたことにより、保
護用半導体装置の出力端（主半導体装置の出力端）とＧ
ＮＤとの間の電位が上昇して過電圧検出ダイオ−ドの降
伏電圧を越えると、降伏電流が入力電位規定抵抗を介し
てＧＮＤ側に流れ、入力電位規定抵抗の電圧降下に相当
する電圧が保護用半導体装置の入力端子に印加されるの
で、過電圧が過電圧検出ダイオ−ドの降伏電圧を越えて
いる期間保護用半導体装置がオン状態となって誘導性負
荷回路の蓄積電磁エネルギ−をＧＮＤ側に放流するの
で、保護用半導体装置およびこれに並列接続された主半
導体装置の出力端とＧＮＤとの間に印加される過電圧を
過電圧検出ダイオ−ドの降伏電圧以下にクランプする機
能が得られる。また、保護用半導体装置の制御入力端が
主半導体装置のそれと完全に切り離されて上記保護動作
を主半導体装置のオンオフ制御に無関係に行えるので、
入力電位規定抵抗の抵抗値を保護動作に最適な値に設定
することが可能になり、過電圧のクランプ動作を主半導
体装置のスイッチング周波数に関係なく安定して確実に
行える機能が得られる。
【００１３】また、過電圧検出回路がその入力電位規定
抵抗に並列に入力保護用双方向性降伏ダイオ−ドを備え
るよう構成すれば、入力電位規定抵抗の電圧降下を双方
向性降伏ダイオ−ドの降伏電圧以下に保持できるので、
保護用半導体装置の制御入力端に過度な過電圧が加わる
ことによって生ずる保護用半導体装置の損傷を防止する
機能が得られる。
抵抗に並列に入力保護用双方向性降伏ダイオ−ドを備え
るよう構成すれば、入力電位規定抵抗の電圧降下を双方
向性降伏ダイオ−ドの降伏電圧以下に保持できるので、
保護用半導体装置の制御入力端に過度な過電圧が加わる
ことによって生ずる保護用半導体装置の損傷を防止する
機能が得られる。
【００１４】さらに、過電圧クランプ回路が共通のチッ
プ上で主半導体装置と一体化したモジュ−ル構造を形成
すれば、小型で信頼性が高く，取扱が容易な過電圧クラ
ンプ機能付半導体装置が得られる。
プ上で主半導体装置と一体化したモジュ−ル構造を形成
すれば、小型で信頼性が高く，取扱が容易な過電圧クラ
ンプ機能付半導体装置が得られる。
【００１５】
【実施例】以下、この発明を実施例に基づいて説明す
る。図１はこの発明の実施例になる半導体装置の過電圧
クランプ回路を簡略化して示す接続図であり、従来技術
と同じ構成部分には同一参照符号を付すことにより、重
複した説明を省略する。図において、主電源９および誘
導性負荷８に出力端ＤおよびＧＮＤ端Ｓが直列に接続さ
れて誘導性負荷８に流れる電流をオン・オフ制御する主
半導体装置１の過電圧クランプ回路１０は、主半導体装
置１の出力端ＤおよびＧＮＤ端Ｓに並列に接続された保
護用半導体装置１１と、その制御入力端ｇと出力端Ｄと
の間にカソ−ドを出力端側にして接続された降伏電圧を
有する過電圧検出ダイオ−ド１３，および制御入力端ｇ
とＧＮＤ端Ｓとの間に接続された入力電位規定抵抗１５
の直列回路からなる過電圧検出回路１２とで構成され
る。また、制御入力端ｇとＧＮＤ端Ｓとの間には必要に
応じて入力電位規定抵抗１５に並列に双方向性降伏ダイ
オ−ドからなる入力保護用ダイオ−ド１６が付加され
る。
る。図１はこの発明の実施例になる半導体装置の過電圧
クランプ回路を簡略化して示す接続図であり、従来技術
と同じ構成部分には同一参照符号を付すことにより、重
複した説明を省略する。図において、主電源９および誘
導性負荷８に出力端ＤおよびＧＮＤ端Ｓが直列に接続さ
れて誘導性負荷８に流れる電流をオン・オフ制御する主
半導体装置１の過電圧クランプ回路１０は、主半導体装
置１の出力端ＤおよびＧＮＤ端Ｓに並列に接続された保
護用半導体装置１１と、その制御入力端ｇと出力端Ｄと
の間にカソ−ドを出力端側にして接続された降伏電圧を
有する過電圧検出ダイオ−ド１３，および制御入力端ｇ
とＧＮＤ端Ｓとの間に接続された入力電位規定抵抗１５
の直列回路からなる過電圧検出回路１２とで構成され
る。また、制御入力端ｇとＧＮＤ端Ｓとの間には必要に
応じて入力電位規定抵抗１５に並列に双方向性降伏ダイ
オ−ドからなる入力保護用ダイオ−ド１６が付加され
る。
【００１６】なお、保護用半導体装置１１には主半導体
装置１と同様に、パワ−ＭＯＳＦＥＴ，ＩＧＢＴ，パワ
−トランジスタなどの自己消弧型半導体素子，例えば図
の場合パワ−ＭＯＳＦＥＴが用いられる。また、降伏電
圧を有する過電圧検出ダイオ−ド１３には例えばアバラ
ンシェダイオ−ドが用いられ、そのアバランシェ降伏電
圧が主半導体装置１の過電圧保護レベルにほぼ一致する
ものが選択される。
装置１と同様に、パワ−ＭＯＳＦＥＴ，ＩＧＢＴ，パワ
−トランジスタなどの自己消弧型半導体素子，例えば図
の場合パワ−ＭＯＳＦＥＴが用いられる。また、降伏電
圧を有する過電圧検出ダイオ−ド１３には例えばアバラ
ンシェダイオ−ドが用いられ、そのアバランシェ降伏電
圧が主半導体装置１の過電圧保護レベルにほぼ一致する
ものが選択される。
【００１７】このように構成された過電圧クランプ回路
１０を備えた主半導体装置１において、例えばパルスト
ランス等の誘導性負荷８に流れる電流のオンオフ制御
は、主半導体装置１の制御入力端子Ｄにゲ−ト直列抵抗
ＲG を介して接続されたドライブ回路７の出力駆動電圧
ＶG により、主半導体装置１をオンオフ制御することに
よって行われ、誘導性負荷８への供給電力が駆動電圧Ｖ
G の時比率に対応して制御される。このようにしてオン
オフ制御される主半導体装置１のタ−ンオフ過程で過電
圧が発生し、保護用半導体装置１１の端子Ｄ−Ｓ間の電
圧が過電圧検出ダイオ−ド１３のアバランシェ降伏電圧
を越えると、過電圧検出回路１２が動作して保護用半導
体装置１１がオンするので、誘導性負荷８に蓄積された
電磁エネルギ−は保護用半導体装置１１を介してＧＮＤ
側に放流され、保護用半導体装置１１およびこれに並列
接続された主半導体装置１の出力端−ＧＮＤ間に印加さ
れる過電圧を過電圧検出ダイオ−ドのアバランシェ降伏
電圧以下にクランプすることができる。
１０を備えた主半導体装置１において、例えばパルスト
ランス等の誘導性負荷８に流れる電流のオンオフ制御
は、主半導体装置１の制御入力端子Ｄにゲ−ト直列抵抗
ＲG を介して接続されたドライブ回路７の出力駆動電圧
ＶG により、主半導体装置１をオンオフ制御することに
よって行われ、誘導性負荷８への供給電力が駆動電圧Ｖ
G の時比率に対応して制御される。このようにしてオン
オフ制御される主半導体装置１のタ−ンオフ過程で過電
圧が発生し、保護用半導体装置１１の端子Ｄ−Ｓ間の電
圧が過電圧検出ダイオ−ド１３のアバランシェ降伏電圧
を越えると、過電圧検出回路１２が動作して保護用半導
体装置１１がオンするので、誘導性負荷８に蓄積された
電磁エネルギ−は保護用半導体装置１１を介してＧＮＤ
側に放流され、保護用半導体装置１１およびこれに並列
接続された主半導体装置１の出力端−ＧＮＤ間に印加さ
れる過電圧を過電圧検出ダイオ−ドのアバランシェ降伏
電圧以下にクランプすることができる。
【００１８】また、保護用半導体装置１１の制御入力端
ｇが主半導体装置１の制御入力端Ｇと完全に切り離され
て上記過電圧のクランプ動作を主半導体装置１のオンオ
フ制御に無関係に行えるので、主半導体装置１はそのゲ
−ト直列抵抗ＲG （入力インピ−ダンス）をスイッチン
グ周波数に好適な値に設定し、安定したスイッチング動
作を行わせることができる。またこれと同時に、過電圧
クランプ回路１０はその入力電位規定抵抗１５の抵抗値
をクランプ動作に最適な値に設定し、過電圧のクランプ
動作を主半導体装置１のスイッチング周波数に関係なく
安定して確実に行える利点が得られるとともに、保護用
半導体装置１１は誘導性負荷８に蓄積された電磁エネル
ギ−を瞬間的に放流するのみなので、これに耐える熱特
性を有する小型な自己消弧形半導体素子を選択して使用
できる利点が得られる。さらに、図３に示す従来の過電
圧制限回路２により主半導体装置１がオンしてＤ−Ｇ間
電圧が零近くに低下したとき、駆動電圧ＶG により入力
端Ｇから過電圧制限回路２を介して出力端Ｄ側に電流が
流れることを防ぐために、バイアスブロックダイオ−ド
４を必要としたが、クランプ回路１０では保護用半導体
装置１１の制御入力端ｇが主半導体装置１の制御入力端
Ｇと完全に切り離され、保護用半導体装置１１の制御入
力端ｇには過電圧検出ダイオ−ド１３のアバランシェ降
伏電圧を越える過電圧が印加されるのみなので、バイア
スブロックダイオ−ド４が不要となり、かつＤ−Ｇ間に
スナバ回路を設ける必要も無くなるので、過電圧クラン
プ回路の構成の複雑化を回避できる利点も得られる。
ｇが主半導体装置１の制御入力端Ｇと完全に切り離され
て上記過電圧のクランプ動作を主半導体装置１のオンオ
フ制御に無関係に行えるので、主半導体装置１はそのゲ
−ト直列抵抗ＲG （入力インピ−ダンス）をスイッチン
グ周波数に好適な値に設定し、安定したスイッチング動
作を行わせることができる。またこれと同時に、過電圧
クランプ回路１０はその入力電位規定抵抗１５の抵抗値
をクランプ動作に最適な値に設定し、過電圧のクランプ
動作を主半導体装置１のスイッチング周波数に関係なく
安定して確実に行える利点が得られるとともに、保護用
半導体装置１１は誘導性負荷８に蓄積された電磁エネル
ギ−を瞬間的に放流するのみなので、これに耐える熱特
性を有する小型な自己消弧形半導体素子を選択して使用
できる利点が得られる。さらに、図３に示す従来の過電
圧制限回路２により主半導体装置１がオンしてＤ−Ｇ間
電圧が零近くに低下したとき、駆動電圧ＶG により入力
端Ｇから過電圧制限回路２を介して出力端Ｄ側に電流が
流れることを防ぐために、バイアスブロックダイオ−ド
４を必要としたが、クランプ回路１０では保護用半導体
装置１１の制御入力端ｇが主半導体装置１の制御入力端
Ｇと完全に切り離され、保護用半導体装置１１の制御入
力端ｇには過電圧検出ダイオ−ド１３のアバランシェ降
伏電圧を越える過電圧が印加されるのみなので、バイア
スブロックダイオ−ド４が不要となり、かつＤ−Ｇ間に
スナバ回路を設ける必要も無くなるので、過電圧クラン
プ回路の構成の複雑化を回避できる利点も得られる。
【００１９】一方、過電圧検出回路１２がその入力電位
規定抵抗１５に並列に入力保護用双方向性降伏ダイオ−
ド１６を備えるよう構成すれば、入力電位規定抵抗１５
の過電圧による電圧降下を入力保護用双方向性降伏ダイ
オ−ド１６の降伏電圧以下に保持できるので、保護用半
導体装置１１の制御入力端ｇに過度な制御電圧が加わる
ことによって生ずる保護用半導体装置１１の損傷を防止
できる利点が得られる。
規定抵抗１５に並列に入力保護用双方向性降伏ダイオ−
ド１６を備えるよう構成すれば、入力電位規定抵抗１５
の過電圧による電圧降下を入力保護用双方向性降伏ダイ
オ−ド１６の降伏電圧以下に保持できるので、保護用半
導体装置１１の制御入力端ｇに過度な制御電圧が加わる
ことによって生ずる保護用半導体装置１１の損傷を防止
できる利点が得られる。
【００２０】つぎに、図２は過電圧クランプ回路が共通
のチップ上で主半導体装置と一体化した構造の一実施例
を示す。同図（ａ）は入力電位規定抵抗を含む構造断面
図、同図（ｂ）は入力保護用双方向性降伏ダイオ−ド含
む構造断面図を示す。図に示されていないｎ+ 半導体基
板上にｎ- 層１６をエピタキシャル成長させ、ｎ- 層１
６の表面層にｐ+ ウエル領域１７を複数個選択的に形成
し、このｐ+ ウエル領域１７の表面層にｎ+ ソース領域
１８を形成する。一方のｎ+ ソース領域１８間に挟まれ
たｐ+ ウエル領域１７とｎ- 層１６の表面に絶縁膜１９
を介して、ゲート電極２０が形成される。主電流を通電
する主半導体装置である主ＭＯＳＦＥＴのゲート電極２
０に制御入力端子Ｇが接続され、保護用半導体装置であ
る保護用ＭＯＳＦＥＴのゲート電極２０に制御入力端子
ｇが接続される。さらに、ｎ- 層１６の表面層に過電圧
検出ダイオード１３のアノード側に当たるｐ+ 領域２１
を選択的に形成する。ｎ- 層１６の表面に絶縁膜２２が
形成され、同図（ａ）に示すように、この絶縁膜２２上
に入力電位規定抵抗１５に当たるｎ--層２３を形成し、
また、同図（ｂ）に示すように、この絶縁膜２２上の他
の箇所に入力保護用双方向性降伏ダイオ−ドに当たるｎ
+ 層、ｐ+ 層を互いに隣接してｎ+ ｐ+ ｎ+ｐ+ ｎ+ ｐ
+ ｎ+ の７層２４を形成する。金属膜２５でｐ+ 領域２
１とｎ--層２３およびｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+ ｎ+ の
７層２４の一端とを接続し、金属膜２６でｎ+ ソース領
域１８とｎ--層２３およびｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+ ｎ
+ の７層２４の他端とを接続する。また、金属膜２６と
は層間絶縁されて、金属膜２５と制御入力端子ｇが接続
する。ここで、絶縁膜１９は厚みが８００Å程度、絶縁
膜２２は厚みが１μｍ程度の酸化膜または窒化膜であ
る。また、ｎ--層２３およびｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+
ｎ+ の７層２４は厚みが数μｍ程度のポリシリコンであ
る。素子耐圧が１００Ｖ程度の場合、ｎ- 層１６の厚さ
は数十μｍ程度、ｐ + ウエル領域１７の厚さは１０μｍ
以下であり、ｐ+ ウエル領域１７より低い電圧でアバラ
ンシェが起こるようにｐ+ 領域２１の厚さはｐ+ ウエル
領域１７より数μｍ程度厚くしている。上記のように過
電圧クランプ回路が共通のチップ上で主半導体装置と一
体化したモジュール構造にすると、小型で信頼性が高
く，取扱が容易な過電圧クランプ機能付半導体装置が得
られる。
のチップ上で主半導体装置と一体化した構造の一実施例
を示す。同図（ａ）は入力電位規定抵抗を含む構造断面
図、同図（ｂ）は入力保護用双方向性降伏ダイオ−ド含
む構造断面図を示す。図に示されていないｎ+ 半導体基
板上にｎ- 層１６をエピタキシャル成長させ、ｎ- 層１
６の表面層にｐ+ ウエル領域１７を複数個選択的に形成
し、このｐ+ ウエル領域１７の表面層にｎ+ ソース領域
１８を形成する。一方のｎ+ ソース領域１８間に挟まれ
たｐ+ ウエル領域１７とｎ- 層１６の表面に絶縁膜１９
を介して、ゲート電極２０が形成される。主電流を通電
する主半導体装置である主ＭＯＳＦＥＴのゲート電極２
０に制御入力端子Ｇが接続され、保護用半導体装置であ
る保護用ＭＯＳＦＥＴのゲート電極２０に制御入力端子
ｇが接続される。さらに、ｎ- 層１６の表面層に過電圧
検出ダイオード１３のアノード側に当たるｐ+ 領域２１
を選択的に形成する。ｎ- 層１６の表面に絶縁膜２２が
形成され、同図（ａ）に示すように、この絶縁膜２２上
に入力電位規定抵抗１５に当たるｎ--層２３を形成し、
また、同図（ｂ）に示すように、この絶縁膜２２上の他
の箇所に入力保護用双方向性降伏ダイオ−ドに当たるｎ
+ 層、ｐ+ 層を互いに隣接してｎ+ ｐ+ ｎ+ｐ+ ｎ+ ｐ
+ ｎ+ の７層２４を形成する。金属膜２５でｐ+ 領域２
１とｎ--層２３およびｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+ ｎ+ の
７層２４の一端とを接続し、金属膜２６でｎ+ ソース領
域１８とｎ--層２３およびｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+ ｎ
+ の７層２４の他端とを接続する。また、金属膜２６と
は層間絶縁されて、金属膜２５と制御入力端子ｇが接続
する。ここで、絶縁膜１９は厚みが８００Å程度、絶縁
膜２２は厚みが１μｍ程度の酸化膜または窒化膜であ
る。また、ｎ--層２３およびｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+
ｎ+ の７層２４は厚みが数μｍ程度のポリシリコンであ
る。素子耐圧が１００Ｖ程度の場合、ｎ- 層１６の厚さ
は数十μｍ程度、ｐ + ウエル領域１７の厚さは１０μｍ
以下であり、ｐ+ ウエル領域１７より低い電圧でアバラ
ンシェが起こるようにｐ+ 領域２１の厚さはｐ+ ウエル
領域１７より数μｍ程度厚くしている。上記のように過
電圧クランプ回路が共通のチップ上で主半導体装置と一
体化したモジュール構造にすると、小型で信頼性が高
く，取扱が容易な過電圧クランプ機能付半導体装置が得
られる。
【００２１】
【発明の効果】この発明は前述のように、過電圧クラン
プ回路を主半導体装置の出力端およびＧＮＤ端に並列接
続された保護用半導体装置と、その制御入力端と出力端
との間に過電圧検出ダイオ−ド，制御入力端とＧＮＤ端
との間に入力電位規定抵抗を有する過電圧検出回路とで
構成した。その結果、過電圧検出ダイオ−ドのアバラン
シェ降伏電圧を利用して保護用半導体装置をオンさせ、
誘導性負荷回路の蓄積電磁エネルギ−を保護用半導体装
置を介してＧＮＤ側に放流して主半導体装置の過電圧ク
ランプを行えるので、主半導体装置の高周波スイッチン
グ動作と過電圧クランプ回路の過電圧保護動作とを完全
に切り離してそれぞれ最適条件で駆動することが可能と
なり、過電圧制限回路を主半導体装置の出力端−制御入
力端間に設けた従来の半導体装置で問題になった高周波
スイッチング動作時における過電圧クランプ動作の不安
定性が排除され、高周波スイッチング性能および過電圧
クランプ性能とその安定性に優れた半導体装置を提供す
ることができるとともに、誘導性負荷回路の蓄積電磁エ
ネルギ−の放流のみを行う過電圧クランプ回路は、その
構成を簡素化し，小型化できる利点が得られる。
プ回路を主半導体装置の出力端およびＧＮＤ端に並列接
続された保護用半導体装置と、その制御入力端と出力端
との間に過電圧検出ダイオ−ド，制御入力端とＧＮＤ端
との間に入力電位規定抵抗を有する過電圧検出回路とで
構成した。その結果、過電圧検出ダイオ−ドのアバラン
シェ降伏電圧を利用して保護用半導体装置をオンさせ、
誘導性負荷回路の蓄積電磁エネルギ−を保護用半導体装
置を介してＧＮＤ側に放流して主半導体装置の過電圧ク
ランプを行えるので、主半導体装置の高周波スイッチン
グ動作と過電圧クランプ回路の過電圧保護動作とを完全
に切り離してそれぞれ最適条件で駆動することが可能と
なり、過電圧制限回路を主半導体装置の出力端−制御入
力端間に設けた従来の半導体装置で問題になった高周波
スイッチング動作時における過電圧クランプ動作の不安
定性が排除され、高周波スイッチング性能および過電圧
クランプ性能とその安定性に優れた半導体装置を提供す
ることができるとともに、誘導性負荷回路の蓄積電磁エ
ネルギ−の放流のみを行う過電圧クランプ回路は、その
構成を簡素化し，小型化できる利点が得られる。
【００２２】また、過電圧検出回路がその入力電位規定
抵抗に並列に双方向性降伏ダイオ−ドからなる入力保護
用双方向ダイオ−ドを備えるよう構成すれば、保護用半
導体装置の制御入力端に過度な駆動電圧が加わることに
よって生ずる保護用半導体装置の損傷を防ぎ、過電圧ク
ランプ回路の信頼性を向上できる利点が得られる。さら
に、過電圧クランプ回路を共通のチップ上で主半導体装
置と一体化してモジュ−ル構造を形成すれば、小型で信
頼性が高く，取扱が容易な過電圧クランプ機能付半導体
装置が得られる。
抵抗に並列に双方向性降伏ダイオ−ドからなる入力保護
用双方向ダイオ−ドを備えるよう構成すれば、保護用半
導体装置の制御入力端に過度な駆動電圧が加わることに
よって生ずる保護用半導体装置の損傷を防ぎ、過電圧ク
ランプ回路の信頼性を向上できる利点が得られる。さら
に、過電圧クランプ回路を共通のチップ上で主半導体装
置と一体化してモジュ−ル構造を形成すれば、小型で信
頼性が高く，取扱が容易な過電圧クランプ機能付半導体
装置が得られる。
【図１】この発明の実施例になる半導体装置の過電圧ク
ランプ回路を簡略化して示す接続図
ランプ回路を簡略化して示す接続図
【図２】過電圧クランプ回路と主半導体装置をチップ上
で一体化した構造図で、同図（ａ）は入力電位規定抵抗
を含む断面図、同図（ｂ）は双方向性降伏ダイオ−ドを
含む断面図
で一体化した構造図で、同図（ａ）は入力電位規定抵抗
を含む断面図、同図（ｂ）は双方向性降伏ダイオ−ドを
含む断面図
【図３】半導体装置の従来の過電圧制限回路の一例を示
す接続図
す接続図
１ 主半導体装置（自己消弧形半導体装置） ２ 過電圧制限回路 ３ 過電圧検出ダイオ−ド ４ バイアスブロックダイオ−ド ７ ドライブ回路 ８ 誘導性負荷回路 ９ 主電源 １０ 過電圧クランプ回路 １１ 保護用半導体装置（自己消弧形半導体素子） １２ 過電圧検出回路 １３ 過電圧検出ダイオ−ド １５ 入力電位規定抵抗 １６ ｎ- 層 １７ ｐ+ ウエル領域 １８ ｎ+ ソース領域 １９ 絶縁膜 ２０ ゲート電極 ２１ ｐ+ 領域 ２２ 絶縁膜 ２３ ｎ--層 ２４ ｎ+ ｐ+ ｎ+ ｐ+ ｎ+ ｐ+ ｎ+ の７層 ２５ 金属膜 ２６ 金属膜 Ｄ 出力端子 Ｇ 制御入力端子（主半導体装置側） Ｓ ＧＮＤ端子 ｇ 制御入力端子（保護用半導体装置側） ＲG ゲ−ト直列抵抗（主半導体装置側） Ｒ2 入力電位規定抵抗（主半導体装置側）
Claims (4)
- 【請求項１】主電源および誘導性負荷に出力端およびＧ
ＮＤ端が直列に接続されて誘導性負荷に流れる電流をオ
ン・オフ制御する主半導体装置の過電圧クランプ回路で
あって、前記主半導体装置の出力端およびＧＮＤ端に並
列に接続された保護用半導体装置と、その制御入力端と
出力端との間にカソ−ドを出力端側にして接続された降
伏電圧を有する過電圧検出ダイオ−ド、および制御入力
端とＧＮＤ端との間に接続された入力電位規定抵抗から
なる過電圧検出回路とを備えてなることを特徴とする半
導体装置の過電圧クランプ回路。 - 【請求項２】過電圧検出回路がその入力電位規定抵抗に
並列に入力保護用双方向性降伏ダイオ−ドを備えてなる
ことを特徴とする請求項１記載の半導体装置の過電圧ク
ランプ回路。 - 【請求項３】半導体基板に主半導体装置と保護用半導体
装置および過電圧検出ダイオ−ドが並設され、該半導体
基板上に入力電位規定抵抗が絶縁膜を介して形成され、
過電圧検出ダイオ−ドのアノード側と導体で一端が接続
された入力電位規定抵抗と、該導体と制御入力端が接続
された保護用半導体装置と、さらに、主半導体装置のＧ
ＮＤ端と導体で他端が接続される入力電位規定抵抗およ
びＧＮＤ端が接続される保護用半導体装置とを備えてな
ることを特徴とする半導体装置の過電圧クランプ回路。 - 【請求項４】半導体基板上に絶縁膜を介して入力保護用
双方向性降伏ダイオ−ドが形成され、入力電位規定抵抗
と並列に導体で接続される該入力保護用双方向性降伏ダ
イオ−ドを備えてなることを特徴とする請求項３記載の
半導体装置の過電圧クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17057394A JPH07288456A (ja) | 1994-02-23 | 1994-07-22 | 半導体装置の過電圧クランプ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-24636 | 1994-02-23 | ||
| JP2463694 | 1994-02-23 | ||
| JP17057394A JPH07288456A (ja) | 1994-02-23 | 1994-07-22 | 半導体装置の過電圧クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288456A true JPH07288456A (ja) | 1995-10-31 |
Family
ID=26362187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17057394A Pending JPH07288456A (ja) | 1994-02-23 | 1994-07-22 | 半導体装置の過電圧クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288456A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004070A (ko) * | 1999-06-28 | 2001-01-15 | 윤종용 | 클램핑 레벨 조정장치 |
| US6268990B1 (en) | 1998-06-26 | 2001-07-31 | Kabushiki Kaisha Toshiba | Semiconductor protection device and power converting system |
| KR100323456B1 (ko) * | 1999-12-30 | 2002-02-06 | 박종섭 | 입력 보호회로 |
| US6639767B2 (en) | 2000-11-13 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor switching devices |
| JP2004032409A (ja) * | 2002-06-26 | 2004-01-29 | Toyota Industries Corp | スイッチング素子の駆動装置 |
| JP2004032410A (ja) * | 2002-06-26 | 2004-01-29 | Toyota Industries Corp | スイッチング素子の駆動装置 |
| WO2008026163A2 (en) * | 2006-08-30 | 2008-03-06 | Nxp B.V. | Esd protection |
| JP2008079475A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012116320A (ja) * | 2010-11-30 | 2012-06-21 | Toyota Motor Corp | 電動パワーステアリング装置 |
| WO2015019652A1 (ja) * | 2013-08-05 | 2015-02-12 | 日立オートモティブシステムズ株式会社 | 電動モータの駆動制御装置 |
-
1994
- 1994-07-22 JP JP17057394A patent/JPH07288456A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268990B1 (en) | 1998-06-26 | 2001-07-31 | Kabushiki Kaisha Toshiba | Semiconductor protection device and power converting system |
| KR20010004070A (ko) * | 1999-06-28 | 2001-01-15 | 윤종용 | 클램핑 레벨 조정장치 |
| KR100323456B1 (ko) * | 1999-12-30 | 2002-02-06 | 박종섭 | 입력 보호회로 |
| US6639767B2 (en) | 2000-11-13 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor switching devices |
| US7009828B2 (en) | 2000-11-13 | 2006-03-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor switching device |
| JP2004032409A (ja) * | 2002-06-26 | 2004-01-29 | Toyota Industries Corp | スイッチング素子の駆動装置 |
| JP2004032410A (ja) * | 2002-06-26 | 2004-01-29 | Toyota Industries Corp | スイッチング素子の駆動装置 |
| US8064177B2 (en) | 2006-08-30 | 2011-11-22 | St-Ericsson Sa | ESD protection for DC/DC converter |
| WO2008026163A3 (en) * | 2006-08-30 | 2008-05-08 | Nxp Bv | Esd protection |
| WO2008026163A2 (en) * | 2006-08-30 | 2008-03-06 | Nxp B.V. | Esd protection |
| JP2008079475A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | 半導体装置 |
| US7830196B2 (en) | 2006-09-25 | 2010-11-09 | Mitsubishi Electric Corporation | Semiconductor device alleviating or preventing surge voltage |
| JP4675302B2 (ja) * | 2006-09-25 | 2011-04-20 | 三菱電機株式会社 | 半導体装置 |
| DE102007019524B4 (de) * | 2006-09-25 | 2020-12-31 | Mitsubishi Electric Corp. | Halbleitervorrichtung, die einen Spannungsstoß verringert oder verhindert |
| JP2012116320A (ja) * | 2010-11-30 | 2012-06-21 | Toyota Motor Corp | 電動パワーステアリング装置 |
| WO2015019652A1 (ja) * | 2013-08-05 | 2015-02-12 | 日立オートモティブシステムズ株式会社 | 電動モータの駆動制御装置 |
| JP2015033273A (ja) * | 2013-08-05 | 2015-02-16 | 日立オートモティブシステムズ株式会社 | 電動モータの駆動制御装置 |
| US9806643B2 (en) | 2013-08-05 | 2017-10-31 | Hitachi Automotive Systems, Ltd. | Drive control apparatus for electric motor |
| DE112014003605B4 (de) | 2013-08-05 | 2021-11-04 | Hitachi Automotive Systems, Ltd. | Antriebssteuerungsvorrichtung für einen elektrischen Motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI839514B (zh) | 具有輔助閘極結構之功率半導體裝置 | |
| US7576964B2 (en) | Overvoltage protection circuit of output MOS transistor | |
| US6292500B1 (en) | Semiconductor laser device | |
| US6528826B2 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| EP3696980B1 (en) | Configurations of composite devices comprising of a normally-on fet and a normally-off fet | |
| US10438940B2 (en) | ESD protection for depletion-mode devices | |
| JP2008153748A (ja) | 双方向スイッチ及び双方向スイッチの駆動方法 | |
| JPH0434330B2 (ja) | ||
| WO2001022584A1 (fr) | Circuit anti-surtension pour semi-conducteur de puissance | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
| JPH02244904A (ja) | 誘導負荷駆動用パワーｍｏｓｆｅｔ保護回路 | |
| DE102016110035B4 (de) | Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst | |
| JPH07288456A (ja) | 半導体装置の過電圧クランプ回路 | |
| US5005061A (en) | Avalanche stress protected semiconductor device having variable input impedance | |
| US20050111150A1 (en) | Electrostatic discharge protection circuit | |
| US20030169025A1 (en) | Current limiting protection circuit | |
| US5485024A (en) | Electrostatic discharge circuit | |
| US12051979B2 (en) | Substrate electric potential stabilization circuit and bidirectional switch system | |
| US11962291B2 (en) | Driver circuit for a low inductive power module and a low inductive power module with enhanced short circuit withstand capability | |
| US5466952A (en) | Semiconductor device having an IGET and a control or protection component | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| US5352905A (en) | Semiconductor surge suppressor | |
| US5559347A (en) | Insulated gate-type bipolar transistor | |
| DE102017002573B4 (de) | Überspannungsschutz |