JP3538505B2 - 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 - Google Patents
温度検知部内蔵型バイポーラ半導体素子およびその製造方法Info
- Publication number
- JP3538505B2 JP3538505B2 JP23568496A JP23568496A JP3538505B2 JP 3538505 B2 JP3538505 B2 JP 3538505B2 JP 23568496 A JP23568496 A JP 23568496A JP 23568496 A JP23568496 A JP 23568496A JP 3538505 B2 JP3538505 B2 JP 3538505B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- layer
- anode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 238000001514 detection method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000010410 layer Substances 0.000 claims description 223
- 239000002344 surface layer Substances 0.000 claims description 80
- 238000000605 extraction Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 2
- 230000036961 partial effect Effects 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 210000004027 cell Anatomy 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000000969 carrier Substances 0.000 description 6
- 210000004899 c-terminal region Anatomy 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000013021 overheating Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、インバータ装置等
に使用する温度検知部を備えたバイポーラ半導体素子に
関する。
に使用する温度検知部を備えたバイポーラ半導体素子に
関する。
【０００２】
【従来の技術】少数キャリア注入型のいわゆるバイポー
ラ半導体素子（ＩＧＢＴ、バイポーラトランジスタ等）
はインバータ等に使用され、最近では、ＩＧＢＴがバイ
ポーラトランジスタに置き変わって市場を拡大してきて
いる。ＩＧＢＴは主に総合損失と安全動作領域の特性向
上を重点に開発されてきたが、近年は高機能化および取
扱の容易さに関しての要求が強まってきている。これら
の多彩な要求に応えるにはＩＧＢＴ単体では限界がきて
おり、ＩＧＢＴ等のパワーデバイスのインテリジェント
化によって対応しようとしている。インテリジェント化
とは、パワーデバイスとそれらの周辺回路を一体化する
ことによってそれぞれの弱点を補いつつ高機能化を図る
ものであり、例えば、ＩＰＭ（インテリジェントパワー
モジュール）はその初めの一つとして登場したデバイス
である。
ラ半導体素子（ＩＧＢＴ、バイポーラトランジスタ等）
はインバータ等に使用され、最近では、ＩＧＢＴがバイ
ポーラトランジスタに置き変わって市場を拡大してきて
いる。ＩＧＢＴは主に総合損失と安全動作領域の特性向
上を重点に開発されてきたが、近年は高機能化および取
扱の容易さに関しての要求が強まってきている。これら
の多彩な要求に応えるにはＩＧＢＴ単体では限界がきて
おり、ＩＧＢＴ等のパワーデバイスのインテリジェント
化によって対応しようとしている。インテリジェント化
とは、パワーデバイスとそれらの周辺回路を一体化する
ことによってそれぞれの弱点を補いつつ高機能化を図る
ものであり、例えば、ＩＰＭ（インテリジェントパワー
モジュール）はその初めの一つとして登場したデバイス
である。
【０００３】このＩＰＭの登場により、従来のサイリス
タやバイポーラトランジスタを用いていた応用分野にＩ
ＧＢＴが急速に浸透するようになった。ＩＧＢＴをイン
バータ等で使用した場合には負荷短絡といつた過電圧、
過電流の印加されるモードがあり、これらからパワーデ
バイス単体での保護を図ることの他に、ＩＰＭの技術と
して外部回路を通して過熱を検出し、保護を図っている
例がある。
タやバイポーラトランジスタを用いていた応用分野にＩ
ＧＢＴが急速に浸透するようになった。ＩＧＢＴをイン
バータ等で使用した場合には負荷短絡といつた過電圧、
過電流の印加されるモードがあり、これらからパワーデ
バイス単体での保護を図ることの他に、ＩＰＭの技術と
して外部回路を通して過熱を検出し、保護を図っている
例がある。
【０００４】図１４に、ＩＧＢＴを含むＩＰＭの過熱動
作時のタイミングチャートを示している。横軸は時間で
ある。過加熱検知としては、例えばＩＰＭモジュール内
にサーミスタを下側アームのケースに取り付け、そのサ
ーミスタの温度特性を利用している。時刻Ｔ１から
（１）のゲート信号を与えると、（４）の出力電流が出
力される。すると、ＩＧＢＴのスイッチング損失および
定常損失によって、温度上昇し、（３）のケース温度も
次第に上昇してゆく。ケース温度が設定レベルＬ１に達
すると（時刻Ｔ２）、（２）の保護回路が動作し、
（１）のゲート信号が停止され、（４）の出力電流も止
まり、加熱に対する保護動作が行われたことになる。
（３）のケース温度が低下し、設定レベルＬ２に達した
時点で（時刻Ｔ３）、（２）の保護回路が解除され、再
び時刻Ｔ４から（１）のゲート信号が与えられ、（４）
の出力電流が出力される。（５）は、（２）の保護回路
に同調して働く、例えばアラーム信号の出力である。
作時のタイミングチャートを示している。横軸は時間で
ある。過加熱検知としては、例えばＩＰＭモジュール内
にサーミスタを下側アームのケースに取り付け、そのサ
ーミスタの温度特性を利用している。時刻Ｔ１から
（１）のゲート信号を与えると、（４）の出力電流が出
力される。すると、ＩＧＢＴのスイッチング損失および
定常損失によって、温度上昇し、（３）のケース温度も
次第に上昇してゆく。ケース温度が設定レベルＬ１に達
すると（時刻Ｔ２）、（２）の保護回路が動作し、
（１）のゲート信号が停止され、（４）の出力電流も止
まり、加熱に対する保護動作が行われたことになる。
（３）のケース温度が低下し、設定レベルＬ２に達した
時点で（時刻Ｔ３）、（２）の保護回路が解除され、再
び時刻Ｔ４から（１）のゲート信号が与えられ、（４）
の出力電流が出力される。（５）は、（２）の保護回路
に同調して働く、例えばアラーム信号の出力である。
【０００５】過熱を検出するためのセンサとしては、サ
ーミスタの他にダイオードを用いることもできる。ダイ
オードのある電流における順電圧（ＶF ）の温度依存性
の例を図１５に示す。横軸は温度、縦軸は順電圧であ
る。ＶF は温度が高い程、小さい値となっている。この
ＶF の値から温度を検知することができる。しかし、温
度の検知は通常基板上に搭載されているパワーデバイス
の近傍で行っており、半導体素子の接合部の温度を検知
しているものではないため、半導体素子の温度が急激に
上昇するような異常モードに対する保護はできていな
い。このことは信頼性に大きな問題となる。半導体素子
の温度検知を行う場合、温度検知対象の半導体素子と温
度検知部はできるだけ近いことが望ましい。理想的に
は、半導体素子自体に温度検知部を形成することであ
る。
ーミスタの他にダイオードを用いることもできる。ダイ
オードのある電流における順電圧（ＶF ）の温度依存性
の例を図１５に示す。横軸は温度、縦軸は順電圧であ
る。ＶF は温度が高い程、小さい値となっている。この
ＶF の値から温度を検知することができる。しかし、温
度の検知は通常基板上に搭載されているパワーデバイス
の近傍で行っており、半導体素子の接合部の温度を検知
しているものではないため、半導体素子の温度が急激に
上昇するような異常モードに対する保護はできていな
い。このことは信頼性に大きな問題となる。半導体素子
の温度検知を行う場合、温度検知対象の半導体素子と温
度検知部はできるだけ近いことが望ましい。理想的に
は、半導体素子自体に温度検知部を形成することであ
る。
【０００６】図１６に、半導体素子自体に温度検知部を
付加したバイポーラ半導体素子の例として絶縁ゲートバ
イポーラトランジスタ（以下ＩＧＢＴと略す）の部分断
面図を示す。図の右側部分は、ＩＧＢＴの主電流の導
通、遮断のスイッチング作用を行う活性領域である。図
に示したのは一つの制御電極を含む単位の部分（以後セ
ルと呼ぶ）であって、活性領域は極めて多数のこのよう
なセルからなっている。また、ＩＧＢＴの周縁部分に
は、ガードリング構造やフィールドプレート構造のよう
な耐圧構造が設けられているが、図には示していない。
付加したバイポーラ半導体素子の例として絶縁ゲートバ
イポーラトランジスタ（以下ＩＧＢＴと略す）の部分断
面図を示す。図の右側部分は、ＩＧＢＴの主電流の導
通、遮断のスイッチング作用を行う活性領域である。図
に示したのは一つの制御電極を含む単位の部分（以後セ
ルと呼ぶ）であって、活性領域は極めて多数のこのよう
なセルからなっている。また、ＩＧＢＴの周縁部分に
は、ガードリング構造やフィールドプレート構造のよう
な耐圧構造が設けられているが、図には示していない。
【０００７】図において、ｐコレクタ層１の上にｎ+ バ
ッファ層２を介して積層されたｎベース層３の表面層に
選択的にｐベース領域４が形成されている。そのｐベー
ス領域４内に選択的にｎエミッタ領域５が形成され、ｎ
ベース層３とｎエミッタ領域５に挟まれたｐベース領域
４の表面上に、ゲート酸化膜６を介して、ポリシリコン
からなりＧ端子に接続されるゲート電極層７とそのゲー
ト電極層７に接触するゲート電極１２が設けられてい
る。また、ｐコレクタ層１の裏面にはＣ端子に接続され
るコレクタ電極９が、ｎエミッタ領域５の上にはｎエミ
ッタ領域５とｐベース領域４に共通に接触しＥ端子に接
続されるエミッタ電極８がそれぞれ設けられている。こ
のＩＧＢＴは、ゲート酸化膜６、ゲート電極層７、ｐベ
ース領域４、ｎエミッタ領域５、ｎベース層３、ｎ+ バ
ッファ層２で構成されるＭＯＳＦＥＴとｐ型基板１、ｎ
+ バッファ領域２、ｎベース層３、ｐベース領域４、で
構成されているｐｎｐトランジスタとからなるものとみ
ることもできる。
ッファ層２を介して積層されたｎベース層３の表面層に
選択的にｐベース領域４が形成されている。そのｐベー
ス領域４内に選択的にｎエミッタ領域５が形成され、ｎ
ベース層３とｎエミッタ領域５に挟まれたｐベース領域
４の表面上に、ゲート酸化膜６を介して、ポリシリコン
からなりＧ端子に接続されるゲート電極層７とそのゲー
ト電極層７に接触するゲート電極１２が設けられてい
る。また、ｐコレクタ層１の裏面にはＣ端子に接続され
るコレクタ電極９が、ｎエミッタ領域５の上にはｎエミ
ッタ領域５とｐベース領域４に共通に接触しＥ端子に接
続されるエミッタ電極８がそれぞれ設けられている。こ
のＩＧＢＴは、ゲート酸化膜６、ゲート電極層７、ｐベ
ース領域４、ｎエミッタ領域５、ｎベース層３、ｎ+ バ
ッファ層２で構成されるＭＯＳＦＥＴとｐ型基板１、ｎ
+ バッファ領域２、ｎベース層３、ｐベース領域４、で
構成されているｐｎｐトランジスタとからなるものとみ
ることもできる。
【０００８】このようなＩＧＢＴのｎベース層３は、例
えば、ｐ基板１とその上に積層されたｎ+ バッファ層２
とからなるサブストレート上にエピタキシャル成長によ
り形成される。またｐベース領域４は、まず先に形成し
たゲート電極層７をマスクとした不純物の導入により形
成され、ｎエミッタ領域５は、図示されていないフォト
レジストをマスクとしての不純物の導入により形成され
る。図のようにゲート電極層７の上に、絶縁膜１１を介
してエミッタ電極８を延長してもよい。
えば、ｐ基板１とその上に積層されたｎ+ バッファ層２
とからなるサブストレート上にエピタキシャル成長によ
り形成される。またｐベース領域４は、まず先に形成し
たゲート電極層７をマスクとした不純物の導入により形
成され、ｎエミッタ領域５は、図示されていないフォト
レジストをマスクとしての不純物の導入により形成され
る。図のようにゲート電極層７の上に、絶縁膜１１を介
してエミッタ電極８を延長してもよい。
【０００９】図１６の左側部に、温度検知部として、温
度検知用ダイオード１７が設けられている。すなわち、
ｎベース層３の表面層に選択的にｐアノード領域１３を
形成し、その表面層にｎカソード領域１４を形成する。
ｐアノード領域１３とｎカソード領域１４にはそれぞれ
アノード電極１５とカソード電極１６が設けられてい
て、アノード電極１５は電流源１８に、カソード電極１
６はＩＧＢＴ部のエミッタ電極８と接続されている。温
度検知用ダイオード１７には、アノード電極１５からカ
ソード電極１６に外部から一定電流を流し、アノード電
極１５、カソード電極１６間の順方向電圧ＶF を検知
し、そのＶF の温度依存性から温度を判定するものであ
る。
度検知用ダイオード１７が設けられている。すなわち、
ｎベース層３の表面層に選択的にｐアノード領域１３を
形成し、その表面層にｎカソード領域１４を形成する。
ｐアノード領域１３とｎカソード領域１４にはそれぞれ
アノード電極１５とカソード電極１６が設けられてい
て、アノード電極１５は電流源１８に、カソード電極１
６はＩＧＢＴ部のエミッタ電極８と接続されている。温
度検知用ダイオード１７には、アノード電極１５からカ
ソード電極１６に外部から一定電流を流し、アノード電
極１５、カソード電極１６間の順方向電圧ＶF を検知
し、そのＶF の温度依存性から温度を判定するものであ
る。
【００１０】図１６の中央部には、ｎベース層の表面層
にｐベース領域４と一部が重複するようにｐ引き抜き領
域２１が形成されている。このｐ引き抜き領域２１は、
表面上にエミッタ電極８が接触しており、オフ動作時に
温度検知用ダイオード１７付近のｎベース層３内の正孔
を引き抜くためのものである。ｐアノード領域１３とｐ
引き抜き領域２１との間隔は、例えば５０μｍ程度、ｐ
アノード領域１３とチャネル領域１９との間隔は、例え
ば７０μｍ程度である。
にｐベース領域４と一部が重複するようにｐ引き抜き領
域２１が形成されている。このｐ引き抜き領域２１は、
表面上にエミッタ電極８が接触しており、オフ動作時に
温度検知用ダイオード１７付近のｎベース層３内の正孔
を引き抜くためのものである。ｐアノード領域１３とｐ
引き抜き領域２１との間隔は、例えば５０μｍ程度、ｐ
アノード領域１３とチャネル領域１９との間隔は、例え
ば７０μｍ程度である。
【００１１】このＩＧＢＴのスイッチング動作は次のよ
うに行う。Ｃ端子に、Ｅ端子に対して正の電圧を印加し
た状態で、ゲート電極１２にしきい値以上の電圧を印加
することによって、ゲート電極層７の直下のｐベース領
域４の表面に反転層（チャネル領域１９）が形成され、
前記ＭＯＳＦＥＴが導通する。その反転層を通ってｎエ
ミッタ領域５から電子がｎベース層３、ｎ+ バッファ層
２に注入される。ｐ基板１とｎ+ バッファ層２との間の
接合は順バイアスされているので、電子がこの接合を通
ってｐ基板１に流入する。すると、ｐ基板１、ｎ+ バッ
ファ層２とｎベース層３、ｐベース領域４をそれぞれエ
ミッタ、ベース、コレクタとするｐｎｐトランジスタが
動作し、伝導度変調を発生してＩＧＢＴがオンする。こ
のＩＧＢＴをオフする場合は、ゲート電極１２の電圧を
除くことによって、ゲート電極層７直下のｐベース領域
４の表面に形成されていた反転層が消滅し、ｎエミッタ
領域５からの電子の注入が止まりオフする。
うに行う。Ｃ端子に、Ｅ端子に対して正の電圧を印加し
た状態で、ゲート電極１２にしきい値以上の電圧を印加
することによって、ゲート電極層７の直下のｐベース領
域４の表面に反転層（チャネル領域１９）が形成され、
前記ＭＯＳＦＥＴが導通する。その反転層を通ってｎエ
ミッタ領域５から電子がｎベース層３、ｎ+ バッファ層
２に注入される。ｐ基板１とｎ+ バッファ層２との間の
接合は順バイアスされているので、電子がこの接合を通
ってｐ基板１に流入する。すると、ｐ基板１、ｎ+ バッ
ファ層２とｎベース層３、ｐベース領域４をそれぞれエ
ミッタ、ベース、コレクタとするｐｎｐトランジスタが
動作し、伝導度変調を発生してＩＧＢＴがオンする。こ
のＩＧＢＴをオフする場合は、ゲート電極１２の電圧を
除くことによって、ゲート電極層７直下のｐベース領域
４の表面に形成されていた反転層が消滅し、ｎエミッタ
領域５からの電子の注入が止まりオフする。
【００１２】
【発明が解決しようとする課題】ところが、試作した温
度検知部内蔵型ＩＧＢＴにおいて、大電流領域における
動作電圧であるＶCEサステイニング電圧（ＶCE(SUS) ）
が低いという問題があった。もう一つ、温度検知用ダイ
オード１７の順方向電圧ＶF が、主ＩＧＢＴを流れる主
電流によって変化するという問題がある。図１６の構造
の温度検知部内蔵型ＩＧＢＴを図１８に示す誘導負荷回
路によって動作させたときの各部電圧、電流波形を図１
９に示した。
度検知部内蔵型ＩＧＢＴにおいて、大電流領域における
動作電圧であるＶCEサステイニング電圧（ＶCE(SUS) ）
が低いという問題があった。もう一つ、温度検知用ダイ
オード１７の順方向電圧ＶF が、主ＩＧＢＴを流れる主
電流によって変化するという問題がある。図１６の構造
の温度検知部内蔵型ＩＧＢＴを図１８に示す誘導負荷回
路によって動作させたときの各部電圧、電流波形を図１
９に示した。
【００１３】図１８において、温度検知用ダイオード１
７を持つＩＧＢＴ３１はリアクトル３２と直列に電源３
３に接続され、ＩＧＢＴ３１のゲートは抵抗を介してゲ
ート電源３４に接続されている。温度検知用ダイオード
１７には直流電源１８から一定電流が流される。３５は
コンデンサである。図１９に見られるように、（２）コ
レクタ電極、エミッタ電極間にＶCEが印加された状態
で、（１）ゲート電極にＶg を与え、ＩＧＢＴをオンす
るとき、負荷がインダクタンス成分の大きい所謂Ｌ負荷
であると、（３）ＩＧＢＴの主電流すなわちコレクタ電
流ＩC は、ほぼ直線的に増大する。このとき、（４）温
度検知ダイオードに一定電流ＩF を流しても、（５）温
度検知用ダイオードの順電圧Ｖ F に増大が見られる。従
って、この期間の温度検知精度が低下し、或いは制御方
式が複雑化する。
７を持つＩＧＢＴ３１はリアクトル３２と直列に電源３
３に接続され、ＩＧＢＴ３１のゲートは抵抗を介してゲ
ート電源３４に接続されている。温度検知用ダイオード
１７には直流電源１８から一定電流が流される。３５は
コンデンサである。図１９に見られるように、（２）コ
レクタ電極、エミッタ電極間にＶCEが印加された状態
で、（１）ゲート電極にＶg を与え、ＩＧＢＴをオンす
るとき、負荷がインダクタンス成分の大きい所謂Ｌ負荷
であると、（３）ＩＧＢＴの主電流すなわちコレクタ電
流ＩC は、ほぼ直線的に増大する。このとき、（４）温
度検知ダイオードに一定電流ＩF を流しても、（５）温
度検知用ダイオードの順電圧Ｖ F に増大が見られる。従
って、この期間の温度検知精度が低下し、或いは制御方
式が複雑化する。
【００１４】以上の二つの課題に鑑みて本発明の目的
は、ＶCE(SUS) の大きい、そして温度検知部の主電流依
存性が小さく、温度検知精度の高い温度検知部内蔵型Ｉ
ＧＢＴを提供することにある。
は、ＶCE(SUS) の大きい、そして温度検知部の主電流依
存性が小さく、温度検知精度の高い温度検知部内蔵型Ｉ
ＧＢＴを提供することにある。
【００１５】
【課題を解決するための手段】上記問題の起きる機構に
ついて考察した。図７のような温度センス内蔵型ＩＧＢ
Ｔでは、ｐアノード領域１３、ｎカソード領域１４の表
面上にそれぞれアノード電極１５、カソード電極１６が
形成された温度検知用ダイオード１７の他に、ｐ引き抜
き領域２１、ｎベース層３、ｐアノード領域１３で構成
される横方向のｐｎｐトランジスタが形成されている。
アノード電極１５からｐアノード領域１３に流入した正
孔電流は、ほとんどｎカソード領域１４に注入される
が、ｐアノード領域１３、ｎベース層３間のｐｎ接合に
形成される内蔵電界によって、一部はｎベース層３にも
注入される。ｎベース層３に流入した正孔は、エミッタ
電極８に負の電圧が印加されているためにｎベース層３
とｐ引き抜き領域２１との間のｐｎ接合部に広がってい
る空乏層に入り、ｐ引き抜き領域２１を通してエミッタ
電極８へと抜けることになる。つまり、ｎベース層３に
注入された正孔がｐアノード領域１３、ｎベース層３、
ｐ引き抜き領域２１で形成されるｐｎｐトランジスタの
ベース電流となり、このｐｎｐトランジスタがオンする
ことになる。
ついて考察した。図７のような温度センス内蔵型ＩＧＢ
Ｔでは、ｐアノード領域１３、ｎカソード領域１４の表
面上にそれぞれアノード電極１５、カソード電極１６が
形成された温度検知用ダイオード１７の他に、ｐ引き抜
き領域２１、ｎベース層３、ｐアノード領域１３で構成
される横方向のｐｎｐトランジスタが形成されている。
アノード電極１５からｐアノード領域１３に流入した正
孔電流は、ほとんどｎカソード領域１４に注入される
が、ｐアノード領域１３、ｎベース層３間のｐｎ接合に
形成される内蔵電界によって、一部はｎベース層３にも
注入される。ｎベース層３に流入した正孔は、エミッタ
電極８に負の電圧が印加されているためにｎベース層３
とｐ引き抜き領域２１との間のｐｎ接合部に広がってい
る空乏層に入り、ｐ引き抜き領域２１を通してエミッタ
電極８へと抜けることになる。つまり、ｎベース層３に
注入された正孔がｐアノード領域１３、ｎベース層３、
ｐ引き抜き領域２１で形成されるｐｎｐトランジスタの
ベース電流となり、このｐｎｐトランジスタがオンする
ことになる。
【００１６】一方、ＩＧＢＴのゲートに信号を与え活性
領域２０をオン状態にすると、ｐコレクタ領域１からｎ
ベース層３に注入された正孔電流は、ｐベース領域４、
ｐ引き抜き領域２１に流れるが、上記横方向ｐｎｐトラ
ンジスタがオンすることにより、一部がｐアノード領域
１３、ｎカソード領域１４を通ってカソード電極１６へ
抜けることになる。従って、図１６の温度検知部内蔵型
ＩＧＢＴの温度検知用ダイオード１７のｎカソード領域
１４とｐアノード領域１３との間のｐｎ接合を流れる電
流は、電流源１８から注入された電流より大きくなるこ
ともある。
領域２０をオン状態にすると、ｐコレクタ領域１からｎ
ベース層３に注入された正孔電流は、ｐベース領域４、
ｐ引き抜き領域２１に流れるが、上記横方向ｐｎｐトラ
ンジスタがオンすることにより、一部がｐアノード領域
１３、ｎカソード領域１４を通ってカソード電極１６へ
抜けることになる。従って、図１６の温度検知部内蔵型
ＩＧＢＴの温度検知用ダイオード１７のｎカソード領域
１４とｐアノード領域１３との間のｐｎ接合を流れる電
流は、電流源１８から注入された電流より大きくなるこ
ともある。
【００１７】このｎカソード領域１４とｐアノード領域
１３との間のｐｎ接合を通り、カソード電極１６へ流れ
る正孔電流は、ｎカソード領域１４、ｐアノード領域１
３、ｎベース層３、ｎ+ バッファ層２、ｐコレクタ層１
からなる寄生サイリスタ部のゲート電流にあたるので、
この電流が大きいとそのサイリスタ部がオンし、ラッチ
アップ耐量は小さくなる。
１３との間のｐｎ接合を通り、カソード電極１６へ流れ
る正孔電流は、ｎカソード領域１４、ｐアノード領域１
３、ｎベース層３、ｎ+ バッファ層２、ｐコレクタ層１
からなる寄生サイリスタ部のゲート電流にあたるので、
この電流が大きいとそのサイリスタ部がオンし、ラッチ
アップ耐量は小さくなる。
【００１８】すなわち、寄生サイリスタ部がオンする正
孔電流の大きさは、コレクタ−エミッタ間の印加電圧、
コレクタ電流の大きさとともに、ｐアノード領域１３
と、ｐ引き抜き領域２１との間の距離が関係していると
思われる。そこで、ｐアノード領域１３と、ｐ引き抜き
領域２１との間の距離の異なる数種類のＩＧＢＴを試作
し、ＶCE(SUS) を測定したところ、図１７のような結果
が得られた。
孔電流の大きさは、コレクタ−エミッタ間の印加電圧、
コレクタ電流の大きさとともに、ｐアノード領域１３
と、ｐ引き抜き領域２１との間の距離が関係していると
思われる。そこで、ｐアノード領域１３と、ｐ引き抜き
領域２１との間の距離の異なる数種類のＩＧＢＴを試作
し、ＶCE(SUS) を測定したところ、図１７のような結果
が得られた。
【００１９】従って、上記第一の課題解決のため本発明
のＩＧＢＴは、第一導電型半導体層と、その第一導電型
半導体層の一方の側の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域と、第
二導電型ベース領域の第一導電型半導体層と第一導電型
エミッタ領域に挟まれた部分であるチャネル領域の表面
上にゲート絶縁膜を介して形成されたゲート電極と、チ
ャネル領域以外の第二導電型ベース領域および第一導電
型エミッタ領域の表面上に共通に接触するエミッタ電極
と、第一導電型半導体層の表面層の別の部分に形成され
た第二導電型コレクタ領域と、その第二導電型コレクタ
領域の表面に接触して設けられたコレクタ電極とからな
る主セル部を有するバイポーラ半導体素子において、そ
の第一導電型半導体層の一方の側の表面層の別の部分に
第二導電型ベース領域と一部を重複して形成され、表面
上にエミッタ電極が接触している第二導電型引き抜き領
域と、第一導電型半導体層の表面層の第二導電型引き抜
き領域に隣接した領域に形成された第二導電型アノード
領域と、その第二導電型アノード領域の表面層に選択的
に形成された第一導電型カソード領域と、その第一導電
型カソード領域の表面上に主セル部のエミッタ電極と接
続して設けられたカソード電極と、第二導電型アノード
領域の表面上に設けられたアノード電極とからなる温度
検知部とを有し、第二導電型アノード領域と第二導電型
引き抜き領域との間の間隔が１〜３０μｍの範囲内にあ
るものとする。
のＩＧＢＴは、第一導電型半導体層と、その第一導電型
半導体層の一方の側の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域と、第
二導電型ベース領域の第一導電型半導体層と第一導電型
エミッタ領域に挟まれた部分であるチャネル領域の表面
上にゲート絶縁膜を介して形成されたゲート電極と、チ
ャネル領域以外の第二導電型ベース領域および第一導電
型エミッタ領域の表面上に共通に接触するエミッタ電極
と、第一導電型半導体層の表面層の別の部分に形成され
た第二導電型コレクタ領域と、その第二導電型コレクタ
領域の表面に接触して設けられたコレクタ電極とからな
る主セル部を有するバイポーラ半導体素子において、そ
の第一導電型半導体層の一方の側の表面層の別の部分に
第二導電型ベース領域と一部を重複して形成され、表面
上にエミッタ電極が接触している第二導電型引き抜き領
域と、第一導電型半導体層の表面層の第二導電型引き抜
き領域に隣接した領域に形成された第二導電型アノード
領域と、その第二導電型アノード領域の表面層に選択的
に形成された第一導電型カソード領域と、その第一導電
型カソード領域の表面上に主セル部のエミッタ電極と接
続して設けられたカソード電極と、第二導電型アノード
領域の表面上に設けられたアノード電極とからなる温度
検知部とを有し、第二導電型アノード領域と第二導電型
引き抜き領域との間の間隔が１〜３０μｍの範囲内にあ
るものとする。
【００２０】そのようにすれば、第二導電型コレクタ領
域から第一導電型ベース層に注入されたキャリアの大部
分が、第二導電型ベース領域または第二導電型引き抜き
領域に流れ、第二導電型アノード領域に流れる分が少な
くなるので、寄生サイリスタはオンしにくくなり、ＶCE
サステイニング電圧（ＶCE(SUS) ）が向上する。また、
第一導電型半導体層の一方の側の表面層の別の部分に第
二導電型ベース領域と一部を重複して形成され、表面上
にエミッタ電極が接触している第二導電型引き抜き領域
を有し、第一導電型半導体層の表面層の第二導電型引き
抜き領域に隣接した部分に形成された第二導電型フロー
ティング領域と、その第二導電型フローティング領域の
表面層の一部に形成された第一導電型フローティング領
域と、その第一導電型フローティング領域の表面層の一
部に形成された第二導電型アノード領域と、その第二導
電型アノード領域の表面層の一部に形成された第一導電
型カソード領域と、その第一導電型カソード領域の表面
上に主セル部のエミッタ電極と接続して設けられたカソ
ード電極と、第二導電型アノード領域の表面上に設けら
れたアノード電極とからなる温度検知部を設けても良
い。
域から第一導電型ベース層に注入されたキャリアの大部
分が、第二導電型ベース領域または第二導電型引き抜き
領域に流れ、第二導電型アノード領域に流れる分が少な
くなるので、寄生サイリスタはオンしにくくなり、ＶCE
サステイニング電圧（ＶCE(SUS) ）が向上する。また、
第一導電型半導体層の一方の側の表面層の別の部分に第
二導電型ベース領域と一部を重複して形成され、表面上
にエミッタ電極が接触している第二導電型引き抜き領域
を有し、第一導電型半導体層の表面層の第二導電型引き
抜き領域に隣接した部分に形成された第二導電型フロー
ティング領域と、その第二導電型フローティング領域の
表面層の一部に形成された第一導電型フローティング領
域と、その第一導電型フローティング領域の表面層の一
部に形成された第二導電型アノード領域と、その第二導
電型アノード領域の表面層の一部に形成された第一導電
型カソード領域と、その第一導電型カソード領域の表面
上に主セル部のエミッタ電極と接続して設けられたカソ
ード電極と、第二導電型アノード領域の表面上に設けら
れたアノード電極とからなる温度検知部を設けても良
い。
【００２１】そのようにすれば、第一導電型フローティ
ング領域、第二導電型フローティング領域が、温度検知
用ダイオードと第一導電型ベース層との間の分離層とな
り、第二導電型コレクタ領域から第一導電型ベース層に
注入されたキャリアが、殆ど第二導電型アノード領域に
流れず、寄生サイリスタはオンしにくくなる。特に、第
二導電型アノード領域と第二導電型引き抜き領域との間
の間隔が１〜３０μｍの範囲内にあるものとすれば、第
二導電型コレクタ領域から第一導電型ベース層に注入さ
れたキャリアは大部分が第二導電型引き抜き領域に流れ
ることになる。
ング領域、第二導電型フローティング領域が、温度検知
用ダイオードと第一導電型ベース層との間の分離層とな
り、第二導電型コレクタ領域から第一導電型ベース層に
注入されたキャリアが、殆ど第二導電型アノード領域に
流れず、寄生サイリスタはオンしにくくなる。特に、第
二導電型アノード領域と第二導電型引き抜き領域との間
の間隔が１〜３０μｍの範囲内にあるものとすれば、第
二導電型コレクタ領域から第一導電型ベース層に注入さ
れたキャリアは大部分が第二導電型引き抜き領域に流れ
ることになる。
【００２２】更に、第一導電型半導体層の一方の側の表
面層の別の部分に第二導電型ベース領域と一部を重複し
て形成され、表面上にエミッタ電極が接触している第二
導電型引き抜き領域を有し、第一導電型半導体層の表面
層の第二導電型引き抜き領域に隣接した領域に形成され
た第二導電型アノード領域と、その第二導電型アノード
領域の表面層に選択的に形成された第一導電型カソード
領域と、その第一導電型カソード領域の表面上に設けら
れたカソード電極と、第二導電型アノード領域の表面上
に主セル部のエミッタ電極と接続して設けられたアノー
ド電極とからなる温度検知用ダイオードを設けるものと
することができる。
面層の別の部分に第二導電型ベース領域と一部を重複し
て形成され、表面上にエミッタ電極が接触している第二
導電型引き抜き領域を有し、第一導電型半導体層の表面
層の第二導電型引き抜き領域に隣接した領域に形成され
た第二導電型アノード領域と、その第二導電型アノード
領域の表面層に選択的に形成された第一導電型カソード
領域と、その第一導電型カソード領域の表面上に設けら
れたカソード電極と、第二導電型アノード領域の表面上
に主セル部のエミッタ電極と接続して設けられたアノー
ド電極とからなる温度検知用ダイオードを設けるものと
することができる。
【００２３】そのようにすれば、第二導電型アノード領
域と第一導電型カソード領域との間のｐｎ接合を流れる
電流を正確に捕らえることができる。さらにまた、第一
導電型半導体層の一方の側の表面層の別の部分に第二導
電型ベース領域と一部を重複して形成され、表面上にエ
ミッタ電極が接触している第二導電型引き抜き領域を有
し、第一導電型半導体層の表面層の第二導電型引き抜き
領域に隣接した領域に形成された環状の第二の第二導電
型アノード領域と、その第二の第二導電型アノード領域
の表面層に選択的に形成された第二の第一導電型カソー
ド領域と、第二の第二導電型アノード領域に囲まれた第
一導電型半導体層の表面層の一部に形成された第一の第
二導電型アノード領域と、その第二導電型アノード領域
の表面層に選択的に形成された第一の第一導電型カソー
ド領域と、その第一導電型カソード領域の表面上に主セ
ル部のエミッタ電極と接続して設けられたカソード電極
と、第二導電型アノード領域の表面上に設けられたアノ
ード電極とからなる温度検知部を有するものとしてもよ
い。
域と第一導電型カソード領域との間のｐｎ接合を流れる
電流を正確に捕らえることができる。さらにまた、第一
導電型半導体層の一方の側の表面層の別の部分に第二導
電型ベース領域と一部を重複して形成され、表面上にエ
ミッタ電極が接触している第二導電型引き抜き領域を有
し、第一導電型半導体層の表面層の第二導電型引き抜き
領域に隣接した領域に形成された環状の第二の第二導電
型アノード領域と、その第二の第二導電型アノード領域
の表面層に選択的に形成された第二の第一導電型カソー
ド領域と、第二の第二導電型アノード領域に囲まれた第
一導電型半導体層の表面層の一部に形成された第一の第
二導電型アノード領域と、その第二導電型アノード領域
の表面層に選択的に形成された第一の第一導電型カソー
ド領域と、その第一導電型カソード領域の表面上に主セ
ル部のエミッタ電極と接続して設けられたカソード電極
と、第二導電型アノード領域の表面上に設けられたアノ
ード電極とからなる温度検知部を有するものとしてもよ
い。
【００２４】そのようにすれば、第二の第二導電型アノ
ード領域および第一導電型カソード領域により周辺から
の影響を抑えることができる。この場合も特に、第二導
電型アノード領域と第二導電型引き抜き領域との間の間
隔が１〜３０μｍの範囲内にあるものとすれば、第二導
電型コレクタ領域から第一導電型ベース層に注入された
キャリアは大部分が第二の第二導電型アノード領域に流
れることになる。
ード領域および第一導電型カソード領域により周辺から
の影響を抑えることができる。この場合も特に、第二導
電型アノード領域と第二導電型引き抜き領域との間の間
隔が１〜３０μｍの範囲内にあるものとすれば、第二導
電型コレクタ領域から第一導電型ベース層に注入された
キャリアは大部分が第二の第二導電型アノード領域に流
れることになる。
【００２５】そしてまた、第一導電型半導体層の一方の
側の表面層の別の部分に第二導電型ベース領域と一部を
重複して形成され、表面上にエミッタ電極が接触してい
る第二導電型引き抜き領域を有し、第一導電型半導体層
の表面層の第二導電型引き抜き領域に隣接した領域に形
成された第二導電型アノード領域と、その第二導電型ア
ノード領域の表面上に設けられたアノード電極と、第二
導電型引き抜き領域と、その表面上のエミッタ電極とか
らなる温度検知部を有するものでもよい。
側の表面層の別の部分に第二導電型ベース領域と一部を
重複して形成され、表面上にエミッタ電極が接触してい
る第二導電型引き抜き領域を有し、第一導電型半導体層
の表面層の第二導電型引き抜き領域に隣接した領域に形
成された第二導電型アノード領域と、その第二導電型ア
ノード領域の表面上に設けられたアノード電極と、第二
導電型引き抜き領域と、その表面上のエミッタ電極とか
らなる温度検知部を有するものでもよい。
【００２６】そのようにすれば、寄生サイリスタは形成
されないのでラッチアップが起きず、またゲートオン時
にアノード電極とエミッタ電極との間にダイオードがで
きる。しかもそのダイオードの順方向電圧は、第二導電
型コレクタ領域から第一導電型ベース層に注入されたキ
ャリアの影響を受けない。一方、上記第二の課題につい
ては、次のように考える。
されないのでラッチアップが起きず、またゲートオン時
にアノード電極とエミッタ電極との間にダイオードがで
きる。しかもそのダイオードの順方向電圧は、第二導電
型コレクタ領域から第一導電型ベース層に注入されたキ
ャリアの影響を受けない。一方、上記第二の課題につい
ては、次のように考える。
【００２７】図１６では温度検知ダイオード１７をでき
るだけ活性部２０の近くに配置し、主ＩＧＢＴの温度上
昇を精度良く検知しようとしている。温度検知ダイオー
ドの順方向電圧ＶF が、主電流の増加に伴って増大する
のは、主ＩＧＢＴがオン状態になっている際に、ｐコレ
クタ層１から注入される正孔によりｎベース層３に伝導
度変調が起き、主電流がｐベース領域４やｐ引き抜き領
域２１を通過してｎエミッタ電極８へ抜けるだけでな
く、ｐアノード領域１３にも流れ込むからである。
るだけ活性部２０の近くに配置し、主ＩＧＢＴの温度上
昇を精度良く検知しようとしている。温度検知ダイオー
ドの順方向電圧ＶF が、主電流の増加に伴って増大する
のは、主ＩＧＢＴがオン状態になっている際に、ｐコレ
クタ層１から注入される正孔によりｎベース層３に伝導
度変調が起き、主電流がｐベース領域４やｐ引き抜き領
域２１を通過してｎエミッタ電極８へ抜けるだけでな
く、ｐアノード領域１３にも流れ込むからである。
【００２８】また、この温度検知部内蔵型ＩＧＢＴで
は、ｐ引き抜き領域２１、ｎベース層３、ｐアノード領
域１３で構成される横方向のｐｎｐトランジスタが形成
されており、アノード電極１５からｐアノード領域１３
に流入した正孔電流は、ほとんどｎカソード領域１４に
注入される。しかし、ｐアノード領域１３、ｎベース層
３間のｐｎ接合に形成される内蔵電界によって、一部は
ｎベース層３にも注入される。ｎベース層３に流入した
正孔は、エミッタ電極８に負の電圧が印加されているた
めにｎベース層３とｐ引き抜き領域２１との間のｐｎ接
合部に広がっている空乏層に入り、ｐ引き抜き領域２１
を通してエミッタ電極８へと抜けることになる。つま
り、ｎベース層３に注入された正孔がｐｎｐトランジス
タのベース電流となり、このｐｎｐトランジスタがオン
することになる。この横方向ｐｎｐトランジスタがオン
することにより、ｐコレクタ領域１からｎベース層３に
注入された正孔電流の、一部はｐアノード領域１３、ｎ
カソード領域１４を通ってカソード電極１６へ抜けるこ
とになる。
は、ｐ引き抜き領域２１、ｎベース層３、ｐアノード領
域１３で構成される横方向のｐｎｐトランジスタが形成
されており、アノード電極１５からｐアノード領域１３
に流入した正孔電流は、ほとんどｎカソード領域１４に
注入される。しかし、ｐアノード領域１３、ｎベース層
３間のｐｎ接合に形成される内蔵電界によって、一部は
ｎベース層３にも注入される。ｎベース層３に流入した
正孔は、エミッタ電極８に負の電圧が印加されているた
めにｎベース層３とｐ引き抜き領域２１との間のｐｎ接
合部に広がっている空乏層に入り、ｐ引き抜き領域２１
を通してエミッタ電極８へと抜けることになる。つま
り、ｎベース層３に注入された正孔がｐｎｐトランジス
タのベース電流となり、このｐｎｐトランジスタがオン
することになる。この横方向ｐｎｐトランジスタがオン
することにより、ｐコレクタ領域１からｎベース層３に
注入された正孔電流の、一部はｐアノード領域１３、ｎ
カソード領域１４を通ってカソード電極１６へ抜けるこ
とになる。
【００２９】その対策としては、ｐアノード領域１３に
流れ込む電流を低減する方法を考えればよい。そのよう
な方法としては、先に上げたｐアノード領域１３とｐ引
き抜き領域２１とを近づける方法もあるが、他に、ｐア
ノード領域１３を主ＩＧＢＴ部から隔離する方法があ
る。すなわち、本発明の温度検知部内蔵型バイポーラ半
導体素子は、上部にゲート絶縁膜を介してゲート電極層
が設けられたチャネル領域と、第二導電型アノード領域
との間の距離が３００〜３０００μｍの範囲内にあるも
のとする。
流れ込む電流を低減する方法を考えればよい。そのよう
な方法としては、先に上げたｐアノード領域１３とｐ引
き抜き領域２１とを近づける方法もあるが、他に、ｐア
ノード領域１３を主ＩＧＢＴ部から隔離する方法があ
る。すなわち、本発明の温度検知部内蔵型バイポーラ半
導体素子は、上部にゲート絶縁膜を介してゲート電極層
が設けられたチャネル領域と、第二導電型アノード領域
との間の距離が３００〜３０００μｍの範囲内にあるも
のとする。
【００３０】そのようにして、両領域の隔離作用を働か
せれば、第二導電型コレクタ領域から第一導電型ベース
層に注入されたキャリアの大部分が、第二導電型ベース
領域または第二導電型引き抜き領域に流れ、第二導電型
アノード領域に流れる分が少なくなるので、温度検知用
ダイオードの順電圧効果が主電流によって影響されるこ
とが少なく、また、半導体素子の無効な領域が過大にな
ることが無い。
せれば、第二導電型コレクタ領域から第一導電型ベース
層に注入されたキャリアの大部分が、第二導電型ベース
領域または第二導電型引き抜き領域に流れ、第二導電型
アノード領域に流れる分が少なくなるので、温度検知用
ダイオードの順電圧効果が主電流によって影響されるこ
とが少なく、また、半導体素子の無効な領域が過大にな
ることが無い。
【００３１】また、上部にゲート絶縁膜を介してゲート
電極層が設けられたチャネル領域の下方と、第二導電型
アノード領域の下方との間の第一導電型ベース層のキャ
リアライフタイムが、活性部の第一導電型ベース層にお
けるその値より小さいものでもよい。そのような方法で
も、上記両領域の隔離作用を働かせることができる。
電極層が設けられたチャネル領域の下方と、第二導電型
アノード領域の下方との間の第一導電型ベース層のキャ
リアライフタイムが、活性部の第一導電型ベース層にお
けるその値より小さいものでもよい。そのような方法で
も、上記両領域の隔離作用を働かせることができる。
【００３２】そして、本発明の第一導電型半導体層と、
その第一導電型半導体層の一方の側の表面層に選択的に
形成された第二導電型ベース領域と、その第二導電型ベ
ース領域の表面層に選択的に形成された第一導電型エミ
ッタ領域と、第二導電型ベース領域の第一導電型半導体
層と第一導電型エミッタ領域に挟まれた部分であるチャ
ネル領域の表面上にゲート絶縁膜を介して形成されたゲ
ート電極層と、そのゲート電極層に接触して設けられた
ゲート電極と、チャネル領域以外の第二導電型ベース領
域および第一導電型エミッタ領域の表面上に共通に接触
するエミッタ電極と、第一導電型半導体層の表面層の別
の部分に形成された第二導電型コレクタ領域と、その第
二導電型コレクタ領域の表面に接触して設けられたコレ
クタ電極とからなる主セル部と、その第一導電型半導体
層の一方の側の表面層の別の部分に第二導電型ベース領
域と一部を重複して形成され、表面上にエミッタ電極が
接触している第二導電型引き抜き領域と、第一導電型半
導体層の表面層の第二導電型引き抜き領域に隣接した領
域に形成された第二導電型アノード領域と、その第二導
電型アノード領域の表面層に選択的に形成された第一導
電型カソード領域と、その第一導電型カソード領域の表
面上に主セル部のエミッタ電極と接続して設けられたカ
ソード電極と、第二導電型アノード領域の表面上に設け
られたアノード電極とからなる温度検知部とを有する温
度検知部内蔵型バイポーラ半導体素子の製造方法として
は、上部にゲート絶縁膜を介してゲート電極層が設けら
れたチャネル領域の下方と、第二導電型アノード領域の
下方との間の第一導電型ベース層に選択的に粒子線を照
射するものとする。
その第一導電型半導体層の一方の側の表面層に選択的に
形成された第二導電型ベース領域と、その第二導電型ベ
ース領域の表面層に選択的に形成された第一導電型エミ
ッタ領域と、第二導電型ベース領域の第一導電型半導体
層と第一導電型エミッタ領域に挟まれた部分であるチャ
ネル領域の表面上にゲート絶縁膜を介して形成されたゲ
ート電極層と、そのゲート電極層に接触して設けられた
ゲート電極と、チャネル領域以外の第二導電型ベース領
域および第一導電型エミッタ領域の表面上に共通に接触
するエミッタ電極と、第一導電型半導体層の表面層の別
の部分に形成された第二導電型コレクタ領域と、その第
二導電型コレクタ領域の表面に接触して設けられたコレ
クタ電極とからなる主セル部と、その第一導電型半導体
層の一方の側の表面層の別の部分に第二導電型ベース領
域と一部を重複して形成され、表面上にエミッタ電極が
接触している第二導電型引き抜き領域と、第一導電型半
導体層の表面層の第二導電型引き抜き領域に隣接した領
域に形成された第二導電型アノード領域と、その第二導
電型アノード領域の表面層に選択的に形成された第一導
電型カソード領域と、その第一導電型カソード領域の表
面上に主セル部のエミッタ電極と接続して設けられたカ
ソード電極と、第二導電型アノード領域の表面上に設け
られたアノード電極とからなる温度検知部とを有する温
度検知部内蔵型バイポーラ半導体素子の製造方法として
は、上部にゲート絶縁膜を介してゲート電極層が設けら
れたチャネル領域の下方と、第二導電型アノード領域の
下方との間の第一導電型ベース層に選択的に粒子線を照
射するものとする。
【００３３】そのようにすれば、チャネル領域の下方
と、第二導電型アノード領域の下方との間の第一導電型
ベース層に選択的にキャリアライフタイムキラーを生起
させることができる。特に、金属マスクにより、照射範
囲を限定するものとする。そのようにすれば、選択的な
キャリアライフタイムキラーの生起が容易である。
と、第二導電型アノード領域の下方との間の第一導電型
ベース層に選択的にキャリアライフタイムキラーを生起
させることができる。特に、金属マスクにより、照射範
囲を限定するものとする。そのようにすれば、選択的な
キャリアライフタイムキラーの生起が容易である。
【００３４】
【発明の実施の形態】以下図面を参照しながら、本発明
の実施例について説明する。尚、以下でｐ、ｎを冠した
層、領域等はそれぞれ正孔、電子が多数キャリアである
層、領域等を意味する。 〔実施例１〕図１は、半導体素子自体に温度検知部を内
蔵したバイポーラ半導体素子の例として温度検知部を内
蔵したＩＧＢＴの部分断面図である。
の実施例について説明する。尚、以下でｐ、ｎを冠した
層、領域等はそれぞれ正孔、電子が多数キャリアである
層、領域等を意味する。 〔実施例１〕図１は、半導体素子自体に温度検知部を内
蔵したバイポーラ半導体素子の例として温度検知部を内
蔵したＩＧＢＴの部分断面図である。
【００３５】図の右側部分は、ＩＧＢＴの主電流の導
通、遮断のスイッチング作用を行う活性領域２０であ
る。図に示したのは一つの制御電極を含む単位の部分
（以後セルと呼ぶ）であって、活性領域２０は極めて多
数のこのようなセルからなっている。また、ＩＧＢＴの
周縁部分には、ガードリング構造やフィールドプレート
構造のような耐圧構造が設けられているが、図には示し
ていない。
通、遮断のスイッチング作用を行う活性領域２０であ
る。図に示したのは一つの制御電極を含む単位の部分
（以後セルと呼ぶ）であって、活性領域２０は極めて多
数のこのようなセルからなっている。また、ＩＧＢＴの
周縁部分には、ガードリング構造やフィールドプレート
構造のような耐圧構造が設けられているが、図には示し
ていない。
【００３６】図において、ｐコレクタ層１の上にｎ+ バ
ッファ層２を介して積層されたｎベース層３の表面層に
選択的にｐベース領域４が形成されている。そのｐベー
ス領域４内に選択的にｎエミッタ領域５が形成され、ｎ
ベース層３とｎエミッタ領域５に挟まれたｐベース領域
４の表面上に、ゲート酸化膜６を介して、ポリシリコン
からなりＧ端子に接続されるゲート電極層７およびその
ゲート電極層７に接触するゲート電極１２が設けられて
いる。また、ｐコレクタ層１の裏面にはＣ端子に接続さ
れるコレクタ電極９が、ｎエミッタ領域５の上にはｎエ
ミッタ領域５とｐベース領域４に共通に接触しＥ端子に
接続されるエミッタ電極８がそれぞれ設けられている。
このＩＧＢＴは、ゲート酸化膜６、ゲート電極層７、ｐ
ベース領域４、ｎエミッタ領域５、ｎベース層３、ｎ+
バッファ層２で構成されるＭＯＳＦＥＴとｐ型基板１、
ｎ+ バッファ領域２、ｎベース層３、ｐベース領域４で
構成されているｐｎｐトランジスタとからなるものとみ
ることもできる。
ッファ層２を介して積層されたｎベース層３の表面層に
選択的にｐベース領域４が形成されている。そのｐベー
ス領域４内に選択的にｎエミッタ領域５が形成され、ｎ
ベース層３とｎエミッタ領域５に挟まれたｐベース領域
４の表面上に、ゲート酸化膜６を介して、ポリシリコン
からなりＧ端子に接続されるゲート電極層７およびその
ゲート電極層７に接触するゲート電極１２が設けられて
いる。また、ｐコレクタ層１の裏面にはＣ端子に接続さ
れるコレクタ電極９が、ｎエミッタ領域５の上にはｎエ
ミッタ領域５とｐベース領域４に共通に接触しＥ端子に
接続されるエミッタ電極８がそれぞれ設けられている。
このＩＧＢＴは、ゲート酸化膜６、ゲート電極層７、ｐ
ベース領域４、ｎエミッタ領域５、ｎベース層３、ｎ+
バッファ層２で構成されるＭＯＳＦＥＴとｐ型基板１、
ｎ+ バッファ領域２、ｎベース層３、ｐベース領域４で
構成されているｐｎｐトランジスタとからなるものとみ
ることもできる。
【００３７】このようなＩＧＢＴのｎベース層３は、例
えば、ｐコレクタ層１とその上に積層されたｎ+ バッフ
ァ層２とからなるサブストレート上にエピタキシャル成
長により形成される。またｐベース領域４は、まず先に
形成したゲート電極層７をマスクとした不純物の導入に
より形成され、ｎエミッタ領域５は、図示されていない
フォトレジストをマスクとしての不純物の導入により形
成される。図のようにゲート電極層７の上に、絶縁膜１
１を介してエミッタ電極８を延長してもよい。
えば、ｐコレクタ層１とその上に積層されたｎ+ バッフ
ァ層２とからなるサブストレート上にエピタキシャル成
長により形成される。またｐベース領域４は、まず先に
形成したゲート電極層７をマスクとした不純物の導入に
より形成され、ｎエミッタ領域５は、図示されていない
フォトレジストをマスクとしての不純物の導入により形
成される。図のようにゲート電極層７の上に、絶縁膜１
１を介してエミッタ電極８を延長してもよい。
【００３８】図１の左側部に、温度検知部として、温度
検知用ダイオード１７が設けられている。すなわち、ｎ
ベース層３の表面層に選択的にｐアノード領域１３を形
成し、その表面層にｎカソード領域１４を形成する。ｐ
アノード領域１３とｎカソード領域１４にはそれぞれア
ノード電極１５とカソード電極１６が設けられていて、
アノード電極１５は電流源１８に、カソード電極１６は
ＩＧＢＴ部のエミッタ電極８と接続されている。温度検
知用ダイオード１７には、アノード電極１５からカソー
ド電極１６に外部から一定電流を流し、順方向電圧ＶF
を検知し、ＶFから温度を判定するものである。温度検
知用ダイオード１７の大きさは例えば、ｐアノード領域
１３の直径が１００μｍ、ｎカソード領域１４の直径が
５０μｍである。
検知用ダイオード１７が設けられている。すなわち、ｎ
ベース層３の表面層に選択的にｐアノード領域１３を形
成し、その表面層にｎカソード領域１４を形成する。ｐ
アノード領域１３とｎカソード領域１４にはそれぞれア
ノード電極１５とカソード電極１６が設けられていて、
アノード電極１５は電流源１８に、カソード電極１６は
ＩＧＢＴ部のエミッタ電極８と接続されている。温度検
知用ダイオード１７には、アノード電極１５からカソー
ド電極１６に外部から一定電流を流し、順方向電圧ＶF
を検知し、ＶFから温度を判定するものである。温度検
知用ダイオード１７の大きさは例えば、ｐアノード領域
１３の直径が１００μｍ、ｎカソード領域１４の直径が
５０μｍである。
【００３９】図１の中央部には、ｎベース層の表面層に
ｐベース領域４と一部が重複するようにｐ引き抜き領域
２１が形成されている。このｐ引き抜き領域２１は、表
面上にエミッタ電極８が接触しており、温度検知用ダイ
オード１７付近のｎベース層３内の正孔を引き抜くため
のものである。図１の実施例１のＩＧＢＴにおいては、
ｐアノード領域１３とｐ引き抜き領域２１との間隔Ｌ1
が２０μｍと接近していることによって、ラッチアップ
し難くなっている。
ｐベース領域４と一部が重複するようにｐ引き抜き領域
２１が形成されている。このｐ引き抜き領域２１は、表
面上にエミッタ電極８が接触しており、温度検知用ダイ
オード１７付近のｎベース層３内の正孔を引き抜くため
のものである。図１の実施例１のＩＧＢＴにおいては、
ｐアノード領域１３とｐ引き抜き領域２１との間隔Ｌ1
が２０μｍと接近していることによって、ラッチアップ
し難くなっている。
【００４０】その機構を以下に説明する。温度検知用ダ
イオード１７は、その下方にｎカソード領域１４、ｐア
ノード領域１３、ｎベース層３、ｎ+ バッファ層２、ｐ
コレクタ層１で構成される四層の寄生サイリスタを有し
ている。アノード電極１５からカソード電極１６に、温
度検知のための一定電流（今の場合２００μＡ）を流
す。アノード電極１５から供給される正孔電流は、大部
分がｎカソード領域１４からカソード電極１６へと抜け
る。この電流は寄生サイリスタのゲート電流となるが、
寄生サイリスタがオンする程大きくはない。正孔電流の
一部はｐアノード領域１３からｎベース層３へも注入さ
れる。これは、ｐアノード領域１３、ｎベース層３、ｐ
引き抜き領域２１のｐｎｐトランジスタのベース電流と
なり、ｎベース層３へ注入された正孔の更に一部は、ｐ
引き抜き領域２１に入ってエミッタ電極８へ流れる。
イオード１７は、その下方にｎカソード領域１４、ｐア
ノード領域１３、ｎベース層３、ｎ+ バッファ層２、ｐ
コレクタ層１で構成される四層の寄生サイリスタを有し
ている。アノード電極１５からカソード電極１６に、温
度検知のための一定電流（今の場合２００μＡ）を流
す。アノード電極１５から供給される正孔電流は、大部
分がｎカソード領域１４からカソード電極１６へと抜け
る。この電流は寄生サイリスタのゲート電流となるが、
寄生サイリスタがオンする程大きくはない。正孔電流の
一部はｐアノード領域１３からｎベース層３へも注入さ
れる。これは、ｐアノード領域１３、ｎベース層３、ｐ
引き抜き領域２１のｐｎｐトランジスタのベース電流と
なり、ｎベース層３へ注入された正孔の更に一部は、ｐ
引き抜き領域２１に入ってエミッタ電極８へ流れる。
【００４１】コレクタ電極９とエミッタ電極８との間に
高電圧を印加し、ゲート電極１２にゲート電圧ＶG を印
加すると、ゲート電極１２の直下のｐベース領域４の表
面層のチャネル領域１９に反転層を生じ、その反転層を
通じてｎエミッタ領域５からｎベース層３に電子が供給
され、ｐコレクタ層１、ｎベース層３、ｐベース領域４
のｐｎｐトランジスタのベース電流となって、このｐｎ
ｐトランジスタがオンする。すると、ｐコレクタ層１か
ら多量の正孔がｎベース層３に注入され、ｎベース層３
の伝導度変調を生じる。注入された正孔は、ｐベース領
域４、ｐ引き抜き領域２１に流れ込み、エミッタ電極８
に達するが、一部は、ｐアノード領域１３にも流れ込
み、ｎカソード領域１４を通ってエミッタ電極８と接続
されているカソード電極１６に流れる。
高電圧を印加し、ゲート電極１２にゲート電圧ＶG を印
加すると、ゲート電極１２の直下のｐベース領域４の表
面層のチャネル領域１９に反転層を生じ、その反転層を
通じてｎエミッタ領域５からｎベース層３に電子が供給
され、ｐコレクタ層１、ｎベース層３、ｐベース領域４
のｐｎｐトランジスタのベース電流となって、このｐｎ
ｐトランジスタがオンする。すると、ｐコレクタ層１か
ら多量の正孔がｎベース層３に注入され、ｎベース層３
の伝導度変調を生じる。注入された正孔は、ｐベース領
域４、ｐ引き抜き領域２１に流れ込み、エミッタ電極８
に達するが、一部は、ｐアノード領域１３にも流れ込
み、ｎカソード領域１４を通ってエミッタ電極８と接続
されているカソード電極１６に流れる。
【００４２】ＩＧＢＴのコレクタ電極９とエミッタ電極
８との間に印加されている高電圧は温度検知用ダイオー
ド１７部分では、コレクタ電極９とカソード電極１６と
の間に同様に印加されることになる。この部分には、先
に述べたようにｎカソード領域１４、ｐアノード領域１
３、ｎベース層３、ｎバッファ層２およびｐコレクタ層
１のｐｎｐｎ四層の寄生サイリスタができている。そし
て、ｐアノード領域１３からｎカソード領域１４に流れ
る正孔電流はこのサイリスタのゲート電流となる。
８との間に印加されている高電圧は温度検知用ダイオー
ド１７部分では、コレクタ電極９とカソード電極１６と
の間に同様に印加されることになる。この部分には、先
に述べたようにｎカソード領域１４、ｐアノード領域１
３、ｎベース層３、ｎバッファ層２およびｐコレクタ層
１のｐｎｐｎ四層の寄生サイリスタができている。そし
て、ｐアノード領域１３からｎカソード領域１４に流れ
る正孔電流はこのサイリスタのゲート電流となる。
【００４３】しかも、通常のサイリスタでは、ｐアノー
ド領域１３とｎカソード領域１４間のｐｎ接合に相当す
るｐｎ接合が短絡されているが、この場合の寄生サイリ
スタでは短絡されておらず、通常のサイリスタ構造より
はむしろＧＴＯ（ゲートターンオフ）サイリスタの構造
に近くなり、負性抵抗分が大きくなる。そして、比較的
低電圧でラッチアップすることになり、高電圧でのスイ
ッチングには耐えられない。
ド領域１３とｎカソード領域１４間のｐｎ接合に相当す
るｐｎ接合が短絡されているが、この場合の寄生サイリ
スタでは短絡されておらず、通常のサイリスタ構造より
はむしろＧＴＯ（ゲートターンオフ）サイリスタの構造
に近くなり、負性抵抗分が大きくなる。そして、比較的
低電圧でラッチアップすることになり、高電圧でのスイ
ッチングには耐えられない。
【００４４】ｐアノード領域１３に流入してｎカソード
領域１４に流れる正孔電流は、ｐアノード領域１３とｐ
引き抜き領域２１との間隔Ｌ1 との距離に依存し、その
距離が大きい程大きくなる。ＶCEサステイニング電圧
（ＶCE(SUS) ）とこの間隔Ｌ1との関係は、先に図１７
に示した通りである。間隔Ｌ1 が３０μｍ以下の領域で
は、５００Ｖ以上のＶCE(SUS) となつている。すなわ
ち、ｐアノード領域１３とｐ引き抜き領域２１との間隔
を狭くすることによって、ｐアノード領域１３とｐ引き
抜き領域２１に挟まれるｎベース層３の抵抗分が小さく
なり、オン期間中にｎベース層３にある正孔のうち、ｐ
引き抜き領域２１からエミッタ電極８へ抜ける正孔の量
が増加し、ｐアノード領域１３からｎカソード領域１
４、カソード電極１６へ抜ける正孔の量が減って、ラッ
チアップし難くなるのである。Ｌ1 は小さいほどＶ
CE(SUS) は向上するが、プロセス上の困難が増す点から
下限値は約１μｍであろう。
領域１４に流れる正孔電流は、ｐアノード領域１３とｐ
引き抜き領域２１との間隔Ｌ1 との距離に依存し、その
距離が大きい程大きくなる。ＶCEサステイニング電圧
（ＶCE(SUS) ）とこの間隔Ｌ1との関係は、先に図１７
に示した通りである。間隔Ｌ1 が３０μｍ以下の領域で
は、５００Ｖ以上のＶCE(SUS) となつている。すなわ
ち、ｐアノード領域１３とｐ引き抜き領域２１との間隔
を狭くすることによって、ｐアノード領域１３とｐ引き
抜き領域２１に挟まれるｎベース層３の抵抗分が小さく
なり、オン期間中にｎベース層３にある正孔のうち、ｐ
引き抜き領域２１からエミッタ電極８へ抜ける正孔の量
が増加し、ｐアノード領域１３からｎカソード領域１
４、カソード電極１６へ抜ける正孔の量が減って、ラッ
チアップし難くなるのである。Ｌ1 は小さいほどＶ
CE(SUS) は向上するが、プロセス上の困難が増す点から
下限値は約１μｍであろう。
【００４５】以上説明したように本発明によれば、埋め
込み型ダイオードを内蔵しても、Ｖ CE(SUS) が高く、容
易にラッチアップ破壊を起こさない温度検知部内蔵型Ｉ
ＧＢＴができる。 〔実施例２〕本発明の第二の実施例の部分断面図を図２
に示す。
込み型ダイオードを内蔵しても、Ｖ CE(SUS) が高く、容
易にラッチアップ破壊を起こさない温度検知部内蔵型Ｉ
ＧＢＴができる。 〔実施例２〕本発明の第二の実施例の部分断面図を図２
に示す。
【００４６】ｐアノード領域１３、ｎカソード領域１４
で構成される温度検知用ダイオード１７のまわりに、ｐ
フローティング領域２３、ｎフローティング領域２４が
形成されている。これらのフローティング領域２３、２
４を設けることによって、温度検知用ダイオード１７が
電気的に絶縁された状態になり、ＩＧＢＴがオン状態の
時、ｎベース層３中に注入された正孔が、温度検知用ダ
イオード１７に入り込まなくなり、温度検知用ダイオー
ド１７の順方向電圧ＶF がＩＧＢＴの主電流の影響を受
けにくくなる。
で構成される温度検知用ダイオード１７のまわりに、ｐ
フローティング領域２３、ｎフローティング領域２４が
形成されている。これらのフローティング領域２３、２
４を設けることによって、温度検知用ダイオード１７が
電気的に絶縁された状態になり、ＩＧＢＴがオン状態の
時、ｎベース層３中に注入された正孔が、温度検知用ダ
イオード１７に入り込まなくなり、温度検知用ダイオー
ド１７の順方向電圧ＶF がＩＧＢＴの主電流の影響を受
けにくくなる。
【００４７】特に、ｐ引き抜き領域２１とｐアノード領
域１３の間の距離が３０μｍ以下であれば、増分は一層
少なく、また、そのため、寄生サイリスタがラッチアッ
プしなくなる。 〔実施例３〕本発明の第三の実施例の部分断面図を図３
に示す。
域１３の間の距離が３０μｍ以下であれば、増分は一層
少なく、また、そのため、寄生サイリスタがラッチアッ
プしなくなる。 〔実施例３〕本発明の第三の実施例の部分断面図を図３
に示す。
【００４８】ｐアノード領域１３上のアノード電極１５
が主ＩＧＢＴのエミッタ電極８と電気的に接続されてお
り、ｎカソード領域１４の表面には、カソード電極１６
が接触している。従って、アノード電極１５上の電流を
云々することは意味が無く、カソード電極１６から流れ
だす電流を一定に制御する。このとき温度検知用ダイオ
ード１７の電流は、ｐコレクタ領域１からｎベース層３
に注入され、ｐアノード領域１３に流れ込んだ正孔電流
を含むため、ｐアノード領域１３、ｎカソード領域１４
間のｐｎ接合を流れる電流を正確に把握できる。従っ
て、その電流を一定に制御すれば、順方向電圧ＶF は、
正確に温度の影響を反映したものとなる。
が主ＩＧＢＴのエミッタ電極８と電気的に接続されてお
り、ｎカソード領域１４の表面には、カソード電極１６
が接触している。従って、アノード電極１５上の電流を
云々することは意味が無く、カソード電極１６から流れ
だす電流を一定に制御する。このとき温度検知用ダイオ
ード１７の電流は、ｐコレクタ領域１からｎベース層３
に注入され、ｐアノード領域１３に流れ込んだ正孔電流
を含むため、ｐアノード領域１３、ｎカソード領域１４
間のｐｎ接合を流れる電流を正確に把握できる。従っ
て、その電流を一定に制御すれば、順方向電圧ＶF は、
正確に温度の影響を反映したものとなる。
【００４９】またこの実施例では、アノード電極１５は
主ＩＧＢＴのエミッタ電極８と接続されているために、
ＩＧＢＴがオン状態の時に発生する正孔はｐアノード領
域１３を通してエミッタ電極８へ抜けることになり、従
来のＩＧＢＴのようにｎカソード領域１４に入り込む正
孔電流は少なくなるため、ラッチアップしにくくなる。 〔実施例４〕本発明の第四の実施例のＩＧＢＴの部分断
面図を図４に示す。
主ＩＧＢＴのエミッタ電極８と接続されているために、
ＩＧＢＴがオン状態の時に発生する正孔はｐアノード領
域１３を通してエミッタ電極８へ抜けることになり、従
来のＩＧＢＴのようにｎカソード領域１４に入り込む正
孔電流は少なくなるため、ラッチアップしにくくなる。 〔実施例４〕本発明の第四の実施例のＩＧＢＴの部分断
面図を図４に示す。
【００５０】ｐアノード領域１３、ｎカソード領域１４
で構成される温度検知用ダイオード１７の周りに、温度
検知用ダイオード１７と同様の構造の環状の素子が形成
されている。すなわち、ｎベース層３の表面層に環状の
第二ｐアノード領域４３を選択的に形成し、その第二ｐ
アノード領域４３の表面層に選択的に環状の第二ｎカソ
ード領域４４を形成する。第二ｐアノード領域４３の表
面上には第二アノード電極４５が設けられる。第二ｎカ
ソード領域４４上の第二カソード電極４６は、温度検知
用ダイオード１７のカソード電極１６と接続されてお
り、更にＩＧＢＴのエミッタ電極８（図示せず。図１参
照）と接続されている。第二アノード電極４５に第二電
流源４８が接続され、一定の電流が流されている。
で構成される温度検知用ダイオード１７の周りに、温度
検知用ダイオード１７と同様の構造の環状の素子が形成
されている。すなわち、ｎベース層３の表面層に環状の
第二ｐアノード領域４３を選択的に形成し、その第二ｐ
アノード領域４３の表面層に選択的に環状の第二ｎカソ
ード領域４４を形成する。第二ｐアノード領域４３の表
面上には第二アノード電極４５が設けられる。第二ｎカ
ソード領域４４上の第二カソード電極４６は、温度検知
用ダイオード１７のカソード電極１６と接続されてお
り、更にＩＧＢＴのエミッタ電極８（図示せず。図１参
照）と接続されている。第二アノード電極４５に第二電
流源４８が接続され、一定の電流が流されている。
【００５１】この実施例の素子シリコン基板表面の部分
平面図を図５に示す。ｐアノード領域１３の周りに環状
の第二ｐアノード領域４３が見られる。その第二ｐアノ
ード領域４３の中に第二ｎカソード領域４４が見られ
る。このように温度検知用ダイオード１７の周囲に電流
を流す第二ｐアノード領域４３を設けて、ＩＧＢＴがオ
ンした状態でのｎベース層３の正孔電流を、周辺の第二
ｐアノード領域４３によって引き抜く構造にすることに
よって、ｐアノード領域１３への流入を抑制し、ＩＧＢ
Ｔの主電流の影響を少なくすることができる。
平面図を図５に示す。ｐアノード領域１３の周りに環状
の第二ｐアノード領域４３が見られる。その第二ｐアノ
ード領域４３の中に第二ｎカソード領域４４が見られ
る。このように温度検知用ダイオード１７の周囲に電流
を流す第二ｐアノード領域４３を設けて、ＩＧＢＴがオ
ンした状態でのｎベース層３の正孔電流を、周辺の第二
ｐアノード領域４３によって引き抜く構造にすることに
よって、ｐアノード領域１３への流入を抑制し、ＩＧＢ
Ｔの主電流の影響を少なくすることができる。
【００５２】特に、ｐ引き抜き領域２１とｐアノード領
域１３の間の距離が３０μｍ以下であれば、増分は一層
少なく、また、そのため、寄生サイリスタがラッチアッ
プしなくなる。 〔実施例５〕本発明の第五の実施例を図６に示す。
域１３の間の距離が３０μｍ以下であれば、増分は一層
少なく、また、そのため、寄生サイリスタがラッチアッ
プしなくなる。 〔実施例５〕本発明の第五の実施例を図６に示す。
【００５３】ｐ引き抜き領域２１から隔離して、ｎベー
ス層３の表面層にｐアノード領域１３が形成され、その
表面上にアノード電極１５が設けられ、電流源１８がつ
ながれている。この場合、ゲートオン時には、ゲート電
極７直下に生じたチャネルを通じて、アノード電極１５
とエミッタ電極８間にダイオードができる。そのダイオ
ードに一定電流を流し、順方向電圧を測定する。
ス層３の表面層にｐアノード領域１３が形成され、その
表面上にアノード電極１５が設けられ、電流源１８がつ
ながれている。この場合、ゲートオン時には、ゲート電
極７直下に生じたチャネルを通じて、アノード電極１５
とエミッタ電極８間にダイオードができる。そのダイオ
ードに一定電流を流し、順方向電圧を測定する。
【００５４】ｐコレクタ領域１からｎベース層３に注入
された正孔は、ｐアノード領域１３には流れない。従っ
て、上記ダイオードの順方向電圧は、主としてｐアノー
ド領域１３とｎベース層３間のｐｎ接合に由来するもの
であり、ＩＧＢＴの主電流の影響は問題とならない。そ
して、ｐアノード領域１３内にｎカソード領域が無いの
で、寄生サイリスタを構成せず、従ってラッチアップの
問題も無い。
された正孔は、ｐアノード領域１３には流れない。従っ
て、上記ダイオードの順方向電圧は、主としてｐアノー
ド領域１３とｎベース層３間のｐｎ接合に由来するもの
であり、ＩＧＢＴの主電流の影響は問題とならない。そ
して、ｐアノード領域１３内にｎカソード領域が無いの
で、寄生サイリスタを構成せず、従ってラッチアップの
問題も無い。
【００５５】またゲートオフ時には、温度検知部はｐア
ノード領域１３、ｎベース層３、ｐ引き抜き領域２１で
構成されるｐｎｐトランジスタとする。温度検知用ｐｎ
ｐトランジスタのエミッタであるアノード電極１５から
一定電流を流し、ｐｎｐトランジスタのコレクタ電極で
あるＩＧＢＴのエミッタ電極８との間の電圧を測定す
る。ｐ引き抜き領域２１とｎベース層３との間のｐｎ接
合は逆方向となるが、特に温度が高い場合は例えば２０
０μＡ程度の電流であれば流れる。
ノード領域１３、ｎベース層３、ｐ引き抜き領域２１で
構成されるｐｎｐトランジスタとする。温度検知用ｐｎ
ｐトランジスタのエミッタであるアノード電極１５から
一定電流を流し、ｐｎｐトランジスタのコレクタ電極で
あるＩＧＢＴのエミッタ電極８との間の電圧を測定す
る。ｐ引き抜き領域２１とｎベース層３との間のｐｎ接
合は逆方向となるが、特に温度が高い場合は例えば２０
０μＡ程度の電流であれば流れる。
【００５６】この構造を取れば、他の温度検知用ダイオ
ードのようなｎカソード領域やカソード電極が不要であ
るので、安価な温度検知部内蔵型ＩＧＢＴとすることが
できる。 〔実施例６〕図７は、第二の課題を解決した本発明の第
六の実施例の部分断面図である。
ードのようなｎカソード領域やカソード電極が不要であ
るので、安価な温度検知部内蔵型ＩＧＢＴとすることが
できる。 〔実施例６〕図７は、第二の課題を解決した本発明の第
六の実施例の部分断面図である。
【００５７】この例で、図１６の従来例と違っているの
は、温度検知用ダイオード１７と主ＩＧＢＴ部２０との
間の距離Ｌ2 が、かなり大きく離されている点である。
具体的には、ｐアノード領域１３と上部にゲート酸化膜
６を介してゲート電極層７が設けられたチャネル領域１
９との間の距離が５００μｍ隔離されている。その他の
構造は図１の実施例１と同じである。すなわち図の右側
部分には、活性領域２０がありｐコレクタ層１の上にｎ
+ バッファ層２を介して積層されたｎベース層３の表面
層に選択的にｐベース領域４が形成されている。そのｐ
ベース領域４内に選択的にｎエミッタ領域５が形成さ
れ、ｎベース層３とｎエミッタ領域５に挟まれたｐベー
ス領域４の表面上に、ゲート酸化膜６を介して、ポリシ
リコンからなりＧ端子に接続されるゲート電極層７およ
びそのゲート電極層７に接触するゲート電極１２が設け
られている。また、ｐコレクタ層１の裏面にはＣ端子に
接続されるコレクタ電極９が、ｎエミッタ領域５の上に
はｎエミッタ領域５とｐベース領域４に共通に接触しＥ
端子に接続されるエミッタ電極８がそれぞれ設けられて
いる。図７の中央部には、ｎベース層の表面層にｐベー
ス領域４と一部が重複するようにｐ引き抜き領域２１が
形成されている。このｐ引き抜き領域２１は、表面上に
エミッタ電極８が接触しており、ｎベース層３内の正孔
を引き抜くためのものである。
は、温度検知用ダイオード１７と主ＩＧＢＴ部２０との
間の距離Ｌ2 が、かなり大きく離されている点である。
具体的には、ｐアノード領域１３と上部にゲート酸化膜
６を介してゲート電極層７が設けられたチャネル領域１
９との間の距離が５００μｍ隔離されている。その他の
構造は図１の実施例１と同じである。すなわち図の右側
部分には、活性領域２０がありｐコレクタ層１の上にｎ
+ バッファ層２を介して積層されたｎベース層３の表面
層に選択的にｐベース領域４が形成されている。そのｐ
ベース領域４内に選択的にｎエミッタ領域５が形成さ
れ、ｎベース層３とｎエミッタ領域５に挟まれたｐベー
ス領域４の表面上に、ゲート酸化膜６を介して、ポリシ
リコンからなりＧ端子に接続されるゲート電極層７およ
びそのゲート電極層７に接触するゲート電極１２が設け
られている。また、ｐコレクタ層１の裏面にはＣ端子に
接続されるコレクタ電極９が、ｎエミッタ領域５の上に
はｎエミッタ領域５とｐベース領域４に共通に接触しＥ
端子に接続されるエミッタ電極８がそれぞれ設けられて
いる。図７の中央部には、ｎベース層の表面層にｐベー
ス領域４と一部が重複するようにｐ引き抜き領域２１が
形成されている。このｐ引き抜き領域２１は、表面上に
エミッタ電極８が接触しており、ｎベース層３内の正孔
を引き抜くためのものである。
【００５８】図の左側部に、温度検知部として、温度検
知用ダイオード１７が設けられている。すなわち、ｎベ
ース層３の表面層に選択的にｐアノード領域１３を形成
し、その表面層にｎカソード領域１４を形成する。ｐア
ノード領域１３とｎカソード領域１４にはそれぞれアノ
ード電極１５とカソード電極１６が設けられていて、ア
ノード電極１５は電流源１８に、カソード電極１６はＩ
ＧＢＴ部のエミッタ電極８と接続されている。温度検知
用ダイオード１７には、アノード電極１５からカソード
電極１６に電流源１８から一定電流（例えば２００μ
Ａ）を流し、順方向電圧ＶF を検知し、ＶF から温度を
判定する。温度検知用ダイオード１７の大きさは例え
ば、ｐアノード領域１３の直径が１００μｍ、ｎカソー
ド領域１４の直径が５０μｍである。また、ＩＧＢＴの
周縁部分には、ガードリング構造やフィールドプレート
構造のような耐圧構造が設けられているが、図には示し
ていない。ｐ引き抜き領域２１とｐアノード領域１３の
間の距離は２０μｍであり、寄生サイリスタがラッチア
ップせず、ＶCE(SUS) が大きく保たれている。
知用ダイオード１７が設けられている。すなわち、ｎベ
ース層３の表面層に選択的にｐアノード領域１３を形成
し、その表面層にｎカソード領域１４を形成する。ｐア
ノード領域１３とｎカソード領域１４にはそれぞれアノ
ード電極１５とカソード電極１６が設けられていて、ア
ノード電極１５は電流源１８に、カソード電極１６はＩ
ＧＢＴ部のエミッタ電極８と接続されている。温度検知
用ダイオード１７には、アノード電極１５からカソード
電極１６に電流源１８から一定電流（例えば２００μ
Ａ）を流し、順方向電圧ＶF を検知し、ＶF から温度を
判定する。温度検知用ダイオード１７の大きさは例え
ば、ｐアノード領域１３の直径が１００μｍ、ｎカソー
ド領域１４の直径が５０μｍである。また、ＩＧＢＴの
周縁部分には、ガードリング構造やフィールドプレート
構造のような耐圧構造が設けられているが、図には示し
ていない。ｐ引き抜き領域２１とｐアノード領域１３の
間の距離は２０μｍであり、寄生サイリスタがラッチア
ップせず、ＶCE(SUS) が大きく保たれている。
【００５９】図９は、実施例６の温度検知部内蔵型ＩＧ
ＢＴの温度検知ダイオードの順電圧の変動を示す図であ
る。温度検知ダイオードの順方向電圧ＶF の増分が僅か
であることがわかる。これは、以下に説明する理由によ
ると考えられる。コレクタ電極９とエミッタ電極８との
間に高電圧を印加し、ゲート電極１２にゲート電圧ＶG
を印加すると、ゲート電極層７直下のチャネル領域１９
にチャネルを生じ、そのチャネルを通じてｎエミッタ領
域５から電子が供給され、ｐコレクタ領域１、ｎベース
層３、ｐベース領域４のｐｎｐトランジスタのベース電
流となって、このｐｎｐトランジスタがオンする。そし
て、ｐコレクタ領域１から多量の正孔がｎベース層３に
注入され、ｎベース層３に伝導度変調を生じる。注入さ
れた正孔は、ｐベース領域４、ｐ引き抜き領域２１に流
れ込み、エミッタ電極８に達するが、一部は、ｐアノー
ド領域１３にも流れ込み、ｎカソード領域１４を通って
エミッタ電極８と接続されているカソード電極１６に流
れることは前にも述べた。
ＢＴの温度検知ダイオードの順電圧の変動を示す図であ
る。温度検知ダイオードの順方向電圧ＶF の増分が僅か
であることがわかる。これは、以下に説明する理由によ
ると考えられる。コレクタ電極９とエミッタ電極８との
間に高電圧を印加し、ゲート電極１２にゲート電圧ＶG
を印加すると、ゲート電極層７直下のチャネル領域１９
にチャネルを生じ、そのチャネルを通じてｎエミッタ領
域５から電子が供給され、ｐコレクタ領域１、ｎベース
層３、ｐベース領域４のｐｎｐトランジスタのベース電
流となって、このｐｎｐトランジスタがオンする。そし
て、ｐコレクタ領域１から多量の正孔がｎベース層３に
注入され、ｎベース層３に伝導度変調を生じる。注入さ
れた正孔は、ｐベース領域４、ｐ引き抜き領域２１に流
れ込み、エミッタ電極８に達するが、一部は、ｐアノー
ド領域１３にも流れ込み、ｎカソード領域１４を通って
エミッタ電極８と接続されているカソード電極１６に流
れることは前にも述べた。
【００６０】このとき、ｐアノード領域１３に流れ込む
正孔電流が大きいと、ｐアノード領域１３とｎカソード
領域１４間のｐｎ接合を通る電流は、電流源１８から流
される電流より大きく、温度検知用ダイオード１７の順
方向電圧ＶF が大きくなる。しかし、ｐコレクタ層１か
ら注入される正孔電流は、チャネル領域１９からｎベー
ス層３を通ってｐコレクタ層１に流れ込む電子電流によ
って誘起されるので、チャネル領域１９から余り遠くま
では拡散しない。
正孔電流が大きいと、ｐアノード領域１３とｎカソード
領域１４間のｐｎ接合を通る電流は、電流源１８から流
される電流より大きく、温度検知用ダイオード１７の順
方向電圧ＶF が大きくなる。しかし、ｐコレクタ層１か
ら注入される正孔電流は、チャネル領域１９からｎベー
ス層３を通ってｐコレクタ層１に流れ込む電子電流によ
って誘起されるので、チャネル領域１９から余り遠くま
では拡散しない。
【００６１】この実施例６のＩＧＢＴでは、図１６に示
した従来の温度検知部内蔵型ＩＧＢＴと異なって、ｐア
ノード領域１３とチャネル領域１９との間隔が５００μ
ｍと離されている。このため、ｎベース層３からｐアノ
ード領域１３に流れる正孔電流は従来より少なく、温度
検知用ダイオード１７には、主電流の影響は殆ど及ば
ず、順方向電圧ＶF の増分は僅かになる。
した従来の温度検知部内蔵型ＩＧＢＴと異なって、ｐア
ノード領域１３とチャネル領域１９との間隔が５００μ
ｍと離されている。このため、ｎベース層３からｐアノ
ード領域１３に流れる正孔電流は従来より少なく、温度
検知用ダイオード１７には、主電流の影響は殆ど及ば
ず、順方向電圧ＶF の増分は僅かになる。
【００６２】このように、温度検知部を主ＩＧＢＴ部か
ら隔離することによって、順方向電圧ＶF の増分を低下
させることができる。図１０は、温度検知用ダイオード
１７と活性領域２０との間の距離Ｌ2 が温度検知ダイオ
ードの順電圧に及ぼす影響を示す図である。横軸はｐア
ノード領域１３とチャネル領域１９との間の距離、縦軸
は温度検知用ダイオードの順電圧ＶFの増分ΔＶF であ
る（コレクタ電流ＩC ＝２００Ａ）。この図から、ＩＧ
ＢＴの活性領域から３００μｍ程度隔離することによっ
て、主電流の影響が少なくなり、８００μｍ隔離するこ
とにより、ほぼ影響を抑制できることがわかる。ただ
し、この距離を余り大きくすると、ＩＧＢＴとしては無
効な部分が大きくなるので、３０００μｍ程度が上限で
あろう。
ら隔離することによって、順方向電圧ＶF の増分を低下
させることができる。図１０は、温度検知用ダイオード
１７と活性領域２０との間の距離Ｌ2 が温度検知ダイオ
ードの順電圧に及ぼす影響を示す図である。横軸はｐア
ノード領域１３とチャネル領域１９との間の距離、縦軸
は温度検知用ダイオードの順電圧ＶFの増分ΔＶF であ
る（コレクタ電流ＩC ＝２００Ａ）。この図から、ＩＧ
ＢＴの活性領域から３００μｍ程度隔離することによっ
て、主電流の影響が少なくなり、８００μｍ隔離するこ
とにより、ほぼ影響を抑制できることがわかる。ただ
し、この距離を余り大きくすると、ＩＧＢＴとしては無
効な部分が大きくなるので、３０００μｍ程度が上限で
あろう。
【００６３】図１１は、実施例６の温度検知部内蔵型Ｉ
ＧＢＴの安全動作領域を示す図である。横軸はコレクタ
・エミッタ間電圧（ＶCE）、縦軸はコレクタ電流
（ＩC ）である。温度検知用ダイオード１７と活性部２
０との間の距離Ｌ2 が５００μｍの実施例６の温度検知
部内蔵型ＩＧＢＴ（○）は、比較例の温度検知部を有し
ないＩＧＢＴ（×）とほぼ同じく、従来の温度検知部内
蔵型ＩＧＢＴ（△）より遙に大きい安全動作領域を持つ
ことがわかる。なお、実線で示したのは定格特性であ
る。
ＧＢＴの安全動作領域を示す図である。横軸はコレクタ
・エミッタ間電圧（ＶCE）、縦軸はコレクタ電流
（ＩC ）である。温度検知用ダイオード１７と活性部２
０との間の距離Ｌ2 が５００μｍの実施例６の温度検知
部内蔵型ＩＧＢＴ（○）は、比較例の温度検知部を有し
ないＩＧＢＴ（×）とほぼ同じく、従来の温度検知部内
蔵型ＩＧＢＴ（△）より遙に大きい安全動作領域を持つ
ことがわかる。なお、実線で示したのは定格特性であ
る。
【００６４】温度検知用ダイオード１７の順方向電圧Ｖ
F がＩＧＢＴの主電流の影響を受け難く、それだけ温度
検知精度が高められるだけでなく、安全動作領域の広い
温度検知部内蔵型ＩＧＢＴが得られる。 ［実施例７］図８は、第二の課題を解決した本発明の第
七の実施例の部分断面図である。
F がＩＧＢＴの主電流の影響を受け難く、それだけ温度
検知精度が高められるだけでなく、安全動作領域の広い
温度検知部内蔵型ＩＧＢＴが得られる。 ［実施例７］図８は、第二の課題を解決した本発明の第
七の実施例の部分断面図である。
【００６５】この例では、図７の実施例６と違って温度
検知用ダイオード１７と活性領域２０との間の距離Ｌ2
が、５０μｍと再び短くなっているが、その間のｎベー
ス層３のキャリアライフタイムが短くなっている。具体
的には、ｐアノード領域１３と上部にゲート酸化膜６を
介してゲート電極層７が設けられたチャネル領域１９と
の間の距離が５０μｍであり、その間のｎベース層３に
キャリアライフタイムが約１μｓと短い短寿命領域３６
が設けられている。
検知用ダイオード１７と活性領域２０との間の距離Ｌ2
が、５０μｍと再び短くなっているが、その間のｎベー
ス層３のキャリアライフタイムが短くなっている。具体
的には、ｐアノード領域１３と上部にゲート酸化膜６を
介してゲート電極層７が設けられたチャネル領域１９と
の間の距離が５０μｍであり、その間のｎベース層３に
キャリアライフタイムが約１μｓと短い短寿命領域３６
が設けられている。
【００６６】図１２は、実施例６、７の温度検知部内蔵
型ＩＧＢＴの温度検知用ダイオードの順電圧増分（ΔＶ
F ）と従来例および実施例６、７のそれらとの比較図で
ある。本実施例の温度検知用ダイオードの順方向電圧Ｖ
F の増分が僅かであることがわかる。このように、活性
領域２０と温度検知用ダイオード１７とを隔離している
領域のキャリアライフタイムを短くすることも、両者の
分離作用を高める上で効果があり、順方向電圧ＶF の増
分は僅かになるため、温度検知精度は向上する。
型ＩＧＢＴの温度検知用ダイオードの順電圧増分（ΔＶ
F ）と従来例および実施例６、７のそれらとの比較図で
ある。本実施例の温度検知用ダイオードの順方向電圧Ｖ
F の増分が僅かであることがわかる。このように、活性
領域２０と温度検知用ダイオード１７とを隔離している
領域のキャリアライフタイムを短くすることも、両者の
分離作用を高める上で効果があり、順方向電圧ＶF の増
分は僅かになるため、温度検知精度は向上する。
【００６７】図１１に、実施例７の温度検知部内蔵型Ｉ
ＧＢＴの安全動作領域をも示した（●）。実施例７の温
度検知部内蔵型ＩＧＢＴは、実施例６とほぼ同様に、従
来の温度検知部内蔵型ＩＧＢＴより遙に大きい安全動作
領域を持つことがわかる。なお、短寿命領域３６に主電
流が流れることは無いので、オン電圧等に悪影響を与え
ることは無い。また、温度検知用ダイオード１７の下方
と活性領域２０の下方との間のｎベース層３の全体にわ
たって短寿命領域３６が設けられている必要はなく、そ
の一部に１０μｍ以上の幅に設けられていればよい。
ＧＢＴの安全動作領域をも示した（●）。実施例７の温
度検知部内蔵型ＩＧＢＴは、実施例６とほぼ同様に、従
来の温度検知部内蔵型ＩＧＢＴより遙に大きい安全動作
領域を持つことがわかる。なお、短寿命領域３６に主電
流が流れることは無いので、オン電圧等に悪影響を与え
ることは無い。また、温度検知用ダイオード１７の下方
と活性領域２０の下方との間のｎベース層３の全体にわ
たって短寿命領域３６が設けられている必要はなく、そ
の一部に１０μｍ以上の幅に設けられていればよい。
【００６８】図１３は、実施例７の温度検知部内蔵型Ｉ
ＧＢＴを得るためのライフタイムキラーの形成方法を示
す図である。ＩＧＢＴの表面を保護する最終保護膜５１
を形成した後、その保護膜５１上に選択的にステンレス
スチール等の金属膜５２を形成し、それをマスクにして
ヘリウムイオンを照射した。加速電圧は約２５ＭｅＶ、
照射量は１０12〜１０13ｃｍ -2とし、照射後約３００℃
でアニールした。このような方法で、活性領域２０と温
度検知ダイオード１７との間の領域のキャリアライフタ
イムを局所的に短縮することができる。
ＧＢＴを得るためのライフタイムキラーの形成方法を示
す図である。ＩＧＢＴの表面を保護する最終保護膜５１
を形成した後、その保護膜５１上に選択的にステンレス
スチール等の金属膜５２を形成し、それをマスクにして
ヘリウムイオンを照射した。加速電圧は約２５ＭｅＶ、
照射量は１０12〜１０13ｃｍ -2とし、照射後約３００℃
でアニールした。このような方法で、活性領域２０と温
度検知ダイオード１７との間の領域のキャリアライフタ
イムを局所的に短縮することができる。
【００６９】以上説明したように本発明によれば、埋め
込み型ダイオードを内蔵した絶縁ゲートバイポーラトラ
ンジスタにおいて、ラッチアップ破壊を起こさず、しか
も温度検知用ダイオードの順方向電圧が受ける主電流の
影響を軽減でき、制御性のよい温度検知部内蔵型ＩＧＢ
Ｔができることを明らかにした。以上の実施例では、ｎ
チャネル型のＩＧＢＴについて説明したが、導電型を入
れ換えたｐチャネルＩＧＢＴでも同様に適用できる。ま
た、ＩＧＢＴ以外のＭＣＴ（ＭＯＳ制御サイリスタ）、
ＥＳＴ（エミッタ分離サイリスタ）、ＢＳＩＴ（バイポ
ーラモード静電誘導トランジスタ）、ＳＩＴｈ（静電誘
導サイリスタ）といった少数キャリアの注入を伴うバイ
ポーラ半導体素子にも有効である。
込み型ダイオードを内蔵した絶縁ゲートバイポーラトラ
ンジスタにおいて、ラッチアップ破壊を起こさず、しか
も温度検知用ダイオードの順方向電圧が受ける主電流の
影響を軽減でき、制御性のよい温度検知部内蔵型ＩＧＢ
Ｔができることを明らかにした。以上の実施例では、ｎ
チャネル型のＩＧＢＴについて説明したが、導電型を入
れ換えたｐチャネルＩＧＢＴでも同様に適用できる。ま
た、ＩＧＢＴ以外のＭＣＴ（ＭＯＳ制御サイリスタ）、
ＥＳＴ（エミッタ分離サイリスタ）、ＢＳＩＴ（バイポ
ーラモード静電誘導トランジスタ）、ＳＩＴｈ（静電誘
導サイリスタ）といった少数キャリアの注入を伴うバイ
ポーラ半導体素子にも有効である。
【００７０】
【発明の効果】以上説明したように本発明によれば、温
度検知部を埋め込んだ形の少数キャリアの注入を伴うバ
イポーラ半導体素子において、温度検知用ダイオードの
第二導電型アノード領域と、第二導電型引き抜き領域と
の間を３０μｍ以内に近づけることによって、寄生サイ
リスタがラッチアップ破壊を起こさず、ＶCEサスティニ
ング電圧のような動作電圧の向上した温度検知部内蔵型
バイポーラ半導体素子とすることができる。
度検知部を埋め込んだ形の少数キャリアの注入を伴うバ
イポーラ半導体素子において、温度検知用ダイオードの
第二導電型アノード領域と、第二導電型引き抜き領域と
の間を３０μｍ以内に近づけることによって、寄生サイ
リスタがラッチアップ破壊を起こさず、ＶCEサスティニ
ング電圧のような動作電圧の向上した温度検知部内蔵型
バイポーラ半導体素子とすることができる。
【００７１】また、温度検知部と活性領域との間を３０
０μｍ以上に離すことによって、温度検知ダイオードの
順方向電圧への主電流の影響を低減でき、制御性の良い
温度検知部内蔵型バイポーラ半導体素子とすることがで
きる。
０μｍ以上に離すことによって、温度検知ダイオードの
順方向電圧への主電流の影響を低減でき、制御性の良い
温度検知部内蔵型バイポーラ半導体素子とすることがで
きる。
【図１】本発明第一の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分断面図
Ｔの部分断面図
【図２】本発明第二の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分断面図
Ｔの部分断面図
【図３】本発明第三の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分断面図
Ｔの部分断面図
【図４】本発明第四の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分断面図
Ｔの部分断面図
【図５】本発明第四の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分平面図
Ｔの部分平面図
【図６】本発明第五の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分断面図
Ｔの部分断面図
【図７】本発明第六の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分平面図
Ｔの部分平面図
【図８】本発明第七の実施例の温度検知部内蔵型ＩＧＢ
Ｔの部分断面図
Ｔの部分断面図
【図９】本発明第六の実施例の温度検知部内蔵型ＩＧＢ
Ｔの各部の電圧、電流波形図
Ｔの各部の電圧、電流波形図
【図１０】ｐアノード領域とチャネル領域との間の距離
Ｌ2 と順電圧増分との関係を示す図
Ｌ2 と順電圧増分との関係を示す図
【図１１】本発明第六の実施例の温度検知部内蔵型ＩＧ
ＢＴおよび比較例の安全動作領域を示す図
ＢＴおよび比較例の安全動作領域を示す図
【図１２】本発明第七の実施例の温度検知部内蔵型ＩＧ
ＢＴおよび比較例の温度検知ダイオードの順電圧増分を
示す図
ＢＴおよび比較例の温度検知ダイオードの順電圧増分を
示す図
【図１３】本発明第七の実施例の温度検知部内蔵型ＩＧ
ＢＴの製造方法を示す図
ＢＴの製造方法を示す図
【図１４】ＩＰＭの昇温時のタイミングチャート
【図１５】温度検知ダイオードの順電圧の温度特性図
【図１６】従来の温度検知部内蔵型ＩＧＢＴの部分断面
図
図
【図１７】ｐアノード領域とｐ引き抜き領域との間の距
離がＶCE(sus) に及ぼす影響を示す図
離がＶCE(sus) に及ぼす影響を示す図
【図１８】温度検知部内蔵型ＩＧＢＴを用いた誘導負荷
回路図
回路図
【図１９】従来の温度検知部内蔵型ＩＧＢＴの各部の電
圧、電流波形図
圧、電流波形図
１ ｐコレクタ層
２ ｎ+ バッファ層
３ ｎベース層
４ ｐベース領域
５ ｎエミッタ領域
６ ゲート酸化膜
７ ゲート電極層
８ エミッタ電極
９ コレクタ電極
１０ 酸化膜
１１ 絶縁膜
１２ ゲート電極
１３ ｐアノード領域
１４ ｎカソード領域
１５ アノード電極
１６ カソード電極
１７ 温度検知用ダイオード
１８ 電流源
１９ チャネル領域
２０ 活性領域
２１ ｐ引き抜き領域
２３ ｐフローティング領域
２４ ｎフローティング領域
３１ 温度検知部内蔵型ＩＧＢＴ
３２ リアクトル
３３ 電源
３４ ゲート電源
３５ コンデンサ
３６ 短寿命領域
４３ 第二ｐアノード領域
４４ 第二ｎカソード領域
４５ 第二アノード電極
４６ 第二カソード電極
４８ 電流源
５１ 保護膜
５２ 金属遮蔽膜
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/04
(72)発明者 工藤 基
神奈川県川崎市川崎区田辺新田１番１号
富士電機株式会社内
(56)参考文献 特開 平６−232410（ＪＰ，Ａ)
特開 平８−8422（ＪＰ，Ａ)
特開 平７−169952（ＪＰ，Ａ)
特開 平５−114736（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78 657
Claims (11)
- 【請求項１】第一導電型半導体層と、その第一導電型半
導体層の一方の側の表面層に選択的に形成された第二導
電型ベース領域と、その第二導電型ベース領域の表面層
に選択的に形成された第一導電型エミッタ領域と、第二
導電型ベース領域の第一導電型半導体層と第一導電型エ
ミッタ領域に挟まれた部分であるチャネル領域の表面上
にゲート絶縁膜を介して形成されたゲート電極層と、そ
のゲート電極層に接触して設けられたゲート電極と、チ
ャネル領域以外の第二導電型ベース領域および第一導電
型エミッタ領域の表面上に共通に接触するエミッタ電極
と、第一導電型半導体層の表面層の別の部分に形成され
た第二導電型コレクタ領域と、その第二導電型コレクタ
領域の表面に接触して設けられたコレクタ電極とからな
る主セル部を有するバイポーラ半導体素子において、 その第一導電型半導体層の一方の側の表面層の別の部分
に第二導電型ベース領域と一部を重複して形成され、表
面上にエミッタ電極が接触している第二導電型引き抜き
領域と、第一導電型半導体層の表面層の第二導電型引き
抜き領域に隣接した領域に形成された第二導電型アノー
ド領域と、その第二導電型アノード領域の表面層に選択
的に形成された第一導電型カソード領域と、その第一導
電型カソード領域の表面上に主セル部のエミッタ電極と
接続して設けられたカソード電極と、第二導電型アノー
ド領域の表面上に設けられたアノード電極とからなる温
度検知部とを有し、第二導電型アノード領域と第二導電
型引き抜き領域との間の距離が１〜３０μｍの範囲内に
あることを特徴とする温度検知部内蔵型バイポーラ半導
体素子。 - 【請求項２】第一導電型の半導体層からなる第一層と、
第一層の一方の側の表面層に選択的に形成された第二導
電型ベース領域と、その第二導電型ベース領域の表面層
に選択的に形成された第一導電型エミッタ領域と、第二
導電型ベース領域の第一層と第一導電型エミッタ領域に
挟まれた部分であるチャネル領域の表面上にゲート絶縁
膜を介して形成されたゲート電極層と、そのゲート電極
層に接触して設けられたゲート電極と、チャネル領域以
外の第二導電型ベース領域および第一導電型エミッタ領
域の表面上に共通に接触するエミッタ電極と、第一導電
型半導体層の表面層の別の部分に形成された第二導電型
コレクタ領域と、その第二導電型コレクタ領域の表面に
接触して設けられたコレクタ電極とからなる主セル部を
有するバイポーラ半導体素子において、 その第一導電型半導体層の一方の側の表面層の別の部分
に第二導電型ベース領域と一部を重複して形成され、表
面上にエミッタ電極が接触している第二導電型引き抜き
領域を有し、第一導電型半導体層の表面層の第二導電型
引き抜き領域に隣接した部分に形成された第二導電型フ
ローティング領域と、その第二導電型フローティング領
域の表面層の一部に形成された第一導電型フローティン
グ領域と、その第一導電型フローティング領域の表面層
の一部に形成された第二導電型アノード領域と、その第
二導電型アノード領域の表面層の一部に形成された第一
導電型カソード領域と、その第一導電型カソード領域の
表面上に主セル部のエミッタ電極と接続して設けられた
カソード電極と、第二導電型アノード領域の表面上に設
けられたアノード電極とからなる温度検知部を有するこ
とを特徴とする温度検知部内蔵型バイポーラ半導体素
子。 - 【請求項３】第二導電型アノード領域と第二導電型引き
抜き領域との間の距離が１〜３０μｍの範囲内にあるこ
とを特徴とする請求項２記載の温度検知部内蔵型バイポ
ーラ半導体素子。 - 【請求項４】第一導電型の半導体層からなる第一層と、
第一層の一方の側の表面層に選択的に形成された第二導
電型ベース領域と、その第二導電型ベース領域の表面層
に選択的に形成された第一導電型エミッタ領域と、第二
導電型ベース領域の第一層と第一導電型エミッタ領域に
挟まれた部分であるチャネル領域の表面上にゲート絶縁
膜を介して形成されたゲート電極層と、そのゲート電極
層に接触して設けられたゲート電極と、チャネル領域以
外の第二導電型ベース領域および第一導電型エミッタ領
域の表面上に共通に接触するエミッタ電極と、第一導電
型半導体層の表面層の別の部分に形成された第二導電型
コレクタ領域と、その第二導電型コレクタ領域の表面に
接触して設けられたコレクタ電極とからなる主セル部を
有するバイポーラ半導体素子において、 その第一導電型半導体層の一方の側の表面層の別の部分
に第二導電型ベース領域と一部を重複して形成され、表
面上にエミッタ電極が接触している第二導電型引き抜き
領域を有し、第一導電型半導体層の表面層の第二導電型
引き抜き領域に隣接した領域に形成された第二導電型ア
ノード領域と、その第二導電型アノード領域の表面層に
選択的に形成された第一導電型カソード領域と、その第
一導電型カソード領域の表面上に設けられたカソード電
極と、第二導電型アノード領域の表面上に主セル部のエ
ミッタ電極と接続して設けられたアノード電極とからな
る温度検知部を有することを特徴とする温度検知部内蔵
型バイポーラ半導体素子。 - 【請求項５】第一導電型の半導体層からなる第一層と、
第一層の一方の側の表面層に選択的に形成された第二導
電型ベース領域と、その第二導電型ベース領域の表面層
に選択的に形成された第一導電型エミッタ領域と、第二
導電型ベース領域の第一層と第一導電型エミッタ領域に
挟まれた部分であるチャネル領域の表面上にゲート絶縁
膜を介して形成されたゲート電極層と、そのゲート電極
層に接触して設けられたゲート電極と、チャネル領域以
外の第二導電型ベース領域および第一導電型エミッタ領
域の表面上に共通に接触するエミッタ電極と、第一導電
型半導体層の表面層の別の部分に形成された第二導電型
コレクタ領域と、その第二導電型コレクタ領域の表面に
接触して設けられたコレクタ電極とからなる主セル部を
有するバイポーラ半導体素子において、 その第一導電型半導体層の一方の側の表面層の別の部分
に第二導電型ベース領域と一部を重複して形成され、表
面上にエミッタ電極が接触している第二導電型引き抜き
領域を有し、第一導電型半導体層の表面層の第二導電型
引き抜き領域に隣接した領域に形成された環状の第二の
第二導電型アノード領域と、その第二の第二導電型アノ
ード領域の表面層に選択的に形成された第二の第一導電
型カソード領域と、第二の第二導電型アノード領域に囲
まれた第一導電型半導体層の表面層の一部に形成された
第一の第二導電型アノード領域と、その第二導電型アノ
ード領域の表面層に選択的に形成された第一の第一導電
型カソード領域と、その第一導電型カソード領域の表面
上に主セル部のエミッタ電極と接続して設けられたカソ
ード電極と、第二導電型アノード領域の表面上に設けら
れたアノード電極とからなる温度検知部を有することを
特徴とする温度検知部内蔵型バイポーラ半導体素子。 - 【請求項６】第二の第二導電型アノード領域と第二導電
型引き抜き領域との間の距離が１〜３０μｍの範囲内に
あることを特徴とする請求項５記載の温度検知部内蔵型
バイポーラ半導体素子。 - 【請求項７】第一導電型の半導体層からなる第一層と、
第一層の一方の側の表面層に選択的に形成された第二導
電型ベース領域と、その第二導電型ベース領域の表面層
に選択的に形成された第一導電型エミッタ領域と、第二
導電型ベース領域の第一層と第一導電型エミッタ領域に
挟まれた部分であるチャネル領域の表面上にゲート絶縁
膜を介して形成されたゲート電極層と、そのゲート電極
層に接触して設けられたゲート電極と、チャネル領域以
外の第二導電型ベース領域および第一導電型エミッタ領
域の表面上に共通に接触するエミッタ電極と、第一導電
型半導体層の表面層の別の部分に形成された第二導電型
コレクタ領域と、その第二導電型コレクタ領域の表面に
接触して設けられたコレクタ電極とからなる主セル部を
有するバイポーラ半導体素子において、 その第一導電型半導体層の一方の側の表面層の別の部分
に第二導電型ベース領域と一部を重複して形成され、表
面上にエミッタ電極が接触している第二導電型引き抜き
領域を有し、第一導電型半導体層の表面層の第二導電型
引き抜き領域に隣接した領域に形成された第二導電型ア
ノード領域と、その第二導電型アノード領域の表面上に
設けられたアノード電極と、第二導電型引き抜き領域
と、その表面上のエミッタ電極とからなる温度検知部を
有することを特徴とする温度検知部内蔵型バイポーラ半
導体素子。 - 【請求項８】上部にゲート絶縁膜を介してゲート電極層
が設けられたチャネル領域と、第二導電型アノード領域
との間の距離が３００〜３０００μｍの範囲内にあるこ
とを特徴とする請求項１ないし７のいずれかに記載の温
度検知部内蔵型バイポーラ半導体素子。 - 【請求項９】上部にゲート絶縁膜を介してゲート電極層
が設けられたチャネル領域の下方と、第二導電型アノー
ド領域の下方との間の第一導電型ベース層のキャリアラ
イフタイムが、活性部の第一導電型ベース層におけるそ
の値より小さいことを特徴とする請求項１ないし７のい
ずれかに記載の温度検知部内蔵型バイポーラ半導体素
子。 - 【請求項１０】第一導電型半導体層と、その第一導電型
半導体層の一方の側の表面層に選択的に形成された第二
導電型ベース領域と、その第二導電型ベース領域の表面
層に選択的に形成された第一導電型エミッタ領域と、第
二導電型ベース領域の第一導電型半導体層と第一導電型
エミッタ領域に挟まれた部分であるチャネル領域の表面
上にゲート絶縁膜を介して形成されたゲート電極層と、
そのゲート電極層に接触して設けられたゲート電極と、
チャネル領域以外の第二導電型ベース領域および第一導
電型エミッタ領域の表面上に共通に接触するエミッタ電
極と、第一導電型半導体層の表面層の別の部分に形成さ
れた第二導電型コレクタ領域と、その第二導電型コレク
タ領域の表面に接触して設けられたコレクタ電極とから
なる主セル部と、その第一導電型半導体層の一方の側の
表面層の別の部分に第二導電型ベース領域と一部を重複
して形成され、表面上にエミッタ電極が接触している第
二導電型引き抜き領域と、第一導電型半導体層の表面層
の第二導電型引き抜き領域に隣接した領域に形成された
第二導電型アノード領域と、その第二導電型アノード領
域の表面層に選択的に形成された第一導電型カソード領
域と、その第一導電型カソード領域の表面上に主セル部
のエミッタ電極と接続して設けられたカソード電極と、
第二導電型アノード領域の表面上に設けられたアノード
電極とからなる温度検知部とをを有する温度検知部内蔵
型バイポーラ半導体素子の製造方法において、 上部にゲート絶縁膜を介してゲート電極層が設けられた
チャネル領域の下方と、第二導電型アノード領域の下方
との間の第一導電型ベース層に選択的に粒子線を照射す
ること特徴とする温度検知部内蔵型バイポーラ半導体素
子の製造方法。 - 【請求項１１】金属マスクにより、照射範囲を限定する
ことを特徴とする請求項１０記載の温度検知部内蔵型バ
イポーラ半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568496A JP3538505B2 (ja) | 1996-05-22 | 1996-09-06 | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
| DE1997120439 DE19720439A1 (de) | 1996-05-22 | 1997-05-15 | Bipolares Halbleiterbauelement mit eingebautem Temperatursensor und Verfahren zu seiner Herstellung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-126174 | 1996-05-22 | ||
| JP12617496 | 1996-05-22 | ||
| JP23568496A JP3538505B2 (ja) | 1996-05-22 | 1996-09-06 | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041510A JPH1041510A (ja) | 1998-02-13 |
| JP3538505B2 true JP3538505B2 (ja) | 2004-06-14 |
Family
ID=26462400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23568496A Expired - Fee Related JP3538505B2 (ja) | 1996-05-22 | 1996-09-06 | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3538505B2 (ja) |
| DE (1) | DE19720439A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19810826B4 (de) * | 1998-03-12 | 2012-06-21 | Infineon Technologies Ag | Meßvorrichtung zum digitalen Erfassen analoger Meßgrößen |
| JP3707942B2 (ja) * | 1998-12-17 | 2005-10-19 | 三菱電機株式会社 | 半導体装置とそれを用いた半導体回路 |
| DE19945639A1 (de) * | 1999-09-23 | 2001-04-05 | Abb Semiconductors Ag | Bipolartransistor mit isolierter Gateelektrode (IGBT) |
| DE10024859A1 (de) | 2000-05-19 | 2001-12-06 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
| JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| JP5028748B2 (ja) * | 2005-04-15 | 2012-09-19 | 富士電機株式会社 | パワー半導体デバイスの温度計測装置 |
| JP4994853B2 (ja) * | 2007-01-16 | 2012-08-08 | シャープ株式会社 | 温度センサを組み込んだ電力制御装置及びその製造方法 |
| DE102007039951B4 (de) | 2007-08-23 | 2011-12-01 | Robert Bosch Gmbh | Schaltung zur Temperaturauswertung |
| JP5365019B2 (ja) * | 2008-02-08 | 2013-12-11 | 富士電機株式会社 | 半導体装置 |
| US8089134B2 (en) | 2008-02-06 | 2012-01-03 | Fuji Electric Sytems Co., Ltd. | Semiconductor device |
| JP2009188178A (ja) * | 2008-02-06 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP5560538B2 (ja) | 2008-05-22 | 2014-07-30 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP4877337B2 (ja) | 2009-02-17 | 2012-02-15 | トヨタ自動車株式会社 | 半導体装置 |
| CN102422416B (zh) * | 2009-09-07 | 2014-05-14 | 丰田自动车株式会社 | 具备具有二极管区和igbt区的半导体基板的半导体装置 |
| WO2011027473A1 (ja) * | 2009-09-07 | 2011-03-10 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| JP5282823B2 (ja) * | 2009-09-14 | 2013-09-04 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| WO2011074075A1 (ja) | 2009-12-15 | 2011-06-23 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP5067517B2 (ja) * | 2010-05-07 | 2012-11-07 | トヨタ自動車株式会社 | 半導体装置 |
| JP5578355B2 (ja) * | 2010-08-03 | 2014-08-27 | 株式会社ジェイテクト | 多層回路基板を含む基板装置および多層回路基板の異常判定方法 |
| US9595655B2 (en) | 2011-09-07 | 2017-03-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| WO2014162844A1 (ja) * | 2013-04-05 | 2014-10-09 | 富士電機株式会社 | 半導体装置の駆動方法 |
| JP7033049B2 (ja) * | 2018-11-16 | 2022-03-09 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
| JP7080166B2 (ja) * | 2018-12-21 | 2022-06-03 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| CN114420561B (zh) * | 2022-03-31 | 2022-07-15 | 深圳市威兆半导体有限公司 | 一种igbt器件及其制造方法 |
-
1996
- 1996-09-06 JP JP23568496A patent/JP3538505B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-15 DE DE1997120439 patent/DE19720439A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE19720439A1 (de) | 1997-11-27 |
| JPH1041510A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3538505B2 (ja) | 温度検知部内蔵型バイポーラ半導体素子およびその製造方法 | |
| JP3243902B2 (ja) | 半導体装置 | |
| JP3180831B2 (ja) | 絶縁ゲート制御半導体装置 | |
| JP7068981B2 (ja) | 半導体装置 | |
| JP3111576B2 (ja) | 半導体装置 | |
| JP4156717B2 (ja) | 半導体装置 | |
| KR20150136046A (ko) | 반도체 장치 | |
| JP2009188178A (ja) | 半導体装置 | |
| US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
| US5459339A (en) | Double gate semiconductor device and control device thereof | |
| EP0423721B1 (en) | Semiconductor device with overvoltage protective function and method of fabricating such device | |
| JP3243792B2 (ja) | 横方向エミッタ切替サイリスタ素子及び縦方向エミッタ切替サイリスタ素子 | |
| US5621229A (en) | Semiconductor device and control method | |
| JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| US11508723B2 (en) | Power semiconductor device with a temperature sensor | |
| JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
| JP3226075B2 (ja) | たて型ｍｏｓ半導体装置 | |
| JPH07297392A (ja) | 温度検出部を備えた半導体素子 | |
| JPH10189956A (ja) | 半導体装置 | |
| JPH06117942A (ja) | 半導体装置 | |
| US4908687A (en) | Controlled turn-on thyristor | |
| JPH0936356A (ja) | 温度検知部内蔵型バイポーラ半導体素子の使用方法 | |
| JP2001102392A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH01102963A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090326 |
|
| LAPS | Cancellation because of no payment of annual fees |