JPH07297392A - 温度検出部を備えた半導体素子 - Google Patents
温度検出部を備えた半導体素子Info
- Publication number
- JPH07297392A JPH07297392A JP8354394A JP8354394A JPH07297392A JP H07297392 A JPH07297392 A JP H07297392A JP 8354394 A JP8354394 A JP 8354394A JP 8354394 A JP8354394 A JP 8354394A JP H07297392 A JPH07297392 A JP H07297392A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- region
- temperature detecting
- semiconductor element
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】半導体素子の動作時の温度検出精度を向上さ
せ、速やかで適切な対応を可能にして、熱暴走を防止す
る。 【構成】半導体素子特にスイッチング素子等において、
発熱の起こる活性領域に、絶縁膜を介して温度検出部を
形成することによって、発熱部から温度検出部までの半
導体基板内での熱伝導の遅れや熱損失を少なくして、正
確な温度検出を可能にする。温度検出部としては、単結
晶シリコン或いはポリシリコンからなるダイオード、ア
バランシェダイオードまたはツェナーダイオードがあ
る。
せ、速やかで適切な対応を可能にして、熱暴走を防止す
る。 【構成】半導体素子特にスイッチング素子等において、
発熱の起こる活性領域に、絶縁膜を介して温度検出部を
形成することによって、発熱部から温度検出部までの半
導体基板内での熱伝導の遅れや熱損失を少なくして、正
確な温度検出を可能にする。温度検出部としては、単結
晶シリコン或いはポリシリコンからなるダイオード、ア
バランシェダイオードまたはツェナーダイオードがあ
る。
Description
【０００１】
【産業上の利用分野】本発明は、温度検出部を備えた半
導体素子、特にその温度検出部の形成方法に関する。
導体素子、特にその温度検出部の形成方法に関する。
【０００２】
【従来の技術】トランジスタやサイリスタなどの半導体
素子においては、温度上昇が電流の増加を引き起こし、
それがまた温度上昇の原因となるいわゆる熱暴走が起こ
ることがある。また半導体素子の特性には一般に温度依
存性があるが、特に何かの特性を狭い範囲に制限したい
場合もある。それらの場合に、半導体装素子の動作中に
その半導体素子の温度を常に検知し、あるいは監視する
必要がある。そのような目的で半導体素子に温度検出部
を付加したものが製造されている。図２に、従来の温度
検出部を付加した半導体素子の例として絶縁ゲートバイ
ポーラトランジスタ（以下ＩＧＢＴと略す）の部分断面
図を示す。
素子においては、温度上昇が電流の増加を引き起こし、
それがまた温度上昇の原因となるいわゆる熱暴走が起こ
ることがある。また半導体素子の特性には一般に温度依
存性があるが、特に何かの特性を狭い範囲に制限したい
場合もある。それらの場合に、半導体装素子の動作中に
その半導体素子の温度を常に検知し、あるいは監視する
必要がある。そのような目的で半導体素子に温度検出部
を付加したものが製造されている。図２に、従来の温度
検出部を付加した半導体素子の例として絶縁ゲートバイ
ポーラトランジスタ（以下ＩＧＢＴと略す）の部分断面
図を示す。
【０００３】図の左側部分は、ＩＧＢＴの主電流の導
通、遮断のスイッチング作用を行う活性領域である。図
に示したのは一つの制御電極を含む単位の部分（以後セ
ルと呼ぶ）であって、活性領域は極めて多数のこのよう
なセルから成っている。図において、ｐ+ 基板１の上に
ｎ+ バッファ層２を介して積層されたｎベース層３の表
面層に選択的にｐベース領域４が形成されている。その
ｐベース領域４内に選択的にｎ+ ソース領域５が形成さ
れ、ｎベース層３とｎ+ ソース領域５に挟まれたｐベー
ス領域４の表面上に、ゲート酸化膜６を介して、ポリシ
リコンからなりＧ端子に接続されるゲート電極７が設け
られている。また、ｐ+ 基板１の裏面にはＤ端子に接続
されるドレイン電極８が、ｎ+ ソース領域５の上にはｎ
+ ソース領域５とｐベース領域４に共通に接触しＳ端子
に接続されるソース電極９がそれぞれ設けられている。
通、遮断のスイッチング作用を行う活性領域である。図
に示したのは一つの制御電極を含む単位の部分（以後セ
ルと呼ぶ）であって、活性領域は極めて多数のこのよう
なセルから成っている。図において、ｐ+ 基板１の上に
ｎ+ バッファ層２を介して積層されたｎベース層３の表
面層に選択的にｐベース領域４が形成されている。その
ｐベース領域４内に選択的にｎ+ ソース領域５が形成さ
れ、ｎベース層３とｎ+ ソース領域５に挟まれたｐベー
ス領域４の表面上に、ゲート酸化膜６を介して、ポリシ
リコンからなりＧ端子に接続されるゲート電極７が設け
られている。また、ｐ+ 基板１の裏面にはＤ端子に接続
されるドレイン電極８が、ｎ+ ソース領域５の上にはｎ
+ ソース領域５とｐベース領域４に共通に接触しＳ端子
に接続されるソース電極９がそれぞれ設けられている。
【０００４】このようなＩＧＢＴのｎベース層３は、ｐ
+ 基板１とその上に積層されたｎ+バッファ層２とから
なるサブストレート上にエピタキシャル成長により形成
される。またｐベース領域４は、まず先に形成したゲー
ト電極７をマスクとした不純物の導入により形成され、
ｎ+ ソース領域５は、図示されていないフォトレジスト
をマスクとしての不純物の導入により形成される。ゲー
ト電極７の上に、絶縁膜を介してソース電極９を延長し
ている例もある。
+ 基板１とその上に積層されたｎ+バッファ層２とから
なるサブストレート上にエピタキシャル成長により形成
される。またｐベース領域４は、まず先に形成したゲー
ト電極７をマスクとした不純物の導入により形成され、
ｎ+ ソース領域５は、図示されていないフォトレジスト
をマスクとしての不純物の導入により形成される。ゲー
ト電極７の上に、絶縁膜を介してソース電極９を延長し
ている例もある。
【０００５】このＩＧＢＴのスイッチング動作は次のよ
うに行う。Ｄ端子に、Ｓ端子に対して正の電圧を印加し
た状態で、ゲート電極７にしきい値以上の電圧を印加す
ると、ゲート電極７の直下のｐベース領域４の表面に反
転層が形成され、その反転層を通ってｎ+ ソース領域５
から電子がｎベース層３、ｎ+ バッファ層２に注入され
る。ｐ+ 基板１とｎ+ バッファ層２との間の接合は順バ
イアスされているので、電子がこの接合を通ってｐ+ 基
板１に流入する。すると、ｐ+ 基板１、ｎ+ バッファ層
２とｎベース層３、ｐベース領域４をそれぞれエミッ
タ、ベース、コレクタとするｐｎｐトランジスタが動作
し、ＩＧＢＴがオンする。このＩＧＢＴをオフする場合
は、ゲート電極７の電圧を除去すれば、ゲート電極７直
下のｐベース領域４の表面に形成されていた反転層が消
滅し、ｎ+ ソース領域５からの電子の注入が止まりオフ
する。
うに行う。Ｄ端子に、Ｓ端子に対して正の電圧を印加し
た状態で、ゲート電極７にしきい値以上の電圧を印加す
ると、ゲート電極７の直下のｐベース領域４の表面に反
転層が形成され、その反転層を通ってｎ+ ソース領域５
から電子がｎベース層３、ｎ+ バッファ層２に注入され
る。ｐ+ 基板１とｎ+ バッファ層２との間の接合は順バ
イアスされているので、電子がこの接合を通ってｐ+ 基
板１に流入する。すると、ｐ+ 基板１、ｎ+ バッファ層
２とｎベース層３、ｐベース領域４をそれぞれエミッ
タ、ベース、コレクタとするｐｎｐトランジスタが動作
し、ＩＧＢＴがオンする。このＩＧＢＴをオフする場合
は、ゲート電極７の電圧を除去すれば、ゲート電極７直
下のｐベース領域４の表面に形成されていた反転層が消
滅し、ｎ+ ソース領域５からの電子の注入が止まりオフ
する。
【０００６】図の右側部分は、このＩＧＢＴの耐圧を担
う部分である。すなわち、図の熱酸化膜６１の左端から
右の部分が耐圧構造部であり、図の右端が、ＩＧＢＴの
端にあたるので、耐圧構造部は半導体素子の周縁部に設
けられているものである。図では、耐圧構造として、ガ
ードリング構造を示した。ガードリング２２、２３はｐ
ベース領域４と同時に選択的な拡散により形成され、活
性領域を囲むｐ型領域のリング状になっていて、電圧印
加時の空乏層を広げる作用をするものである。耐圧構造
としては、他にフィールドプレート構造等もあるが、本
発明の本質にかかわる事項ではないので、ここでは詳し
くは述べない。
う部分である。すなわち、図の熱酸化膜６１の左端から
右の部分が耐圧構造部であり、図の右端が、ＩＧＢＴの
端にあたるので、耐圧構造部は半導体素子の周縁部に設
けられているものである。図では、耐圧構造として、ガ
ードリング構造を示した。ガードリング２２、２３はｐ
ベース領域４と同時に選択的な拡散により形成され、活
性領域を囲むｐ型領域のリング状になっていて、電圧印
加時の空乏層を広げる作用をするものである。耐圧構造
としては、他にフィールドプレート構造等もあるが、本
発明の本質にかかわる事項ではないので、ここでは詳し
くは述べない。
【０００７】図２の中央部、すなわち、活性領域と耐圧
構造部の境界部分に、温度検出部として、温度検出用ダ
イオード１２が設けられている。すなわち、ｎベース層
３の表面層に選択的にｐ領域１０を形成し、その表面に
酸化膜１１を介し、ＩＧＢＴとは電気的に絶縁された状
態で、ポリシリコンのアノード領域１３とカソード領域
１４とからなる温度検出用ダイオード１２が形成されて
いる。このとき、通常アノード領域１３とカソード領域
１４のどちらか一方が、１×１０18ｃｍ-3以下の不純物
濃度になつている。アノード領域１３とカソード領域１
４にはそれぞれアノード電極１５とカソード電極１６が
設けられている。またｐ領域１０からの正孔引き抜きの
ための電極１７が設けられている。
構造部の境界部分に、温度検出部として、温度検出用ダ
イオード１２が設けられている。すなわち、ｎベース層
３の表面層に選択的にｐ領域１０を形成し、その表面に
酸化膜１１を介し、ＩＧＢＴとは電気的に絶縁された状
態で、ポリシリコンのアノード領域１３とカソード領域
１４とからなる温度検出用ダイオード１２が形成されて
いる。このとき、通常アノード領域１３とカソード領域
１４のどちらか一方が、１×１０18ｃｍ-3以下の不純物
濃度になつている。アノード領域１３とカソード領域１
４にはそれぞれアノード電極１５とカソード電極１６が
設けられている。またｐ領域１０からの正孔引き抜きの
ための電極１７が設けられている。
【０００８】ＩＧＢＴを一定の周波数で動作させた場
合、スイッチング損失および定常損失によって、熱が発
生し、ｎベース層３全体の温度が上昇する。その温度を
温度検出ダイオード１２で速やかに検知して、電流を減
らすなどの対策をとり、過熱を防止する。
合、スイッチング損失および定常損失によって、熱が発
生し、ｎベース層３全体の温度が上昇する。その温度を
温度検出ダイオード１２で速やかに検知して、電流を減
らすなどの対策をとり、過熱を防止する。
【０００９】
【発明が解決しようとする課題】半導体素子の温度検出
を行う場合、温度検出対象の半導体素子と温度検出部を
別の半導体基板に形成したのでは正確な温度検出が出来
ないため、同一基板上に形成する必要がある。又、基板
に直接温度検出用のダイオードを形成すると、寄生サイ
リスタが形成され、この寄生サイリスタが誤動作して半
導体素子がラッチアップして破壊する恐れがあるため、
図２のようにｎベース層３とは電気的に絶縁された状態
で、温度検出用ダイオード１２を形成する必要がある。
を行う場合、温度検出対象の半導体素子と温度検出部を
別の半導体基板に形成したのでは正確な温度検出が出来
ないため、同一基板上に形成する必要がある。又、基板
に直接温度検出用のダイオードを形成すると、寄生サイ
リスタが形成され、この寄生サイリスタが誤動作して半
導体素子がラッチアップして破壊する恐れがあるため、
図２のようにｎベース層３とは電気的に絶縁された状態
で、温度検出用ダイオード１２を形成する必要がある。
【００１０】従来、図２に示したように温度検出用のダ
イオードは、リード線取り出しの便宜上半導体素子の活
性領域と耐圧構造部との境界部分すなわち、周辺部付近
に形成されることが多く、半導体素子の発熱の起こる活
性領域とはやや離れていた。このため、半導体基板内で
の熱伝導の遅れや熱損失により、温度検出の精度を下げ
て、適切な対応ができなかったり、或いは過熱防止のた
めの温度設定の余裕度を大きく見なければならないこと
があった。
イオードは、リード線取り出しの便宜上半導体素子の活
性領域と耐圧構造部との境界部分すなわち、周辺部付近
に形成されることが多く、半導体素子の発熱の起こる活
性領域とはやや離れていた。このため、半導体基板内で
の熱伝導の遅れや熱損失により、温度検出の精度を下げ
て、適切な対応ができなかったり、或いは過熱防止のた
めの温度設定の余裕度を大きく見なければならないこと
があった。
【００１１】以上の問題に鑑み、本発明の目的は、検出
精度の高い温度検出部を備えた半導体素子を提供するこ
とにある。
精度の高い温度検出部を備えた半導体素子を提供するこ
とにある。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
め本発明は、半導体基板に、その基板と電気的に絶縁さ
れた温度検出部を備えたものにおいて、半導体素子の活
性領域に温度検出部を形成するものとする。半導体素子
の中心付近に温度検出部を形成してもよい。
め本発明は、半導体基板に、その基板と電気的に絶縁さ
れた温度検出部を備えたものにおいて、半導体素子の活
性領域に温度検出部を形成するものとする。半導体素子
の中心付近に温度検出部を形成してもよい。
【００１３】温度検出部はダイオード特にアバランシェ
ダイオードまたはツェナーダイオードとすることができ
る。上記のダイオード、アバランシェダイオードまたは
ツェナーダイオードは単結晶シリコンでも、ポリシリコ
ンからなっていてもよい。
ダイオードまたはツェナーダイオードとすることができ
る。上記のダイオード、アバランシェダイオードまたは
ツェナーダイオードは単結晶シリコンでも、ポリシリコ
ンからなっていてもよい。
【００１４】
【作用】上記のように、温度検出部を半導体素子の活性
領域内、すなわち、発熱部の近くに形成することによっ
て、半導体基板内での熱伝導の遅れや熱損失を減らし、
より正確な温度検出が可能となる。温度検出部のもっと
も簡単な構成としては、ダイオード特にアバランシェダ
イオード、ツェナーダイオードがある。すなわち、温度
検出部がダイオードであれば、ダイオードの順方向の電
流−電圧特性の飽和電圧の温度変化分を検知して温度を
知ることができる。また、ダイオードの逆方向特性の漏
れ電流の温度変化分を検知して温度を知ることもでき
る。さらにまた、温度検出部がアバランシェダイオード
やツェナーダイオードであれば、それぞれアバランシェ
耐圧、ツェナー電圧の温度変化分を検知することによ
り、半導体素子の温度変化を知ることができる。
領域内、すなわち、発熱部の近くに形成することによっ
て、半導体基板内での熱伝導の遅れや熱損失を減らし、
より正確な温度検出が可能となる。温度検出部のもっと
も簡単な構成としては、ダイオード特にアバランシェダ
イオード、ツェナーダイオードがある。すなわち、温度
検出部がダイオードであれば、ダイオードの順方向の電
流−電圧特性の飽和電圧の温度変化分を検知して温度を
知ることができる。また、ダイオードの逆方向特性の漏
れ電流の温度変化分を検知して温度を知ることもでき
る。さらにまた、温度検出部がアバランシェダイオード
やツェナーダイオードであれば、それぞれアバランシェ
耐圧、ツェナー電圧の温度変化分を検知することによ
り、半導体素子の温度変化を知ることができる。
【００１５】
【実施例】以下に、図を参照しながら本発明の実施例に
ついて、従来例と同一部分には同一の符号を付して説明
する。図１に本発明の実施例の温度検出部を備えた半導
体素子としてＩＧＢＴの部分断面図を示す。図２の従来
のものと異なる点は、温度検出用部がＩＧＢＴの活性領
域内、すなわち、セルとセルとの間に形成されている点
である。
ついて、従来例と同一部分には同一の符号を付して説明
する。図１に本発明の実施例の温度検出部を備えた半導
体素子としてＩＧＢＴの部分断面図を示す。図２の従来
のものと異なる点は、温度検出用部がＩＧＢＴの活性領
域内、すなわち、セルとセルとの間に形成されている点
である。
【００１６】図の左側および右側部分は、ＩＧＢＴの主
電流の導通、遮断のスイッチング作用を行うセルであ
る。図において、ｐ+ 基板１の上にｎ+ バッファ層２を
介して積層されたｎベース層３の表面層に選択的にｐベ
ース領域４が形成されている。そのｐベース領域４内に
選択的にｎ+ ソース領域５が形成され、ｐベース領域４
のｎベース層３とｎ+ ソース領域５に挟まれた部分の表
面上に、ゲート酸化膜６を介してポリシリコンからなり
Ｇ端子に接続されるゲート電極７が設けられている。ま
た、ｐ+ 基板１の裏面にはＤ端子に接続されるドレイン
電極８が、ｎ+ ソース領域５の上にはｎ+ ソース領域５
とｐベース領域４に共通に接触しＳ端子に接続されるソ
ース電極９がそれぞれ設けられている。
電流の導通、遮断のスイッチング作用を行うセルであ
る。図において、ｐ+ 基板１の上にｎ+ バッファ層２を
介して積層されたｎベース層３の表面層に選択的にｐベ
ース領域４が形成されている。そのｐベース領域４内に
選択的にｎ+ ソース領域５が形成され、ｐベース領域４
のｎベース層３とｎ+ ソース領域５に挟まれた部分の表
面上に、ゲート酸化膜６を介してポリシリコンからなり
Ｇ端子に接続されるゲート電極７が設けられている。ま
た、ｐ+ 基板１の裏面にはＤ端子に接続されるドレイン
電極８が、ｎ+ ソース領域５の上にはｎ+ ソース領域５
とｐベース領域４に共通に接触しＳ端子に接続されるソ
ース電極９がそれぞれ設けられている。
【００１７】このようなＩＧＢＴのｎベース層３は、ｐ
+ 基板１とその上に積層されたｎ+バッファ層２とから
なるサブストレート上にエピタキシャル成長により形成
される。またｐベース領域４は、まず先に形成したゲー
ト電極７をマスクとした不純物の導入により形成され、
ｎ+ ソース領域５は、図示されていないフォトレジスト
をマスクとしての不純物の導入により形成される。ゲー
ト電極７の上に、絶縁膜を介してソース電極９を延長し
ている例もある。
+ 基板１とその上に積層されたｎ+バッファ層２とから
なるサブストレート上にエピタキシャル成長により形成
される。またｐベース領域４は、まず先に形成したゲー
ト電極７をマスクとした不純物の導入により形成され、
ｎ+ ソース領域５は、図示されていないフォトレジスト
をマスクとしての不純物の導入により形成される。ゲー
ト電極７の上に、絶縁膜を介してソース電極９を延長し
ている例もある。
【００１８】図の中央部には、温度検出部として、温度
検出用ダイオード１２が設けられている。すなわち、ｎ
ベース層３の表面層に選択的にｐ領域１０を形成し、そ
の表面に酸化膜１１をＣＶＤ法により堆積し、更にその
上にポリシリコンを減圧ＣＶＤ法により堆積する。その
ポリシリコン層にイオン注入法によりアクセプタ型不純
物と、ドナー型不純物を導入してアノード領域１３とカ
ソード領域１４を形成した後、それぞれの領域上にアノ
ード電極１５とカソード電極１６が設けられる。またｐ
領域１０からの正孔引き抜きのための電極１７が設けら
れている。このように、スイッチング用半導体素子とは
電気的に絶縁された状態で、ポリシリコンの温度検出用
ダイオード１２が形成される。このとき、通常アノード
領域１３とカソード領域１４のどちらか一方が、１×１
０18ｃｍ-3以下の不純物濃度になつているが、ダイオー
ド１２が後述のツェナーダイオードである場合には、必
ずしもこの不純物濃度以下に限らない。。
検出用ダイオード１２が設けられている。すなわち、ｎ
ベース層３の表面層に選択的にｐ領域１０を形成し、そ
の表面に酸化膜１１をＣＶＤ法により堆積し、更にその
上にポリシリコンを減圧ＣＶＤ法により堆積する。その
ポリシリコン層にイオン注入法によりアクセプタ型不純
物と、ドナー型不純物を導入してアノード領域１３とカ
ソード領域１４を形成した後、それぞれの領域上にアノ
ード電極１５とカソード電極１６が設けられる。またｐ
領域１０からの正孔引き抜きのための電極１７が設けら
れている。このように、スイッチング用半導体素子とは
電気的に絶縁された状態で、ポリシリコンの温度検出用
ダイオード１２が形成される。このとき、通常アノード
領域１３とカソード領域１４のどちらか一方が、１×１
０18ｃｍ-3以下の不純物濃度になつているが、ダイオー
ド１２が後述のツェナーダイオードである場合には、必
ずしもこの不純物濃度以下に限らない。。
【００１９】ＩＧＢＴの動作中に、この温度検出ダイオ
ード１２の順方向の電流−電圧特性の飽和電圧の温度変
化分を検知して温度を知ることができる。また、温度検
出ダイオード１２の逆方向特性の漏れ電流の温度変化分
を検知して温度を知ることもできる。さらにまた、温度
検出用ダイオード１２がアバランシェダイオードやツェ
ナーダイオードであれば、それぞれアバランシェ耐圧、
ツェナー電圧の温度変化分を検知することにより、半導
体素子の温度変化を知ることもできる。
ード１２の順方向の電流−電圧特性の飽和電圧の温度変
化分を検知して温度を知ることができる。また、温度検
出ダイオード１２の逆方向特性の漏れ電流の温度変化分
を検知して温度を知ることもできる。さらにまた、温度
検出用ダイオード１２がアバランシェダイオードやツェ
ナーダイオードであれば、それぞれアバランシェ耐圧、
ツェナー電圧の温度変化分を検知することにより、半導
体素子の温度変化を知ることもできる。
【００２０】温度検出用ダイオード１２を実際に発熱の
起こるＩＧＢＴのセル部に形成することにより、半導体
基板内での熱伝導の遅れや熱損失を小さくし、温度検出
精度を向上させることができる。勿論、ＩＧＢＴ素子の
周縁部分には、ガードリング構造やフィールドプレート
構造のような耐圧構造が設けられているが、図には示し
ていない。
起こるＩＧＢＴのセル部に形成することにより、半導体
基板内での熱伝導の遅れや熱損失を小さくし、温度検出
精度を向上させることができる。勿論、ＩＧＢＴ素子の
周縁部分には、ガードリング構造やフィールドプレート
構造のような耐圧構造が設けられているが、図には示し
ていない。
【００２１】
【発明の効果】本発明によれば、温度検出精度を向上さ
せることができる。その結果、検出した温度に対して、
電流を下げて熱暴走を防止するなど、速やかで適切な対
応が可能になる。また、不正確な温度に備えて大きく見
ていた危険率、或いは設計上の余裕度を下げることがで
きて、半導体素子性能を十分に活用できるようになる。
せることができる。その結果、検出した温度に対して、
電流を下げて熱暴走を防止するなど、速やかで適切な対
応が可能になる。また、不正確な温度に備えて大きく見
ていた危険率、或いは設計上の余裕度を下げることがで
きて、半導体素子性能を十分に活用できるようになる。
【図１】本発明の実施例の温度検出部を備えたＩＧＢＴ
の部分断面図
の部分断面図
【図２】従来の温度検出部を備えたＩＧＢＴの部分断面
図
図
１ ｐ+ 基板 ２ ｎ+ バッファ層 ３ ｎベース層 ４ ｐベース領域 ５ ｎ+ ソース領域 ６ ゲート酸化膜 ７ ゲート電極 ８ ドレイン電極 ９ ソース電極 １０ ｐ領域 １１ 酸化膜 １２ 温度検出用ダイオード １３ アノード領域 １４ カソード領域 １５ アノード電極 １６ カソード電極 １７ 電極 ２２ ガードリング ２３ ガードリング ６１ 熱酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３２１ Ｗ
Claims (7)
- 【請求項１】半導体基板に、その基板とは電気的に絶縁
された温度検出部を付加したものにおいて、半導体素子
の活性領域に温度検出部を形成したことを特徴とする温
度検出部を備えた半導体素子。 - 【請求項２】半導体素子の中心付近に温度検出部を形成
したことを特徴とする請求項１に記載の温度検出部を備
えた半導体素子。 - 【請求項３】温度検出部がダイオードであることを特徴
とする請求項１または２に記載の温度検出部を備えた半
導体素子。 - 【請求項４】温度検出部がアバランシェダイオードであ
ることを特徴とする請求項１または２に記載の温度検出
部を備えた半導体素子。 - 【請求項５】温度検出部がツェナーダイオードであるこ
とを特徴とする請求項１または２に記載の温度検出部を
備えた半導体素子。 - 【請求項６】温度検出部が単結晶シリコンからなること
を特徴とする請求項１ないし５のいずれかに記載の温度
検出部を備えた半導体素子。 - 【請求項７】温度検出部がポリシリコンからなることを
特徴とする請求項１ないし５のいずれかに記載の温度検
出部を備えた半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8354394A JPH07297392A (ja) | 1994-04-22 | 1994-04-22 | 温度検出部を備えた半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8354394A JPH07297392A (ja) | 1994-04-22 | 1994-04-22 | 温度検出部を備えた半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297392A true JPH07297392A (ja) | 1995-11-10 |
Family
ID=13805432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8354394A Pending JPH07297392A (ja) | 1994-04-22 | 1994-04-22 | 温度検出部を備えた半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297392A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280556A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2004017507A1 (ja) * | 2002-08-13 | 2004-02-26 | Sanken Electric Co., Ltd. | 過熱保護装置 |
| JP2007294670A (ja) * | 2006-04-25 | 2007-11-08 | Toyota Motor Corp | 半導体装置の製造方法および半導体装置 |
| US7566845B2 (en) | 2005-12-20 | 2009-07-28 | Sanken Electric Co., Ltd. | Overheat protection circuit for power supply devices and direct-current power supply device |
| US7943439B2 (en) | 2008-05-22 | 2011-05-17 | Fuji Electric Systems Co., Ltd. | Method for manufacturing semiconductor apparatus |
| CN102610539A (zh) * | 2012-01-18 | 2012-07-25 | 中国科学院上海微系统与信息技术研究所 | 利用集成pn结测量多芯片埋置型封装芯片接面温度的方法 |
| JP2012156398A (ja) * | 2011-01-27 | 2012-08-16 | Toyota Motor Corp | 半導体装置 |
| WO2015198715A1 (ja) * | 2014-06-27 | 2015-12-30 | トヨタ自動車株式会社 | 半導体装置 |
| US9543294B2 (en) | 2015-02-09 | 2017-01-10 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN109728081A (zh) * | 2017-10-31 | 2019-05-07 | 比亚迪股份有限公司 | 一种igbt芯片及其制备方法 |
-
1994
- 1994-04-22 JP JP8354394A patent/JPH07297392A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280556A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 電力用半導体装置 |
| WO2004017507A1 (ja) * | 2002-08-13 | 2004-02-26 | Sanken Electric Co., Ltd. | 過熱保護装置 |
| US7215525B2 (en) | 2002-08-13 | 2007-05-08 | Sanken Electric Co., Ltd. | Overheat protector for a dc-to-dc converter or the like |
| US7566845B2 (en) | 2005-12-20 | 2009-07-28 | Sanken Electric Co., Ltd. | Overheat protection circuit for power supply devices and direct-current power supply device |
| JP2007294670A (ja) * | 2006-04-25 | 2007-11-08 | Toyota Motor Corp | 半導体装置の製造方法および半導体装置 |
| US7943439B2 (en) | 2008-05-22 | 2011-05-17 | Fuji Electric Systems Co., Ltd. | Method for manufacturing semiconductor apparatus |
| JP2012156398A (ja) * | 2011-01-27 | 2012-08-16 | Toyota Motor Corp | 半導体装置 |
| CN102610539A (zh) * | 2012-01-18 | 2012-07-25 | 中国科学院上海微系统与信息技术研究所 | 利用集成pn结测量多芯片埋置型封装芯片接面温度的方法 |
| WO2015198715A1 (ja) * | 2014-06-27 | 2015-12-30 | トヨタ自動車株式会社 | 半導体装置 |
| US9543294B2 (en) | 2015-02-09 | 2017-01-10 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN109728081A (zh) * | 2017-10-31 | 2019-05-07 | 比亚迪股份有限公司 | 一种igbt芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
| JP4156717B2 (ja) | 半導体装置 | |
| JP3111576B2 (ja) | 半導体装置 | |
| US8174069B2 (en) | Power semiconductor device and a method of forming a power semiconductor device | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US8994065B2 (en) | High-voltage vertical power component | |
| JPH08213590A (ja) | 半導体装置及びその製造方法 | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0736440B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07297392A (ja) | 温度検出部を備えた半導体素子 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH09246570A (ja) | 半導体装置 | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| EP1209745B1 (en) | Vertical MOS semiconductor device | |
| US4502072A (en) | FET Controlled thyristor | |
| JPH06117942A (ja) | 半導体装置 | |
| JP4181322B2 (ja) | 垂直方向に構造化された電力半導体モジュール | |
| JPH0936356A (ja) | 温度検知部内蔵型バイポーラ半導体素子の使用方法 | |
| US20230268429A1 (en) | Semiconductor device | |
| JP2002094046A (ja) | 半導体装置 | |
| JP3234677B2 (ja) | ラテラル型フォトトライアック | |
| JP3392496B2 (ja) | 電力用半導体装置 | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JPS6327865B2 (ja) |