JP2007294670A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2007294670A
JP2007294670A JP2006120676A JP2006120676A JP2007294670A JP 2007294670 A JP2007294670 A JP 2007294670A JP 2006120676 A JP2006120676 A JP 2006120676A JP 2006120676 A JP2006120676 A JP 2006120676A JP 2007294670 A JP2007294670 A JP 2007294670A
Authority
JP
Japan
Prior art keywords
silicon layer
semiconductor element
temperature
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006120676A
Other languages
English (en)
Inventor
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006120676A priority Critical patent/JP2007294670A/ja
Publication of JP2007294670A publication Critical patent/JP2007294670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡単な構成で安定して確実に半導体素子の温度を検出することができ、半導体素子を過熱から確実に保護することができる温度モニタ素子を備えた半導体装置、およびそのような半導体装置を容易に製造することができる製造方法を提供する。
【解決手段】電流を印加することにより発熱する半導体素子1の温度を検出する温度モニタ素子2を設けてなる半導体装置の製造方法であって、半導体素子の絶縁膜上に温度モニタ素子2を構成するためのポリシリコンを堆積してシリコン層20を形成する工程を行い、次いで、シリコン層20をレーザアニールにより局所的に熱処理して再結晶化し単結晶とする熱処理工程と、多結晶のままの状態、または、再結晶化することにより単結晶となったシリコン層20内に不純物を導入してPN接合を形成する工程と、を行って温度モニタ素子2を構成する。
【選択図】図2

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、電流を印加することにより発熱する半導体素子の温度を検出する温度モニタ素子を設けてなる半導体装置と、このような半導体装置を製造するための方法と、に関するものである。
たとえばIGBT(絶縁ゲート型バイポーラトランジスタ)やパワーMOSFETなどのパワーデバイスを構成する半導体装置は、作動時に発熱する半導体素子を備えている。これらの半導体素子は、大電流や高集積化に伴って発熱量が大きくなる。このような半導体装置においては、過度な発熱(温度上昇)による誤作動や破損を防ぐために、保護回路が従来から設けられている(たとえば、特許文献1)。特許文献1には、主半導体素子(半導体素子)のほかにその素子の過熱保護のための温度検出用素子(温度モニタ素子)を備えたものにおいて、温度検出用素子が主半導体素子の半導体素体の表面上に絶縁膜を介して形成された半導体層を基体とすることを特徴とし、さらに、温度検出用素子が主半導体素子の表面上に絶縁膜を介して形成された半導体層の第一導電形の領域とその領域に隣接する第二導電形の領域とよりなる(PN接合された)ダイオードである半導体装置が開示されている。さらにまた、特許文献1には、前記半導体層が多結晶シリコン層であることが記載されている。
特開平6−117942号公報
しかしながら、上記特許文献1にあっては、温度検出用素子(温度モニタ素子)を構成する半導体層が結晶粒界を有する多結晶シリコン層により構成されているため、電気的に活性なエネルギ準位(粒界準位)が存在しており、キャリヤのトラップ、再結合、散乱など、電気特性に影響を与えることから、半導体層の特性にバラツキが生じ、したがって温度検出用素子からの出力電圧にバラツキが生じて、安定して主半導体素子を過熱から確実に保護することが困難となるなどの問題があった。
そして、このような問題を解決するためには、温度モニタ素子の半導体層をCVDによりエピタキシャル成長させることにより形成することも考えられるが、かかるエピタキシャル成長により形成する場合には一般にCVDを1200℃程度の高温の成長温度領域で行う必要があり、そのため、温度モニタ素子の半導体層が表面に形成される主半導体素子までもが高温で加熱されることとなり、この主半導体素子の集合体であるウエハに反りが生じるなどの問題が生じることとなる。また、温度モニタ素子を構成する半導体層は、主半導体素子の表面上に酸化膜などの絶縁膜を介して形成する必要があるため、半導体層をCVDによりエピタキシャル成長させることにより形成することが困難であるという問題もあった。そのため、温度モニタ素子の半導体層をCVDによりエピタキシャル成長させることにより形成することが実質的に困難であるなどの理由で、従来の技術における温度モニタ素子は、結晶粒界を有する多結晶シリコン層により構成することしかできず、結局、出力電圧を安定させることができないなどの問題があった。
本発明は、上述した問題に鑑みてなされたもので、簡単な構成で安定して確実に半導体素子の温度を検出することができ、もって、半導体素子を過熱から確実に保護することができる温度モニタ素子を備えた半導体装置、およびそのような半導体装置を容易に製造することができる製造方法を提供することを目的とする。
請求項1の半導体装置の製造方法に係る発明は、上記目的を達成するため、電流を印加することにより発熱する半導体素子の温度を検出する温度モニタ素子を設けてなる半導体装置の製造方法であって、前記半導体素子の絶縁膜上に多結晶のシリコンを堆積してシリコン層を形成する工程と、前記シリコン層を局所的に熱処理して再結晶化する熱処理工程と、不純物を前記シリコン層に導入してPN接合を形成する工程と、を有することを特徴とするものである。
請求項2の半導体装置に係る発明は、上記目的を達成するため、電流を印加することにより発熱する半導体素子の温度を検出する温度モニタ素子を設けてなる半導体装置であって、前記温度モニタ素子が、前記半導体素子の絶縁膜上に多結晶のシリコンを堆積させたシリコン層からなり、該シリコン層を局所的に熱処理して再結晶化させ、且つ、前記シリコン層に不純物を導入してPN接合させたものであることを特徴とするものである。
請求項1の発明では、最初に、半導体素子の絶縁膜上に多結晶のシリコンを堆積してシリコン層を形成する工程を行い、次いで、多結晶のシリコン層を局所的に熱処理して再結晶化する熱処理工程と、多結晶のままの状態シリコン層に、または、再結晶化することにより単結晶となったシリコン層に、不純物を導入してPN接合を形成する工程と、を行って温度モニタ素子を構成する。半導体素子の絶縁膜上に形成されたシリコン層は、局所的に熱処理して再結晶化する熱処理工程を行うことにより結晶粒界が消失して単結晶化し、且つ、その内部に不純物を導入することによりPN接合されたダイオードとなる。そのため、温度モニタ素子が温度モニタ信号を安定した電圧で出力して、半導体素子が過熱から確実に保護される。
請求項2の発明では、温度モニタ素子を、半導体素子の絶縁膜上に多結晶のシリコンを堆積させたシリコン層からなり、該シリコン層を局所的に熱処理して再結晶化させ、且つ、前記シリコン層に不純物を導入してPN接合させたものとすることにより、半導体素子の絶縁膜上に結晶粒界が消失して単結晶化したダイオードにより温度モニタ素子が構成される。そのため、温度モニタ素子は、温度モニタ信号を安定した電圧で出力し、半導体素子を過熱から確実に保護する。
請求項1の発明によれば、半導体素子の絶縁膜上に多結晶のシリコンを堆積してシリコン層を形成する工程と、前記シリコン層を局所的に熱処理して再結晶化する熱処理工程と、不純物を前記シリコン層に導入してPN接合を形成する工程と、を有する、という簡単な構成で、安定して確実に半導体素子の温度を検出することができ、もって、半導体素子を過熱から確実に保護することができる温度検出用素子を備えた半導体装置を容易に製造することが可能な製造方法を提供することができる。
請求項2の発明によれば、温度モニタ素子が、半導体素子の絶縁膜上に多結晶のシリコンを堆積させたシリコン層からなり、該シリコン層を局所的に熱処理して再結晶化させ、且つ、前記シリコン層に不純物を導入してPN接合させたものである、という簡単な構成で、安定して確実に半導体素子の温度を検出することができ、もって、半導体素子を過熱から確実に保護することができる温度検出用素子を備えた半導体装置を提供することができる。
最初に、本発明の半導体装置の製造方法の基本的な実施の形態を図1〜図4に基いて詳細に説明する。なお、同一符号は同一部分または相当部分を示すものとする。
本発明の半導体装置の製造方法は、概略、電流を印加することにより発熱する半導体素子1の温度を検出する温度モニタ素子2を設けてなる半導体装置の製造方法であって、半導体素子の絶縁膜上に温度モニタ素子2を構成するための多結晶のシリコン(以下、ポリシリコンという)を堆積してシリコン層20を形成する工程を行い、次いで、シリコン層20を局所的に熱処理して再結晶化し単結晶とする熱処理工程と、多結晶のままの状態、または、再結晶化することにより単結晶となったシリコン層20内に不純物を導入してPN接合を形成する工程と、を行って温度モニタ素子2を構成するものである。
半導体素子1は、たとえば、パワーデバイスを構成するもので、ウエハに複数形成されており、後の工程でダイシングされることにより個々に切離される。この実施の形態における各半導体素子は、N−型半導体層10の表面上にP−領域11が形成されており、P−領域11の終端(図における左右両端)にP+領域12がそれぞれ形成されている。そして、ゲート電極13を構成するためのトレンチ14A〜Fが6ヶ所形成されている。両端のトレンチ14A、14FはP‐領域11からP+領域12に達するよう形成されており、その内側のトレンチ14B、14EはP−領域11からP+領域12およびN−型半導体層10に達するよう形成されており、さらにその内側のトレンチ14C、14DはP−領域11からN−型半導体層10に達するよう形成されている。各トレンチ14A〜Fには、絶縁層15を介してポリシリコン16が堆積されている。半導体素子1の全体の表面には酸化膜などからなる絶縁層17が形成されている。各ゲート電極13の表面における絶縁層17は後に開口が形成されて、各ポリシリコン16は絶縁層17全体の表面に被覆される電極と電気的に接続される。ゲート電極13が設けられているP−領域11は、半導体素子1の活性化領域(以下、符号11を場合によってP−領域あるいは活性化領域の双方に付す)を構成する。活性化領域11は、印加される電流に応じて発熱する。
このように発熱する半導体素子1の温度を検出するための温度モニタ素子2を設けるにあたり、最初に、図1に示すように、半導体素子1の活性化領域11の周囲(この実施の形態の場合)における絶縁層17の表面にポリシリコンをCVDなどにより堆積してシリコン層20を形成する工程を行う。ポリシリコンを堆積するためのCVDの温度は、上述した半導体層をエピタキシャル成長により形成する場合よりも低く、一般に800℃以下の温度領域で行われる。シリコン層20は、ポリシリコンを堆積したものであるため、このままの状態では、図1に概念的に示されているように、その内部に結晶粒界が存在した状態となっている。
熱処理工程は、この実施の形態では、半導体素子1の絶縁層17上に形成されたシリコン層20のみにレーザビームを照射することにより(図2の矢印を参照)、シリコン層20のみを局所的に熱処理する。熱処理は、この実施の形態の場合においては、高エネルギのパルスレーザビームを所定のモードで所定時間照射することによりシリコン層20を加熱し溶融する。これにより、シリコン層20を構成するポリシリコンは、再結晶化して単結晶となって結晶粒界が消失する(レーザーアニール)。また、シリコン層20の周囲は、レーザビームが照射されることがないため、不用意に加熱されることはなく、従って反りなどの変形が生じることはない。
不純物をシリコン層20内に導入してPN接合を形成する工程は、この実施の形態の場合、シリコン層20内に不純物をイオン注入する工程(図3の矢印を参照)と、シリコン層20内にイオン注入された不純物を活性化させる工程と、により構成されている。不純物を活性化させる工程では、シリコン層20を加熱する。PN接合されたシリコン層20は、半導体素子1の温度に応じた温度モニタ信号を半導体素子1の制御手段に出力する。制御手段は、半導体素子1の温度が過度に上昇した場合に、半導体素子1の電流を停止させるなどの制御を行う。
なお、本発明の半導体装置の製造方法では、温度モニタ素子2を設けるにあたり、シリコン層20を構成するポリシリコンを再結晶化させて単結晶とする熱処理工程と、PN接合工を形成する工程とは、どちらを先に行ってもよい。すなわち、第1の例として、シリコン層20を構成するポリシリコンをレーザアニールにより熱処理して再結晶化させ(図2)、次いで、再結晶化したシリコン層20に内に不純物をイオン注入し(図3)、その後、熱処理してイオン注入された不純物を活性化させる。また、第2の例として、最初にポリシリコンにより構成されたシリコン層20内に不純物をイオン注入し(図3を参照)、その後レーザアニールにより(図2を参照)、イオン注入された不純物を活性化させると同時に、シリコン層20を再結晶化させてポリシリコンから単結晶とする。第2の例の場合には、シリコン層20の不純物の活性化と再結晶化とを同時に行うことができるため、工程数を省略することができるので効率がよい。
以上説明したようにして製造された半導体装置の温度モニタ素子2は、半導体素子1の絶縁膜17上に多結晶のシリコンを堆積させたシリコン層20からなり、このシリコン層20を局所的に熱処理して再結晶化させ、且つ、シリコン層20に不純物を導入してPN接合させたものにより構成されている。CVDにより多結晶のシリコンを堆積させてシリコン層20を形成するため、エピタキシャル成長により形成する場合と比較して温度領域が低くて済むと共に容易に堆積させることができ、また、レーザアニールにより局所的にシリコン層20を加熱し再結晶化させて結晶粒界が存在しない単結晶とされているために、半導体素子1に熱影響を与えることなく温度モニタ素子2を設けることができ、しかも、電気特性のバラツキを抑えて温度モニタ信号を安定した電圧で出力することができる。
次に、本発明の別の実施の形態を図4〜図7に基づいて説明する。なお、この実施の形態においては、上述した実施の形態と同様または相当する部分については同じ符号を付してその説明を省略し、上述した実施の形態と異なる部分のみを説明することとする。
この実施の形態においては、最初に、上述した実施の形態と同様に、図4に示すように、半導体素子1の活性化領域11の周囲における絶縁層17の表面にポリシリコンをCVDなどにより堆積してシリコン層20を形成する工程を行う。このとき、シリコン層20は、その内部全体に結晶粒界が存在した状態で形成されている。
次いで、図5に示すように、形成されたシリコン層20のみにレーザビームを照射してレーザアニールを行い、ポリシリコンを再結晶化させて単結晶のシリコン層20とする。このレーザアニールを行うに際しては、図7に示すように、レーザビームのエネルギの大きさ(強さ)とシリコン層20の溶融することによる再結晶化の深さとは正比例する。そのため、この実施の形態では、照射するレーザビームの出力や照射時間を調整することにより、シリコン層20の厚さ方向全てを再結晶化させるのではなく、所定の深さの部分20aだけをレーザアニールして、シリコン層20の絶縁層17との界面近傍の部分20bは、結晶粒界が存在したままにする。そのため、シリコン層20は、このシリコン層20が形成された絶縁層17との界面にまで加熱・溶融されないので、半導体素子1がレーザアニールによりシリコン層20を再結晶化させるための熱の影響を受けることを確実に回避することができる。なお、シリコン層20の上面からレーザアニールする深さは、後にPN接合を形成して温度モニタ素子2として機能し得るよう設定されるが、温度モニタ素子2の電流経路はその表面(上面)近傍が大部分を占めると考えられるため、シリコン層20の厚さ方向全てを再結晶化させなくとも、電機特性のバラツキを低く抑えることができる。
続いて、図6に示すように、シリコン層20に内に不純物をイオン注入し、その後、熱処理してイオン注入された不純物を活性化させる。なお、この実施の形態においても、上述した実施の形態の第2の例のように、最初にポリシリコンにより構成されたシリコン層20内に不純物をイオン注入し(図6を参照)、その後レーザアニールして(図5を参照)シリコン層20のイオン注入された不純物の活性化と再結晶化とを同時に行うこともできる。
次に、本発明のさらに別の実施の形態を図8〜図11に基づいて説明する。なお、この実施の形態においては、上述した実施の形態と同様または相当する部分については同じ符号を付してその説明を省略し、上述した実施の形態と異なる部分のみを説明することとする。
この実施の形態においては、最初に、図8に示すように、半導体素子1の酸化膜などによる絶縁層17は、活性化領域11近傍のシリコン層20を形成する部分17aが、他の部分と比較して厚く形成されている。このように、絶縁層17を部分的に厚く形成するためには、酸化膜により構成する場合にはかかる厚く形成する部分17aの酸化時間を長く設定し、また、CVDによりかかる部分17aに絶縁性材料を厚く堆積させる。
次に、上述した実施の形態と同様に、図9に示すように、絶縁層17の厚く形成された部分17aにポリシリコンをCVDなどにより堆積してシリコン層20を形成する工程を行い、図10に示すように、形成されたシリコン層20のみにレーザビームを照射してレーザアニールを行い、ポリシリコンを再結晶化させて単結晶のシリコン層20とする。このとき、レーザアニールは、シリコン層20の絶縁層17との界面近傍の部分まで行われる。しかしながら、この実施の形態ではレーザアニールされるシリコン層20が絶縁層17の充分に厚く形勢された部分17aに堆積されているので、半導体素子1がレーザアニールによる熱の影響を受けることを確実に回避することができる。
続いて、図11に示すように、シリコン層20に内に不純物をイオン注入し、その後、熱処理してイオン注入された不純物を活性化させる。なお、この実施の形態においても、上述した実施の形態の第2の例のように、最初にポリシリコンにより構成されたシリコン層20内に不純物をイオン注入し(図11を参照)、その後レーザアニールして(図10を参照)シリコン層20のイオン注入された不純物の活性化と再結晶化とを同時に行うこともできる。
本発明は、半導体素子1の活性化領域11の周囲に温度モニタ素子2を設けることに限定されることなく、たとえば複数のゲート電極13の間など、活性化領域11の表面に設けることもできる。
本発明の半導体装置の製造方法を説明するために、半導体素子の絶縁層の表面にポリシリコンを堆積してシリコン層を形成した状態を示す断面図である。 レーザアニールによりシリコン層を局所的に熱処理して再結晶化する熱処理工程を説明するために示した断面図である。 シリコン層に不純物を注入してPN接合を形成する工程を説明するために示した断面図である。 本発明の半導体装置の製造方法の別の実施の形態を説明するために、半導体素子の絶縁層の表面にポリシリコンを堆積してシリコン層を形成した状態を示す断面図である。 シリコン層を所定の深さでレーザアニールにより局所的に熱処理して再結晶化する熱処理工程を説明するために示した断面図である。 シリコン層に不純物を注入してPN接合を形成する工程を説明するために示した断面図である。 レーザのエネルギの大きさと、シリコン層の溶融され再結晶化される深さとの関係を示したグラフである。 本発明の半導体装置の製造方法のさらに別の実施の形態を説明するために、半導体素子の絶縁層を部分的に厚く形成した状態を示す断面図である。 半導体素子の絶縁層の部分的に厚く形成された表面にポリシリコンを堆積してシリコン層を形成した状態を示す断面図である。 シリコン層をレーザアニールにより局所的に熱処理して再結晶化する熱処理工程を説明するために示した断面図である。 シリコン層に不純物を注入してPN接合を形成する工程を説明するために示した断面図である。
符号の説明
1:半導体素子、 2:温度モニタ素子、11:活性化領域、17:絶縁層、20:シリコン層

Claims (2)

  1. 電流を印加することにより発熱する半導体素子の温度を検出する温度モニタ素子を設けてなる半導体装置の製造方法であって、
    前記半導体素子の絶縁膜上に多結晶のシリコンを堆積してシリコン層を形成する工程と、
    前記シリコン層を局所的に熱処理して再結晶化する熱処理工程と、
    不純物を前記シリコン層に導入してPN接合を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 電流を印加することにより発熱する半導体素子の温度を検出する温度モニタ素子を設けてなる半導体装置であって、前記温度モニタ素子が、
    前記半導体素子の絶縁膜上に多結晶のシリコンを堆積させたシリコン層からなり、該シリコン層を局所的に熱処理して再結晶化させ、且つ、前記シリコン層に不純物を導入してPN接合させたものであることを特徴とする半導体装置。
JP2006120676A 2006-04-25 2006-04-25 半導体装置の製造方法および半導体装置 Pending JP2007294670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006120676A JP2007294670A (ja) 2006-04-25 2006-04-25 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006120676A JP2007294670A (ja) 2006-04-25 2006-04-25 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2007294670A true JP2007294670A (ja) 2007-11-08

Family

ID=38764992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006120676A Pending JP2007294670A (ja) 2006-04-25 2006-04-25 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2007294670A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218099A (zh) * 2013-05-29 2014-12-17 三菱电机株式会社 半导体装置及其制造方法
WO2014199558A1 (ja) * 2013-06-12 2014-12-18 富士電機株式会社 半導体装置の製造方法
CN105047661A (zh) * 2014-04-24 2015-11-11 英飞凌科技德累斯顿有限责任公司 包括静电放电保护结构的半导体器件
US9508872B2 (en) 2013-07-11 2016-11-29 Mitsubishi Electric Corporation Method for manufacturing semiconductor device and pin diode
CN112349715A (zh) * 2020-11-05 2021-02-09 上海若坝思特半导体有限公司 具有温度及电压检测功能的功率半导体器件及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783025A (en) * 1980-11-11 1982-05-24 Fujitsu Ltd Manufacture of semiconductor substrate
JPS5919331A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 半導体装置の製造方法
JPS61185962A (ja) * 1985-02-13 1986-08-19 Nec Corp 相補型mos集積回路
JPH05121350A (ja) * 1991-10-28 1993-05-18 Nec Corp 半導体薄膜の製造方法
JPH07297392A (ja) * 1994-04-22 1995-11-10 Fuji Electric Co Ltd 温度検出部を備えた半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783025A (en) * 1980-11-11 1982-05-24 Fujitsu Ltd Manufacture of semiconductor substrate
JPS5919331A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 半導体装置の製造方法
JPS61185962A (ja) * 1985-02-13 1986-08-19 Nec Corp 相補型mos集積回路
JPH05121350A (ja) * 1991-10-28 1993-05-18 Nec Corp 半導体薄膜の製造方法
JPH07297392A (ja) * 1994-04-22 1995-11-10 Fuji Electric Co Ltd 温度検出部を備えた半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218099A (zh) * 2013-05-29 2014-12-17 三菱电机株式会社 半导体装置及其制造方法
CN104218099B (zh) * 2013-05-29 2018-09-11 三菱电机株式会社 半导体装置及其制造方法
WO2014199558A1 (ja) * 2013-06-12 2014-12-18 富士電機株式会社 半導体装置の製造方法
US9543289B2 (en) 2013-06-12 2017-01-10 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device
DE112014001208B4 (de) 2013-06-12 2024-05-29 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
US9508872B2 (en) 2013-07-11 2016-11-29 Mitsubishi Electric Corporation Method for manufacturing semiconductor device and pin diode
CN105047661A (zh) * 2014-04-24 2015-11-11 英飞凌科技德累斯顿有限责任公司 包括静电放电保护结构的半导体器件
CN112349715A (zh) * 2020-11-05 2021-02-09 上海若坝思特半导体有限公司 具有温度及电压检测功能的功率半导体器件及制作方法
CN112349715B (zh) * 2020-11-05 2024-03-26 宁波宝芯源功率半导体有限公司 具有温度及电压检测功能的功率半导体器件及制作方法

Similar Documents

Publication Publication Date Title
US7807554B2 (en) Method of manufacturing semiconductor element
US20170229535A1 (en) Semiconductor device
JP5365009B2 (ja) 半導体装置およびその製造方法
JP6078961B2 (ja) 半導体装置の製造方法
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP5286706B2 (ja) 電力用半導体装置とその製造方法
JP2007123300A (ja) 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP2008103590A (ja) 半導体装置およびその製造方法
JP2007294670A (ja) 半導体装置の製造方法および半導体装置
JP6547724B2 (ja) 半導体装置の製造方法
US10181440B2 (en) Semiconductor device
JPWO2014199558A1 (ja) 半導体装置の製造方法
US20150249084A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2007165424A (ja) イグナイタ用半導体装置
JP2009283636A (ja) 半導体装置の製造方法
JP5168765B2 (ja) 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード
JP2007220724A (ja) 薄板型igbtの製造方法及び薄板型igbt
JP2009194330A (ja) 半導体装置およびその製造方法
JP3960174B2 (ja) 半導体装置の製造方法
JP6801775B2 (ja) 半導体装置の製造方法
JP4222092B2 (ja) 半導体ウェハ、半導体装置および半導体装置の製造方法
TWI727422B (zh) 半導體裝置及半導體裝置的製造方法
JP6398861B2 (ja) 半導体装置の製造方法
JP5446158B2 (ja) 半導体装置及びその製造方法
TWI756565B (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080709

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

A131 Notification of reasons for refusal

Effective date: 20120229

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120627

Free format text: JAPANESE INTERMEDIATE CODE: A02