JP5168765B2 - 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード - Google Patents
縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード Download PDFInfo
- Publication number
- JP5168765B2 JP5168765B2 JP2005246036A JP2005246036A JP5168765B2 JP 5168765 B2 JP5168765 B2 JP 5168765B2 JP 2005246036 A JP2005246036 A JP 2005246036A JP 2005246036 A JP2005246036 A JP 2005246036A JP 5168765 B2 JP5168765 B2 JP 5168765B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- zener diode
- conductivity type
- semiconductor region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
まず、図1−1〜図1−6に、本発明の実施の形態1にかかる縦型ツェナーダイオードの製造方法に従って製造中の縦型ツェナーダイオードの断面構成を順に示す。図1−1〜図1−6は、本発明の実施の形態1による製造途中の縦型ツェナーダイオードの概略を示す断面図である。まず、図1−1に示すように、p型の低比抵抗基板(p+基板)101は、基板上に、たとえば5Ωcm/15μmのp-エピタキシャル層102を有している。このシリコンウェハ103の表面に、たとえばドライエッチングによって深さ約5μmのトレンチ104を複数形成する。
図5−1〜図5−6は、実施の形態2にかかる縦型ツェナーダイオードの製造方法により製造される縦型ツェナーダイオードの製造途中の構造を示す断面図である。実施の形態1では、n型不純物拡散層が金属電極とコンタクトしていたが、実施の形態2では、n型不純物拡散層内にp型不純物拡散層を形成し、p型不純物拡散層が金属電極とコンタクトしている。
図6−1〜図6−6は、実施の形態3にかかる縦型ツェナーダイオードの製造方法により製造される縦型ツェナーダイオードの製造途中の構造を示す断面図である。実施の形態1では、トレンチにポリシリコンを埋設したが、実施の形態3では、トレンチに高濃度リンドープドポリシリコンを埋設する。そして、埋設された高濃度リンドープドポリシリコンが金属電極とコンタクトしている。
図7−1〜図7−5は、実施の形態4にかかる縦型ツェナーダイオードの製造方法により製造される縦型ツェナーダイオードの製造途中の構造を示す断面図である。実施の形態1では、トレンチにポリシリコンを埋設したが、実施の形態4では、トレンチに金属を埋設している。
102 p-エピタキシャル層
103 シリコンウェハ
104 トレンチ
104a トレンチの側壁
104b トレンチの底部
105 n型不純物拡散層
106 ポリシリコン
107 フィールド酸化膜
108 n++不純物拡散層
109 層間絶縁膜
110 コンタクト部
111 金属電極
Claims (20)
- 第1導電型の半導体基板の第1主面にトレンチを形成するトレンチ形成工程と、
前記トレンチ形成工程によって形成された前記トレンチに第2導電型の不純物を導入する導入工程と、
前記導入工程で前記トレンチに導入された前記第2導電型の不純物を、前記半導体基板に形成された第1導電型の第1の半導体領域と、前記第1の半導体領域よりも比抵抗が高く、前記半導体基板の第1主面側の前記トレンチが形成された部分の第1導電型の第2の半導体領域との境界付近の深さまで拡散させる拡散工程と、
前記拡散工程後、少なくとも前記トレンチの側壁および底部に絶縁体を形成する絶縁体形成工程と、
前記絶縁体形成工程後、前記トレンチを覆うように前記第1主面に第1電極を形成し、前記半導体基板の第2主面に第2電極を形成する電極形成工程と、
を含んだことを特徴とする縦型ツェナーダイオードの製造方法。 - 前記拡散工程では、前記第1の半導体領域と前記第2の半導体領域との境界に達する領域に、前記第2導電型の不純物を拡散させることを特徴とする請求項1に記載の縦型ツェナーダイオードの製造方法。
- 前記拡散工程では、前記第1の半導体領域と前記第2の半導体領域との境界に達しないように、前記第2導電型の不純物を拡散させることを特徴とする請求項1に記載の縦型ツェナーダイオードの製造方法。
- 前記トレンチ形成工程は、第1導電型の半導体基板の第1主面に複数のトレンチを形成するものであり、
前記導入工程は、前記トレンチ形成工程によって形成された前記複数のトレンチから、前記第2導電型の不純物を導入し、
前記拡散工程は、前記複数のトレンチが形成された一定の領域に第2導電型の半導体領域を形成することを特徴とする請求項1に記載の縦型ツェナーダイオードの製造方法。 - 前記導入工程は、イオン注入により前記第2導電型の不純物を導入することを特徴とする請求項1または4に記載の縦型ツェナーダイオードの製造方法。
- 前記導入工程は、気相拡散により前記第2導電型の不純物を導入することを特徴とする請求項1〜4のいずれか一つに記載の縦型ツェナーダイオードの製造方法。
- 前記絶縁体形成工程後、前記トレンチを埋設する埋設工程を含み、
前記電極形成工程は、前記埋設工程によって埋設されたトレンチを覆うように前記第1主面に第1電極を形成するとともに、前記半導体基板の第2主面に第2電極を形成することを特徴とする請求項1〜6のいずれか一つに記載の縦型ツェナーダイオードの製造方法。 - 前記埋設工程は、前記トレンチを絶縁体により埋設することを特徴とする請求項7に記載の縦型ツェナーダイオードの製造方法。
- 前記埋設工程は、前記トレンチを金属により埋設することを特徴とする請求項7に記載の縦型ツェナーダイオードの製造方法。
- 前記埋設工程は、前記トレンチをポリシリコンにより埋設することを特徴とする請求項7に記載の縦型ツェナーダイオードの製造方法。
- 第1導電型の半導体基板の第1主面にトレンチを形成するトレンチ形成工程と、
前記トレンチ形成工程によって形成されたトレンチに第2導電型の不純物を導入することにより、前記トレンチが形成された一定の領域に第2導電型の半導体領域を形成する第1の導入工程と、
前記第1の導入工程後、少なくとも前記トレンチの側壁および底部に絶縁体を形成する絶縁体形成工程と、
前記絶縁体形成工程後、前記第2導電型の半導体領域の表面に第1導電型の不純物を導入する第2の導入工程と、
前記絶縁体形成工程によって前記絶縁体が形成されたトレンチを覆うように、前記第2の導入工程によって前記第1導電型の不純物が導入された前記第1主面に第1電極を形成し、前記半導体基板の第2主面に第2電極を形成する電極形成工程と、
を含んだことを特徴とする縦型ツェナーダイオードの製造方法。 - 前記トレンチ形成工程は、複数のトレンチを形成するものであり、
前記第1の導入工程は、前記トレンチ形成工程によって形成された前記複数のトレンチから、前記第2導電型の不純物を導入することにより、前記トレンチが形成された一定の領域に、前記第2導電型の半導体領域を形成することを特徴とする請求項11に記載の縦型ツェナーダイオードの製造方法。 - 前記第1の導入工程は、イオン注入により前記第2導電型の不純物を導入することを特徴とする請求項11または12に記載の縦型ツェナーダイオードの製造方法。
- 前記絶縁体形成工程によって前記絶縁体が形成されたトレンチを埋設する埋設工程を含み、
前記第2の導入工程は、前記埋設工程により埋設されたトレンチを除く前記第1主面に前記第1導電型の不純物を導入することを特徴とする請求項11〜13のいずれか一つに記載の縦型ツェナーダイオードの製造方法。 - 前記埋設工程は、前記トレンチを絶縁体により埋設することを特徴とする請求項14に記載の縦型ツェナーダイオードの製造方法。
- 前記埋設工程は、前記トレンチをポリシリコンにより埋設することを特徴とする請求項14に記載の縦型ツェナーダイオードの製造方法。
- 半導体基板の第2主面側に形成された第1導電型の第1の半導体領域と、
前記半導体基板の第1主面側に前記第1の半導体領域に接して形成され、前記第1の半導体領域よりも比抵抗が高く、前記半導体基板の第1主面に少なくとも一つのトレンチが形成された前記第1導電型の第2の半導体領域と、
少なくとも前記トレンチの側壁および底面に形成された絶縁体と、
前記トレンチを内包するように前記第2の半導体領域に形成された、不純物濃度が略均一の第2導電型の半導体領域と、
前記第2導電型の半導体領域の表面に接続された第1電極と、
前記半導体基板の第2の主面に設けられた第2電極と、
を備え、
前記第2導電型の半導体領域の深さは、前記第1の半導体領域と前記第2の半導体領域との境界付近の深さまで達していることを特徴とする縦型ツェナーダイオード。 - 前記第2導電型の半導体領域は、前記半導体基板の第1主面から深さ方向に不純物濃度が一定な領域と、当該不純物濃度が一定な領域から前記第1の半導体領域と前記第2の半導体領域との境界付近に向かって不純物濃度が減少する領域と、を有することを特徴とする請求項17に記載の縦型ツェナーダイオード。
- 前記第2導電型の半導体領域は、前記半導体基板の第2の主面側の端部が前記第1の半導体領域と前記第2の半導体領域との境界に達していることを特徴とする請求項17または18に記載の縦型ツェナーダイオード。
- 前記第2導電型の半導体領域は、前記半導体基板の第2の主面側の端部が前記第1の半導体領域と前記第2の半導体領域との境界に達していないことを特徴とする請求項17または18に記載の縦型ツェナーダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246036A JP5168765B2 (ja) | 2005-08-26 | 2005-08-26 | 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246036A JP5168765B2 (ja) | 2005-08-26 | 2005-08-26 | 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059800A JP2007059800A (ja) | 2007-03-08 |
JP5168765B2 true JP5168765B2 (ja) | 2013-03-27 |
Family
ID=37922995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005246036A Expired - Fee Related JP5168765B2 (ja) | 2005-08-26 | 2005-08-26 | 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5168765B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251925A (ja) * | 2007-03-30 | 2008-10-16 | Sanyo Electric Co Ltd | ダイオード |
KR20130139013A (ko) * | 2012-06-12 | 2013-12-20 | 한국전자통신연구원 | 반도체 소자 및 그의 제조 방법 |
JP2014187080A (ja) * | 2013-03-22 | 2014-10-02 | Panasonic Corp | 半導体素子、半導体装置及び複合モジュール |
JP2016062992A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54139489A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Zener diode |
JPS5585077A (en) * | 1978-12-21 | 1980-06-26 | Nec Home Electronics Ltd | Semi-conductor apparatus |
JPH02256279A (ja) * | 1988-12-30 | 1990-10-17 | Sanken Electric Co Ltd | アバランシェ降伏型接合を有する半導体装置 |
JP2002009082A (ja) * | 2000-06-21 | 2002-01-11 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
JP4016595B2 (ja) * | 2000-12-12 | 2007-12-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
JP5072146B2 (ja) * | 2001-05-23 | 2012-11-14 | ローム株式会社 | 可変容量ダイオード及びその製造方法 |
JP2003249663A (ja) * | 2002-02-25 | 2003-09-05 | Nec Kansai Ltd | 半導体装置およびその製造方法 |
JP2004140158A (ja) * | 2002-10-17 | 2004-05-13 | Nec Kansai Ltd | 静電サージ保護用ダイオード |
-
2005
- 2005-08-26 JP JP2005246036A patent/JP5168765B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007059800A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6049784B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
EP2985790B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US7952143B2 (en) | Semiconductor device having IGBT and diode | |
JP6072432B2 (ja) | 半導体装置及びその製造方法 | |
TWI418011B (zh) | 電晶體式保護裝置及半導體積體電路 | |
JP2009188178A (ja) | 半導体装置 | |
JP2015177010A (ja) | 半導体装置およびその製造方法 | |
JP2004363327A (ja) | 半導体装置 | |
JP2018503268A (ja) | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 | |
JP5751763B2 (ja) | 半導体装置 | |
JP2012191053A (ja) | 半導体装置およびその製造方法 | |
JP5168765B2 (ja) | 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード | |
WO2008130933A1 (en) | A high current steering esd protection zener diode and method | |
JP2009043782A (ja) | 半導体装置及びその製造方法 | |
JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
JP2013251467A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100940643B1 (ko) | 반도체 소자의 제조방법 | |
JP5228308B2 (ja) | 半導体装置の製造方法 | |
JP2008182121A (ja) | 半導体装置及びその製造方法 | |
JP6289600B2 (ja) | 半導体装置 | |
JP4222092B2 (ja) | 半導体ウェハ、半導体装置および半導体装置の製造方法 | |
JP2021136241A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3402244B2 (ja) | 横型mos素子を含む半導体装置 | |
JP7405230B2 (ja) | スイッチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |