JP6398861B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6398861B2
JP6398861B2 JP2015097721A JP2015097721A JP6398861B2 JP 6398861 B2 JP6398861 B2 JP 6398861B2 JP 2015097721 A JP2015097721 A JP 2015097721A JP 2015097721 A JP2015097721 A JP 2015097721A JP 6398861 B2 JP6398861 B2 JP 6398861B2
Authority
JP
Japan
Prior art keywords
region
impurity
semiconductor substrate
layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015097721A
Other languages
English (en)
Other versions
JP2016213390A (ja
Inventor
肇 束原
肇 束原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015097721A priority Critical patent/JP6398861B2/ja
Publication of JP2016213390A publication Critical patent/JP2016213390A/ja
Application granted granted Critical
Publication of JP6398861B2 publication Critical patent/JP6398861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明が開示する技術は、半導体装置の製造方法に関する。
半導体基板の表面側に表面構造が形成されている縦型半導体装置において、半導体基板の裏面側に拡散層を形成する場合がある。このような半導体装置を製造する際は、まず、半導体基板の表面側に表面構造が形成され、次いで、半導体基板の裏面側に不純物が注入され、その後、半導体基板の裏面にレーザ照射を行うことで注入された不純物が活性化される。この製造方法では、半導体基板の裏面からレーザ照射を行う際に、レーザの非照射面側(すなわち、半導体基板の表面側)の温度が上昇して、表面構造にダメージを与える場合がある。このため、半導体基板へのレーザ照射による非照射面側の温度上昇を抑制する技術が開発されている(例えば、特許文献1)。
特許文献1の製造方法では、第1のレーザパルスと第2のレーザパルスを、半導体基板の裏面に照射する。第1のレーザパルスは半導体レーザ発振器から射出され、第2のレーザパルスは固体レーザ発振器から射出される。第2のレーザパルスのパルス幅は第1のレーザパルスのパルス幅よりも狭く、第2のレーザパルスのピークパワーは第1のレーザパルスのピークパワーよりも高い。また、第1のレーザパルスの立下り(入射終了)時間と第2のレーザパルスの立上り(入射開始)時間が予め設定されている。これらの時間を調整することで、半導体基板の裏面側に拡散層を形成しながら、非照射面側(半導体基板の表面側)の温度が許容上限温度を超えないように構成されている。
特開2014−36110号公報
特許文献1では、パルス幅及びピークパワーが異なる2つのレーザパルスを用いることで、半導体基板の非照射面側の温度が許容上限温度を超えないようにしている。このために、2つのレーザ発振器が必要であるとともに、2つのレーザ発振器の入射(出力)開始時間及び終了時間のそれぞれを制御する必要がある。このため、半導体基板の裏面にレーザを照射する際のレーザ発振器の出力制御が複雑化する。
本明細書が開示する製造方法は、半導体基板の表面側の第1領域に表面構造が形成され、半導体基板の裏面側の第2領域に拡散層が形成される縦型半導体装置の製造方法であり、半導体基板内の第1領域と第2領域との間の第3領域に第1不純物を注入する第1不純物注入工程と、半導体基板の裏面側から、第2領域に第2不純物を注入する第2不純物注入工程と、第1不純物注入工程および第2不純物注入工程の後で、半導体基板の裏面側から半導体基板にレーザを照射し、第2不純物を活性化させるアニール工程と、を有している。第1不純物は、第3領域の導電型に影響を与えない不純物であり、第2不純物は、第2領域の導電型に影響を与える不純物である。第1不純物注入工程によって第3領域に形成される結晶欠陥が、アニール工程によって再結晶化する。
上記の構成によると、アニール工程中の半導体基板の表面側の温度上昇は、第3領域に第1不純物を注入することにより形成される結晶欠陥により抑制することができる。このため、半導体基板に照射するレーザのパルス幅や照射時間等を複雑に制御しなくても、半導体基板の裏面側に拡散層を形成しながら、半導体基板の表面側の温度上昇を抑制することができる。なお、第1不純物は第3領域の導電型に影響を与えず、また、第1不純物を注入することによる結晶欠陥はアニール工程によって再結晶化される。このため、第3領域に第1不純物を注入することによる半導体装置の特性変化を抑制することができる。
実施例1に係る半導体装置に製造方法によって製造される半導体装置の断面図である。 実施例の半導体装置の製造工程を示す図である(1)。 実施例の半導体装置の製造工程を示す図である(2)。 実施例の半導体装置の製造工程を示す図である(3)。 実施例の半導体装置の製造工程を示す図である(4)。 実施例の半導体装置の製造工程を示す図である(5)。
本明細書が開示する半導体装置の製造方法の一実施例について、図面を参照して説明する。まず、本実施例に係る製造方法によって製造される半導体装置10について説明する。半導体装置10は、縦型の半導体装置であり、半導体基板100の深さ方向に電流が流れるようになっている。図1に示すように、半導体装置10は、半導体基板100と、半導体基板100の表面100aに接する表面電極141と、半導体基板100の裏面100bに接する裏面電極142とを備えている。半導体基板100は、p型のコレクタ層101と、n型のバッファ層103と、n型のドリフト層102と、p型の第1ボディ層104と、n型のエミッタ層105と、p型の第2ボディ層106とを備えている。第1ボディ層104は、ドリフト層102の表面に接している。第2ボディ層106は、第1ボディ層104の表面の一部に設けられるとともに、半導体基板100の表面100aに露出している。エミッタ層105は、第1ボディ層104の表面の一部に設けられるとともに、半導体基板100の表面100aに露出している。エミッタ層105は、第1ボディ層104によってドリフト層102と分離されている。バッファ層103は、ドリフト層102の裏面に接する。コレクタ層101は、バッファ層103の裏面に接するとともに、半導体基板100の裏面100bに露出している。エミッタ層105および第2ボディ層106は、表面電極141に接している。コレクタ層101は、裏面電極142に接している。半導体基板100は、表面100a側に単結晶シリコン層を有し、裏面側にポリシリコン層を有する積層された基板である。コレクタ層101とバッファ層103は、ポリシリコン層内に形成されている。ドリフト層102と、第1ボディ層104と、エミッタ層105と、第2ボディ層106は、単結晶シリコン層内に形成されている。バッファ層103とドリフト層102との界面は、ポリシリコン層と単結晶シリコン層との界面に一致する。
半導体基板100の表面100a側には、トレンチゲート120が形成されている。トレンチゲート120は、半導体基板100の表面100aから第1ボディ層104を貫通してドリフト層102に至るトレンチ121と、トレンチ121の内壁面に形成されたゲート絶縁膜122と、ゲート絶縁膜122に覆われてトレンチ121内に充填されているゲート電極123とを備えている。ゲート電極123は、エミッタ層105とドリフト層102を分離している範囲の第1ボディ層104に、ゲート絶縁膜122を介して対向している。
ドリフト層102内には、ライフタイム制御領域110が形成されている。ライフタイム制御領域110は、トレンチゲート120の下端より下方に形成されている。ライフタイム制御領域110は、その周囲に比べて結晶欠陥密度が高い領域である。以下の説明では、半導体基板100の表面100aからライフタイム制御領域110の下端までの領域を領域D1(第1領域の一例)とする。また、半導体基板100の裏面100bからバッファ層103の上端までの領域を領域D2(第2領域の一例)とする。
次に、図2〜図6を用いて、半導体装置10の製造方法の一例について説明する。まず半導体基板100に対して、種々の加工を施すことによって、図2に示すように、半導体基板100の表面100a側の領域D1に表面構造を形成する。すなわち、第1ボディ層104と、エミッタ層105と、第2ボディ層106と、トレンチゲート120と、表面電極141と、ライフタイム制御領域110を形成する。
次に、図3に示すように、半導体基板100の裏面100b側から第1不純物を注入する(第1不純物注入工程)。第1不純物は、注入された領域の導電型(すなわち、p型又はn型)に影響を与えない不純物であり、本実施例ではSiイオンが用いられる。第1不純物は、イオン注入装置(図示省略)を用いて注入される。なお、後述する第2不純物及び第3不純物の注入についても、イオン注入装置が用いられる。第1不純物が注入された領域には、結晶欠陥が形成され、熱緩衝層220となる。第1不純物が注入される領域の深さ(半導体基板100の裏面100bからの距離)は、イオン注入装置の加速電圧を制御することで調整することができる。本実施例では、イオン注入装置の加速電圧は、第1不純物が、領域D1と領域D2の間の領域D3に注入されるように制御されている。すなわち、領域D3は、ドリフト層102内のライフタイム制御領域110よりは、半導体基板100の裏面100b側に位置する。また、領域D3は、コレクタ層101及びバッファ層103が形成される領域D2よりは、半導体基板100の表面100a側に位置する。
領域D3へ注入される第1不純物の注入量は、イオン注入装置の電流量を制御することで調整することができる。第1不純物の注入量を制御することで、領域D3に形成される熱緩衝層220の熱伝導率を制御することができる。例えば、本実施例において、1×1012〜1×1015[cm−2]程度の第1不純物を領域D3に注入すると、熱緩衝層220の熱伝導率を半導体基板100の熱伝導率の1/50程度に調整することができる。2×1015[cm−2]以上の第1不純物を領域D3に注入すると、熱緩衝層220の熱伝導率を半導体基板100の熱伝導率の1/500程度に調整することができる。本実施例において、第1不純物注入工程時のイオン注入装置の電流量は、後述する第1アニール工程時に、半導体基板100の表面100a側(領域D1(ライフタイム制御領域110を含む))の温度が所定温度以下になるように制御されている。所定温度とは、領域D1のライフタイム制御領域110以外の領域においては、耐熱限界温度(200〜300℃)以下であり、ライフタイム制御領域110においては、ライフタイム制御領域110の結晶欠陥が回復する温度である。
次に、図4に示すように、半導体基板100の裏面100b側からn型の第2不純物を注入する(第2不純物注入工程)。第2不純物は、注入された領域の導電型(すなわち、n型)に影響を与える不純物であり、本実施例ではリンイオンが用いられる。ここでは、バッファ層103の深さで注入された第2不純物が停止するように、イオン注入装置の加速電圧が制御される。これにより、バッファ層103が形成される領域203に第2不純物が停止する。次に、半導体基板100の裏面100b側からp型の第3不純物を注入する(第3不純物注入工程)。第3不純物は、注入された領域の導電型(すなわち、p型)に影響を与える不純物であり、本実施例ではボロンイオンが用いられる。ここでは、コレクタ層101の深さで注入された第3不純物が停止するように、イオン注入装置の加速電圧を制御する。これにより、コレクタ層101が形成される領域201に第3不純物が停止する。
次に、図5に示すように、半導体基板100の裏面100bの全域にレーザを照射する(第1アニール工程)。本実施例では、レーザアニール装置(図示省略)を用いてレーザを照射する。第1アニール工程では、領域D2内の第2不純物及び第3不純物が十分に加熱されるようにレーザアニール装置の出力を制御する。これにより、第2不純物及び第3不純物を拡散、活性化させる。この結果、領域D2にn型のバッファ層103及びp型のコレクタ層101が形成される。上述のように、熱緩衝層220の熱伝導率は半導体基板100の熱伝導率よりも小さい。このため、第1アニール工程時のレーザの非照射面側(領域D1(ライフタイム制御領域110を含む))への熱伝導は、熱緩衝層220により抑制される。この結果、ドリフト層102内に熱緩衝層220がない場合と比較して、半導体基板100の表面100a側の温度上昇が抑制される。
次に、図6に示すように、半導体基板100の裏面100bの全域に対して照射されるレーザアニール装置の出力を変更する(第2アニール工程)。具体的には、熱緩衝層220の温度がおよそ750℃となるようにレーザアニール装置の出力を変更する。熱緩衝層220の温度がおよそ750℃になることで、熱緩衝層220に注入されている第1不純物が再結晶化し、均質になる。即ち、熱緩衝層220は消失する。領域D2に注入されていた第1不純物は、Siイオンであるため、加熱されて再結晶化しても、熱緩衝層220が形成される前の領域D3の導電型に影響を与えない。即ち、熱緩衝層220が消失すると、領域D3は、ドリフト層102と略同一の性質を持つ半導体層になる。
次に、半導体基板100の裏面100b上に、スパッタリング等によってAlSi層を形成する。その後、AlSi層上に、他の金属層(例えば、Ni層、Au層)を積層する。これによって、裏面電極142を形成する。裏面電極142を形成することで、図1に示す半導体装置10が完成する。
上記の説明から明らかなように、本実施例の半導体装置10の製造方法では、第1アニール工程よりも前に、第1不純物注入工程を実施して、ドリフト層102内の領域D2に熱緩衝層220を形成している。熱緩衝層220の熱伝導率は、半導体基板100の熱伝導率よりも十分に低い。このため、第1アニール工程時の非照射面側(領域D1(ライフタイム制御領域110を含む))の温度上昇が抑制される。具体的には、領域D1(ライフタイム制御領域110を除く)の温度が耐熱限界温度(200〜300℃)以下に抑制されており、ライフタイム制御領域110の温度がライフタイム制御領域110の結晶欠陥が回復する温度以下に抑制されている。この結果、第1アニール工程時に、領域D1内の素子構造の損傷及びライフタイム制御領域110中の結晶欠陥の意図しない回復を抑制することができる。また、熱緩衝層220の熱伝導率を調整することで、半導体基板100の非照射面側の温度を調整することができるため、レーザアニール装置の出力制御を複雑に行う必要はない。
また、第2アニール工程により、第1不純物注入工程で形成された熱緩衝層220は消失する。第1不純物は、再結晶化しても、熱緩衝層220が形成される前の領域D3の導電型に影響を与えない。このため、熱緩衝層220によって半導体装置10の電気的特性が変化することを抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記の実施例では、熱緩衝層220を形成する第1不純物は、半導体基板100の裏面100b側から注入されている。しかしながら、第1不純物は、半導体基板100の表面構造を形成する過程において、半導体基板100の表面100a側から注入されてもよい。この場合、半導体基板100に注入する第1不純物としては、H又はHeが好ましい。H又はHeは、比較的質量が小さいため、半導体基板100の表面100a側からより深い領域に注入しやすいためである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
100:半導体基板
100a:表面
100b:裏面
101:コレクタ層
102:ドリフト層
103:バッファ層
104:第1ボディ層
105:エミッタ層
106:第2ボディ層
110:ライフタイム制御領域
120:トレンチゲート
121:トレンチ
122:ゲート絶縁膜
123:ゲート電極
141:表面電極
142:裏面電極
201、203:領域
220:熱緩衝層
D1、D2、D3:領域

Claims (1)

  1. 半導体基板の表面側の第1領域に表面構造が形成され、前記半導体基板の裏面側の第2領域に拡散層が形成される縦型半導体装置の製造方法であって、
    前記半導体基板内の前記第1領域と前記第2領域との間の第3領域に第1不純物を注入して、前記第3領域に結晶欠陥を形成する第1不純物注入工程と、
    前記半導体基板の前記裏面側から、前記第2領域に第2不純物を注入する第2不純物注入工程と、
    前記第1不純物注入工程および前記第2不純物注入工程の後で、前記半導体基板の前記裏面側から前記半導体基板にレーザを照射し、前記第2不純物を活性化させる第1アニール工程と、
    前記第1アニール工程の後で、前記半導体基板の前記裏面側から前記半導体基板にレーザを照射し、前記第1不純物注入工程によって前記第3領域に形成される前記結晶欠陥を再結晶化させる第2アニール工程と、を有しており、
    前記第1不純物は、前記第3領域の導電型に影響を与えない不純物であり、
    前記第2不純物は、前記第2領域の導電型に影響を与える不純物である、半導体装置の製造方法。
JP2015097721A 2015-05-12 2015-05-12 半導体装置の製造方法 Active JP6398861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015097721A JP6398861B2 (ja) 2015-05-12 2015-05-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015097721A JP6398861B2 (ja) 2015-05-12 2015-05-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016213390A JP2016213390A (ja) 2016-12-15
JP6398861B2 true JP6398861B2 (ja) 2018-10-03

Family

ID=57552097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015097721A Active JP6398861B2 (ja) 2015-05-12 2015-05-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6398861B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7506628B2 (ja) 2021-03-24 2024-06-26 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127235B2 (ja) * 2007-01-10 2013-01-23 株式会社豊田中央研究所 半導体装置の製造方法
JP5203667B2 (ja) * 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP6037495B2 (ja) * 2011-10-17 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2014195004A (ja) * 2013-03-29 2014-10-09 Sumitomo Heavy Ind Ltd 半導体素子の製造方法及び半導体素子の製造装置
JP6143591B2 (ja) * 2013-07-16 2017-06-07 住友重機械工業株式会社 半導体装置の製造方法及び製造装置

Also Published As

Publication number Publication date
JP2016213390A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP6037012B2 (ja) 半導体装置および半導体装置の製造方法
JP6281642B2 (ja) 半導体装置および半導体装置の製造方法
JP6547724B2 (ja) 半導体装置の製造方法
US9397206B2 (en) Semiconductor device and method for manufacturing the same
JP2006351659A (ja) 半導体装置の製造方法
JP5621493B2 (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP2016086136A (ja) 半導体装置の製造方法
JP6398861B2 (ja) 半導体装置の製造方法
JP5700025B2 (ja) 半導体装置とその製造方法
TW201532272A (zh) 半導體裝置及半導體裝置的製造方法
JP2008270243A (ja) 半導体デバイスの製造方法
WO2015037101A1 (ja) 半導体装置とその製造方法
JP6870286B2 (ja) 炭化珪素半導体装置の製造方法
JP5692241B2 (ja) 逆阻止型半導体素子の製造方法
JP2017055046A (ja) 半導体装置の製造方法
US9786763B2 (en) Semiconductor device and manufacturing method thereof
JP5648379B2 (ja) 半導体装置の製造方法
JP6112071B2 (ja) 半導体装置の製造方法
JP2018107190A (ja) 半導体装置の製造方法
JP2019102773A (ja) 半導体装置の製造方法
JP6816624B2 (ja) 半導体装置の製造方法
JP5751106B2 (ja) 半導体装置の製造方法
JP6958088B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R151 Written notification of patent or utility model registration

Ref document number: 6398861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151