JP2016086136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016086136A JP2016086136A JP2014219870A JP2014219870A JP2016086136A JP 2016086136 A JP2016086136 A JP 2016086136A JP 2014219870 A JP2014219870 A JP 2014219870A JP 2014219870 A JP2014219870 A JP 2014219870A JP 2016086136 A JP2016086136 A JP 2016086136A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- type impurity
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】n型半導体領域を電極に対して低抵抗で接触させる方法を提供する。【解決手段】 半導体装置を製造する方法が提供される。この方法は、半導体基板にn型不純物を注入する工程と、前記n型不純物が注入された範囲内の前記半導体基板の表面を熱処理によって酸化させることによって、前記表面に酸化膜を形成する工程と、前記表面から前記酸化膜を除去する工程と、前記酸化膜を除去した後に、前記表面に接触する電極を形成する工程を有する。【選択図】図8
Description
本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献1には、IGBTとダイオードの機能を合わせ持つ半導体装置(RC−IGBT:Reverse Conducting−Insulated Gate Bipolar Transistor)の製造方法が開示されている。この製造方法では、半導体基板の裏面に、n型不純物及びp型不純物が注入される。その後、半導体基板の裏面に対してレーザアニールが実施される。これによって、半導体基板中の不純物が活性化し、半導体基板の裏面に露出する半導体領域にn型のカソード領域とp型のコレクタ領域が形成される。その後、半導体基板の裏面に、カソード領域及びコレクタ領域に接触する電極が形成される。
電極をn型半導体領域に低抵抗で接触させるためには、半導体基板の表面におけるn型不純物濃度が高い必要がある。特許文献1のように、n型不純物が注入された範囲の半導体領域に対してレーザアニールを実施すると、n型不純物が活性化する一方で、n型不純物が半導体基板中で拡散する。このため、半導体基板の表面において高いn型不純物濃度を得ることができない。また、レーザアニール以外のアニール方法(例えば、炉を用いたアニール)を用いて活性化を行ったとしても、半導体基板中でn型不純物が拡散し、半導体基板の表面において高いn型不純物濃度を得ることができない。このため、従来は、アニールによる拡散の影響を考慮して、アニール前に半導体基板に対して極めて高濃度にn型不純物を注入する必要があった。半導体基板に高濃度にn型不純物を注入すると、半導体基板中に結晶欠陥が生じ、半導体基板の導電率が低下してしまう。
本明細書は、半導体装置を製造する方法を開示する。この方法は、半導体基板にn型不純物を注入する工程と、前記n型不純物が注入された範囲内の前記半導体基板の表面を熱処理によって酸化させることによって、前記表面に酸化膜を形成する工程と、前記表面から前記酸化膜を除去する工程と、前記酸化膜を除去した後に、前記表面に接触する電極を形成する工程を有する。
上記の熱処理を実施すると、半導体基板に注入されたn型不純物が活性化するとともに、半導体基板中でn型不純物が拡散する。その一方で、熱処理によって半導体基板を酸化させると、酸化膜中のn型不純物(すなわち、酸化する前の半導体領域中に存在していたn型不純物)が、半導体基板側に排出される。このため、この方法によれば、酸化膜と半導体基板との境界面の近傍の半導体領域において、高いn型不純物濃度を得ることができる。その後に、酸化膜を除去すると、n型不純物濃度が高い表面を露出させることができる。このように、この方法によれば、半導体基板の表面において、高いn型不純物濃度を得ることができる。条件によっては、半導体基板の表面におけるn型不純物濃度が、熱処理前よりも上昇する場合もある。その後、その表面に電極を形成することで、電極を半導体基板に対して低抵抗で接触させることができる。
図1は、本実施形態の方法によって製造される半導体装置10を示している。半導体装置10は、IGBTとダイオードを備えるRC−IGBTである。半導体装置10は、半導体基板12と、半導体基板12の上面12a及び下面12bに形成された電極、絶縁体等によって構成されている。
半導体基板12は、シリコンにより形成されている。半導体基板12の上面12aには、複数のトレンチ40が凹状に形成されている。各トレンチ40は、互いに平行に伸びている。各トレンチ40の内面は、ゲート絶縁膜42に覆われている。各トレンチ40の内部には、ゲート電極44が配置されている。ゲート電極44は、ゲート絶縁膜42によって半導体基板12から絶縁されている。ゲート電極44の上面は、層間絶縁膜47に覆われている。
半導体基板12の上面12aには、上部電極60が形成されている。上部電極60は、層間絶縁膜47によってゲート電極44から絶縁されている。半導体基板12の下面12bには、下部電極62が形成されている。下部電極62は、複数の金属層が積層された積層構造を有している。下部電極62の中の最も半導体基板12側の金属層は、AlSi層である。
半導体基板12の内部には、エミッタ領域20、ボディ領域21、ドリフト領域28、バッファ領域30、コレクタ領域32及びカソード領域34が形成されている。
エミッタ領域20は、n型領域であり、半導体基板12の上面12aに露出している。エミッタ領域20は、上部電極60にオーミック接触している。エミッタ領域20は、ゲート絶縁膜42に接している。
ボディ領域21は、ボディコンタクト領域21aと低濃度ボディ領域21bを有している。ボディコンタクト領域21aは、高濃度のp型不純物を含有するp型領域である。ボディコンタクト領域21aは、半導体基板12の上面12aに露出している。ボディコンタクト領域21aは、エミッタ領域20に隣接している。ボディコンタクト領域21aは、上部電極60にオーミック接触している。低濃度ボディ領域21bは、ボディコンタクト領域21aよりもp型不純物濃度が低いp型領域である。低濃度ボディ領域21bは、エミッタ領域20とボディコンタクト領域21aの下側に形成されている。低濃度ボディ領域21bは、エミッタ領域20の下側において、ゲート絶縁膜42に接している。
ドリフト領域28は、エミッタ領域20よりも低濃度のn型不純物を含有するn型領域である。ドリフト領域28は、低濃度ボディ領域21bの下側に形成されている。ドリフト領域28は、低濃度ボディ領域21bによってエミッタ領域20から分離されている。ドリフト領域28は、低濃度ボディ領域21bの下側において、トレンチ40の下端部のゲート絶縁膜42と接している。
バッファ領域30は、ドリフト領域28よりも高濃度のn型不純物を含有するn型領域である。バッファ領域30は、ドリフト領域28の下側に形成されている。
コレクタ領域32は、高濃度のp型不純物を含有するp型領域である。コレクタ領域32は、バッファ領域30の下側に形成されている。コレクタ領域32は、半導体基板12の下面12bに露出している。コレクタ領域32は、下部電極62にオーミック接触している。
カソード領域34は、バッファ領域30よりも高濃度のn型不純物を含有するn型領域である。カソード領域34は、バッファ領域30の下側に形成されている。カソード領域34は、コレクタ領域32に隣接している。カソード領域34は、半導体基板12の下面12bに露出している。カソード領域34は、下部電極62にオーミック接触している。
半導体基板12には、エミッタ領域20、ボディ領域21、ドリフト領域28、バッファ領域30及びコレクタ領域32によって、上部電極60と下部電極62の間に接続されたIGBTが形成されている。半導体装置10がIGBTとして動作する場合には、上部電極60がエミッタ電極であり、下部電極62がコレクタ電極である。また、半導体基板12には、ボディ領域21、ドリフト領域28、バッファ領域30及びカソード領域34によって、上部電極60と下部電極62の間に接続されたダイオードが形成されている。半導体装置10がダイオードとして動作する場合には、上部電極60がアノード電極であり、下部電極62がカソード電極である。すなわち、ダイオードは、IGBTに対して逆並列に接続されている。
図2は、半導体基板12の厚み方向における不純物濃度分布を示している。図2の実線のグラフは、ドリフト領域28、バッファ領域30及びカソード領域34中におけるn型不純物濃度分布を示している。図2の破線のグラフは、コレクタ領域32中におけるp型不純物濃度分布を示している。図2に示すように、カソード領域34中のn型不純物濃度は、下面12b側ほど高くなるように分布している。下面12bにおけるn型不純物濃度は、1×1020cm−3よりも高い。コレクタ領域32中のp型不純物濃度は、カソード領域34中のn型不純物濃度よりも低い。また、コレクタ領域32中のp型不純物濃度は、下面12b側ほど低くなるように分布している。
次に、半導体装置10の製造方法について説明する。半導体装置10は、ドリフト領域28と略同じn型不純物濃度を有するn型の半導体基板12から製造される。まず、半導体基板12に対して種々の加工を施すことによって、図3に示すように、半導体装置10の上面側の構造を形成する。
次に、半導体基板12の下面12bの全域に対して、n型不純物を注入する。ここでは、バッファ領域30の深さでn型不純物が停止するようにエネルギーを調節してn型不純物を注入する。その後、半導体基板12の下面12bに対してレーザアニールを行い、半導体基板12の下面12b近傍の半導体領域を加熱する。これによって、バッファ領域30の深さに注入されたn型不純物が活性化し、図4に示すようにバッファ領域30が形成される。
次に、図5に示すように、半導体基板12の下面12bの全域に対して、p型不純物(本実施例では、ボロン)を注入する(第1注入工程)。ここでは、コレクタ領域32の深さ(すなわち、バッファ領域30よりも下側の深さ(下面12bのごく近傍の深さ))でp型不純物が停止するように注入エネルギーを調節して、p型不純物を注入する。これによって、半導体基板12の下面12bに露出する範囲に、高濃度のp型不純物を含有する領域32(後にコレクタ領域32となる領域)が形成される。
次に、図6に示すように、半導体基板12の下面12bのうち、カソード領域34を形成すべき領域に対して、n型不純物(本実施例では、リン)を注入する(第2注入工程)。ここでは、カソード領域34の深さ(すなわち、バッファ領域30よりも下側の深さ(下面12bのごく近傍の深さ))でn型不純物が停止するように、注入エネルギーを調節して、n型不純物を注入する。これによって、半導体基板12の下面12bに露出する範囲に、高濃度のn型不純物を含有する領域34(後にカソード領域34となる領域)が形成される。なお、第2注入工程では、第1注入工程で注入したp型不純物よりも高濃度にn型不純物を注入する。このため、第2注入工程でn型不純物が注入された領域34では、n型不純物がp型不純物よりも高濃度に存在する。
図7は、領域32及び領域34に対する不純物注入後における不純物濃度分布を示している。図示するように、領域34内では、ガウス分布状にn型不純物が分布する。領域34内のn型不純物濃度のピーク値は、1×1020cm−3より大きい。但し、下面12bにおけるn型不純物濃度は、1×1020cm−3より小さい。また、領域32内では、ガウス分布状にp型不純物が分布する。領域32内のp型不純物濃度は、領域34内のn型不純物濃度よりも小さい。
次に、O2雰囲気中で、半導体基板12の下面12bに対してレーザアニールを行う(以下、酸化アニールという)。すなわち、下面12b近傍の半導体領域を加熱する。これによって、領域32及び領域34中の不純物が活性化し、コレクタ領域32及びカソード領域34が形成される。なお、ここでは、領域32及び領域34を一時的に溶融させ、その後、これらを凝固させることで、コレクタ領域32及びカソード領域34を形成する。このように半導体領域を溶融させると、溶融した範囲内に不純物が拡散し、溶融した範囲内で不純物濃度が均一化される。このため、酸化アニール後に、図9に示すように、カソード領域34中のn型不純物濃度分布が、略矩形のボックス分布に変化する。また、図9に示すように、コレクタ領域32中のp型不純物濃度分布が、略矩形のボックス分布に変化する。
また、O2雰囲気中で半導体基板12の下面12bを加熱すると、下面12bにおいて半導体基板12が酸化し、図8に示すように下面12bに酸化膜(SiO2膜)36が形成される。半導体基板12が酸化する際に、酸化される範囲内の半導体領域中に存在するn型不純物(すなわち、リン)が、酸化していない半導体領域に排出される。このため、酸化膜36の形成後に、酸化膜36と半導体基板12の境界(すなわち、下面12b)において、n型不純物濃度が高くなる。このため、図9に示すように、酸化膜36に覆われた半導体基板12の下面12bにおいて、高いn型不純物濃度が得られる。本実施形態では、酸化アニール実施前においては図7に示すように下面12bにおけるn型不純物濃度が1×1020cm−3より小さいのに対し、酸化アニール実施後には図9に示すように下面12bにおけるn型不純物濃度が1×1020cm−3より大きくなる。
他方、上述した酸化膜36から半導体領域への不純物の排出は、n型不純物では生じるものの、p型不純物では生じない。したがって、図9に示すように、下面12bにおけるp型不純物の濃度は、酸化アニールを実施しても上昇しない。上述したように酸化アニール時にコレクタ領域32中でp型不純物濃度が均一化されるため、下面12bにおけるp型不純物濃度は酸化アニールによって少し低下する。
次に、酸化アニールで形成された酸化膜36を、フッ酸を用いたウェットエッチングによって除去する。これによって、半導体基板12の下面12bを露出させる。
次に、半導体基板12の下面12b上に、スパッタリング等によってAlSi層を形成する。その後、AlSi層上に、他の金属層(例えば、Ni層、Au層等)を積層する。これによって、下部電極62を形成する。下部電極62を形成することで、図1に示す半導体装置10が完成する。カソード領域34の下面12bにおけるn型不純物濃度が高いので、下部電極62(すなわち、AlSi層)はカソード領域34に対して低抵抗でオーミック接触する。また、コレクタ領域32の下面12bにおけるp型不純物濃度は低いが、下部電極62(すなわち、AlSi層)は低濃度のp型領域に対して低抵抗でオーミック接触することができる。したがって、下部電極62は、コレクタ領域32に対しても低抵抗でオーミック接触する。
図10に、比較例として、非酸化雰囲気(アルゴン雰囲気等)にてカソード領域34とコレクタ領域32の活性化アニール(下面12bのレーザアニール)を行った場合の不純物濃度分布を示す。なお、この活性化アニールも、領域32、34を一旦溶融させ、その後凝固させるものである。非酸化雰囲気下で活性化アニールを行うと、図10に示すように、下面12bにおいて高いn型不純物濃度を得ることができない。図9と図10を比較することで明らかなように、実施形態の方法では、下面12bにおいてより高いn型不純物濃度(1×1020cm−3より高い濃度)を得ることができる。
以上に説明したように、実施形態の方法では、酸化アニール時にカソード領域34の下面12bにおけるn型不純物濃度が上昇する。このため、下部電極62をカソード領域34に対して低抵抗でオーミック接触させることができる。また、下面12bにおいて高いn型不純物濃度が得られるので、カソード領域34に対してそれほど高濃度にn型不純物を注入する必要がない。カソード領域34に対するn型不純物の注入量が少ないので、カソード領域34中に結晶欠陥が少ない。このため、カソード領域34の移動度が高い。したがって、この方法によれば、より損失が少ない半導体装置10を製造することができる。また、実施形態の方法では、カソード領域34とコレクタ領域32を一旦溶融させ、その後、これらを凝固させる。カソード領域34とコレクタ領域32の内部の結晶欠陥の多くは、これらが溶融して凝固する際に消滅する。これによって、カソード領域34とコレクタ領域32中の結晶欠陥がより少なくなっている。これによって、半導体装置10で損失がより生じ難くなっている。
なお、上述した実施形態の方法では、酸化アニールをレーザアニールによって実施したが、炉等を用いたアニールによって酸化アニールを実施してもよい。
また、上述した実施形態の方法では、RC−IGBTを製造したが、他の半導体装置を本明細書に開示の方法で製造してもよい。しかしながら、RC−IGBTの下部電極62のように、n型半導体領域とp型半導体領域の両方に対して低抵抗で接触することが求められる電極に対して、本明細書に開示の技術はより有用である。すなわち、n型半導体領域とp型半導体領域の両方に対して低抵抗で接触可能な電極材料は、AlSi等のごく一部の材料に限られる。AlSi等の電極材料に対してオーミック接触するために必要な不純物濃度は、p型半導体領域ではそれほど高くないが、n型半導体領域では高い。したがって、実施形態のように酸化アニールによってn型半導体領域の表面において高いn型不純物濃度を得ることで、AlSi等の電極材料に対してもn型半導体領域を低抵抗で接触させることができる。
また、上述した実施形態では、カソード領域34のn型不純物としてリンを用いたが、カソード領域34のn型不純物としてヒ素を用いてもよい。ヒ素も、酸化アニール時にリンと同様に酸化膜36から半導体領域に排出される。したがって、ヒ素を用いても、下面12bにおいて高いn型不純物濃度を得ることができる。
また、上述した実施形態では、O2雰囲気中で酸化アニールを行った。しかしながら、半導体基板12を酸化させるガスとしては、酸素の他に、水素と酸素の混合ガス等、種々の酸化ガスを用いることができる。
以下に、本明細書が開示する半導体装置の製造方法の構成を列挙する。本明細書の一例の方法により製造される半導体装置は、ダイオードとIGBTを有する。この方法は、半導体基板にp型不純物を注入する工程をさらに有する。熱処理によって、n型不純物が注入された範囲内にダイオードのカソード領域が形成されるとともにp型不純物が注入された範囲内にIGBTのコレクタ領域が形成される。電極が、カソード領域とコレクタ領域に接触する。
本明細書の一例の方法においては、熱処理では、表面に光を照射して表面に露出する半導体領域を溶融させ、その後、半導体領域を凝固させる。
このような構成によれば、溶融させた範囲に存在する結晶欠陥の数を減少させることができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10:半導体装置
12:半導体基板
20:エミッタ領域
21:ボディ領域
28:ドリフト領域
30:バッファ領域
32:コレクタ領域
34:カソード領域
36:酸化膜
40:トレンチ
42:ゲート絶縁膜
44:ゲート電極
47:層間絶縁膜
60:上部電極
62:下部電極
12:半導体基板
20:エミッタ領域
21:ボディ領域
28:ドリフト領域
30:バッファ領域
32:コレクタ領域
34:カソード領域
36:酸化膜
40:トレンチ
42:ゲート絶縁膜
44:ゲート電極
47:層間絶縁膜
60:上部電極
62:下部電極
Claims (3)
- 半導体装置を製造する方法であって、
半導体基板にn型不純物を注入する工程と、
前記n型不純物が注入された範囲内の前記半導体基板の表面を熱処理によって酸化させることによって、前記表面に酸化膜を形成する工程と、
前記表面から前記酸化膜を除去する工程と、
前記酸化膜を除去した後に、前記表面に接触する電極を形成する工程、
を有する方法。 - 前記方法により製造される半導体装置が、ダイオードとIGBTを有し、
前記方法が、前記半導体基板にp型不純物を注入する工程をさらに有し、
前記熱処理によって、前記n型不純物が注入された範囲内に前記ダイオードのカソード領域が形成されるとともに前記p型不純物が注入された範囲内に前記IGBTのコレクタ領域が形成され、
前記電極が、前記カソード領域と前記コレクタ領域に接触する、
請求項1の方法。 - 前記熱処理では、前記表面に光を照射して前記表面に露出する半導体領域を溶融させ、その後、前記半導体領域を凝固させる請求項1または2の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219870A JP2016086136A (ja) | 2014-10-29 | 2014-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219870A JP2016086136A (ja) | 2014-10-29 | 2014-10-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016086136A true JP2016086136A (ja) | 2016-05-19 |
Family
ID=55973305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014219870A Pending JP2016086136A (ja) | 2014-10-29 | 2014-10-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016086136A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056211A (ja) * | 2016-09-26 | 2018-04-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2019102773A (ja) * | 2017-12-08 | 2019-06-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
WO2021220965A1 (ja) * | 2020-04-28 | 2021-11-04 | 株式会社デンソー | 半導体装置 |
-
2014
- 2014-10-29 JP JP2014219870A patent/JP2016086136A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056211A (ja) * | 2016-09-26 | 2018-04-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2019102773A (ja) * | 2017-12-08 | 2019-06-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
WO2021220965A1 (ja) * | 2020-04-28 | 2021-11-04 | 株式会社デンソー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5724887B2 (ja) | 半導体装置 | |
JP6281642B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
TWI574408B (zh) | 絕緣閘極雙極性電晶體及其製造方法 | |
JP2011124566A (ja) | 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法 | |
JP5621493B2 (ja) | 半導体装置の製造方法 | |
JP5866827B2 (ja) | 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP5600985B2 (ja) | 電力半導体装置の製造方法 | |
JP2016086136A (ja) | 半導体装置の製造方法 | |
JP2017126724A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6654189B2 (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
JP2009141304A (ja) | 半導体装置とその製造方法 | |
JP6726822B2 (ja) | 半導体装置の製造方法 | |
JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
JP5648379B2 (ja) | 半導体装置の製造方法 | |
JP6112071B2 (ja) | 半導体装置の製造方法 | |
JP5636751B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
JP6935373B2 (ja) | 半導体装置 | |
JP5588270B2 (ja) | 半導体装置及びその製造方法 | |
JP6398861B2 (ja) | 半導体装置の製造方法 | |
JP5633328B2 (ja) | 半導体装置の製造方法 | |
JP6740835B2 (ja) | 半導体装置の製造方法 | |
JP2019102773A (ja) | 半導体装置の製造方法 | |
JP2019033128A (ja) | 半導体装置の製造方法 |