JP5633328B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5633328B2 JP5633328B2 JP2010257370A JP2010257370A JP5633328B2 JP 5633328 B2 JP5633328 B2 JP 5633328B2 JP 2010257370 A JP2010257370 A JP 2010257370A JP 2010257370 A JP2010257370 A JP 2010257370A JP 5633328 B2 JP5633328 B2 JP 5633328B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- semiconductor device
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 239000000758 substrate Substances 0.000 claims description 113
- 238000001514 detection method Methods 0.000 claims description 94
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 71
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 48
- 239000012535 impurity Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000002834 transmittance Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 22
- 210000000746 body region Anatomy 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010000 carbonizing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体装置の製造方法に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として用いた半導体装置の製造方法としては、たとえば炭化珪素基板上にエピタキシャル成長層を形成し、その後イオン注入による不純物の導入、電極の形成等を実施する方法が知られている。これにより、所望の動作を達成可能な炭化珪素半導体装置が得られる（たとえば、特許文献１参照）。
しかし、半導体装置の素材として炭化珪素を採用した場合、以下のような問題が生じ得る。すなわち、半導体装置の一般的な製造設備は、珪素基板を用いることを前提として構成されている。また、製造効率を向上させる観点から、各製造工程においては、基板の搬送およびセットは自動化されている場合が多い。そして、各製造工程において基板が所望の位置にセットされていることは、たとえばレーザなどの光を基板がセットされるべき位置に照射し、当該光の基板による遮断あるいは反射をセンサにより検出することにより確認される。一方、炭化珪素基板は、珪素基板とは光の透過率および反射率が大きく異なっている。より具体的には、珪素基板は光の透過率が低いのに対し、炭化珪素基板は透明に近く光の透過率が珪素基板に比べて大幅に高い。
このような状況の下、炭化珪素基板を用いた半導体装置の製造に上記一般的な製造設備を用いた場合、炭化珪素基板の搬送およびセットが正しく認識されない。そのため、基板の搬送およびセットの自動化が妨げられる。これに対し、基板の認識に用いられる光源やセンサを炭化珪素基板に合わせて変更することにより、上記問題を解消することができる。しかし、半導体装置の製造設備において基板の認識は基板を搬送するたびに必要となるため、製造設備を炭化珪素基板に対応させるためには、製造設備の大幅な改造が必要となる。その結果、設備コストが増大し、半導体装置の製造コストが上昇するという問題が生じる。
本発明は上記問題に対応するためになされたものであって、その目的は設備コストの増大を抑制することが可能な半導体装置の製造方法を提供することである。
本発明に従った半導体装置の製造方法は、炭化珪素からなる基板を準備する工程と、基板の一方の主面上に炭化珪素とは光の透過率の異なる検出膜を形成する工程と、検出膜に光を照射することにより基板の存在を確認する工程と、存在が確認された基板に活性領域を形成する工程とを備えている。
ここで、検出膜に照射される光は特に限定されるものではないが、たとえば波長３６０ｎｍ〜８３０ｎｍ程度の可視光あるいは波長８３０ｎｍ程度〜１．１μｍ程度の赤外光を採用することができる。
本発明の半導体装置の製造方法においては、炭化珪素基板に基板の検出を容易にする検出膜が形成された上で基板の存在が確認され、当該基板に半導体装置の動作に寄与する活性領域が形成される。このように、炭化珪素基板に検出膜を形成することにより、一般的な製造設備において基板の検出が容易となり、設備の改造に伴う設備コストの増大を抑制することができる。なお、検出膜は、基板の一方の主面全体を覆うように形成されてもよいし、基板の一方の主面の一部を覆うように形成されてもよい。
上記半導体装置の製造方法においては、検出膜を形成する工程では、珪素からなる検出膜が形成されてもよい。これにより、珪素基板に対応した一般的な製造設備において基板を検出することが容易となる。
上記半導体装置の製造方法においては、活性領域を形成する工程は、基板にイオン注入を実施して不純物を導入する工程と、不純物が導入された基板を加熱することにより、不純物を活性化させる工程とを含んでいてもよい。そして、不純物を活性化させる工程よりも前に検出膜を除去する工程と、不純物を活性化させる工程よりも後に基板の上記一方の主面上に炭化珪素とは光の透過率の異なる第２の検出膜を形成する工程とをさらに備えていてもよい。
活性領域の形成は、イオン注入および活性化アニールにより達成することができる。この場合、上記珪素からなる検出膜は高温加熱が必要な活性化アニールを実施する工程において溶融し、半導体装置の製造に悪影響を与える可能性があるため、上述のように活性化アニールの前に一旦検出膜を除去し、活性化アニールの完了後に再度検出膜を形成してもよい。
上記半導体装置の製造方法においては、活性領域を形成する工程よりも後に、基板の他方の主面上に酸化膜を形成する工程をさらに備えていてもよい。そして、第２の検出膜を形成する工程では、酸化膜が形成された上記基板に、ポリシリコンからなる第２の検出膜が形成されてもよい。
ゲート電極およびゲート絶縁膜を有する半導体装置の製造においては、ゲート絶縁膜となる酸化膜が形成された後、ポリシリコンからなるゲート電極が酸化膜上に形成される場合がある。この場合、基板のゲート電極とは反対側の主面上（すなわち上記一方の主面上）にもポリシリコンからなる膜を形成し、これを第２の検出膜とすることにより、製造工程を簡略化することができる。
上記半導体装置の製造方法においては、検出膜を形成する工程では、炭素からなる検出膜が形成されてもよい。炭素からなる膜は耐熱性、耐食性に優れ、かつ比較的安価に形成することが可能であるため、上記検出膜として好適である。
上記半導体装置の製造方法においては、検出膜を形成する工程は、基板の上記一方の主面上に有機物膜を形成する工程と、有機物膜を熱処理する工程とを含んでいてもよい。
このような工程を採用することにより、炭素からなる検出膜を容易に形成することができる。より具体的には、たとえば有機物膜としてレジスト膜を採用し、これを窒素、アルゴンなどの不活性ガス雰囲気中において加熱して炭化することにより炭素からなる検出膜を容易に形成することができる。
上記半導体装置の製造方法においては、活性領域を形成する工程よりも後に基板の他方の主面上に酸化膜を形成する工程と、酸化膜を形成する工程よりも後に基板の上記一方の主面上に炭化珪素とは光の透過率の異なる第２の検出膜を形成する工程をさらに備えていてもよい。
炭素からなる検出膜を採用した場合、検出膜が残存した状態で基板を酸化処理して酸化膜を形成する工程が実施されると、検出膜は酸化されることにより除去される。そのため、酸化膜を形成する工程よりも後に、上述のように再度検出膜（第２の検出膜）を形成してもよい。なお、酸化膜を形成する工程よりも前に形成された上記検出膜は、酸化膜を形成する工程よりも前に予め除去されてもよいが、酸化膜を形成する工程において酸化して除去することにより、半導体装置の製造プロセスを簡略化することができる。
上記半導体装置の製造方法においては、第２の検出膜を形成する工程では、ポリシリコンからなる第２の検出膜が形成されてもよい。
ゲート電極およびゲート絶縁膜を有する半導体装置の製造においては、ゲート絶縁膜となる酸化膜が形成された後、ポリシリコンからなるゲート電極が酸化膜上に形成される場合がある。この場合、基板のゲート電極とは反対側の主面上（すなわち上記一方の主面上）にもポリシリコンからなる膜を形成し、これを第２の検出膜とすることにより、製造工程を簡略化することができる。
上記半導体装置の製造方法においては、上記基板の、上記一方の主面上に電極を形成する工程と、当該電極を形成する工程よりも前に、第２の検出膜を除去する工程とをさらに備えていてもよい。このように電極が形成されるべき基板の主面上に第２の検出膜が形成されている場合、当該電極の形成前に第２の検出膜を除去しておくことが好ましい。
上記半導体装置の製造方法においては、上記基板を準備する工程では、６インチ以上の直径を有する基板が準備されてもよい。６インチ以上の直径を有する基板が採用される場合、半導体装置の製造工程においては、枚葉式の製造設備（基板を一枚ずつ処理する製造設備）が用いられる場合が多くなる。そして、枚葉式の装置では基板に光を照射することにより基板の存在を確認する場合が多い。そのため、本発明の半導体装置の製造方法は、上記基板を準備する工程で６インチ以上の直径を有する基板が準備される場合に特に好適である。
なお、半導体装置の製造プロセスを考慮すると、検出膜の材質を選択するための条件としては、高温（少なくとも５００℃程度）において安定であること、炭化珪素と反応しにくいこと、フッ酸、ＳＰＭ（Ｓｕｌｆｕｒｉｃ Ａｃｉｄ／Ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ ｍｉｘｔｕｒｅ：硫酸過酸化水素水）、王水、アルカリなどに腐食されにくいことなどが挙げられる。これらの条件を満たし、かつ炭化珪素に含まれる元素であるため半導体装置中への混入により半導体装置の特性に影響を与える可能性が小さいため、珪素、炭素などからなる検出膜の採用が好ましい。
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、設備コストの増大を抑制することが可能な半導体装置の製造方法を提供することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１について説明する。図１を参照して、本発明の半導体装置の製造方法により製造される半導体装置の一例であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１００は、導電型がｎ型（第１導電型）である炭化珪素基板１と、炭化珪素からなり導電型がｎ型であるバッファ層２と、炭化珪素からなり導電型がｎ型のドリフト層３と、導電型がｐ型（第２導電型）の一対のｐ型ボディ領域４と、導電型がｎ型のｎ＋領域５と、導電型がｐ型のｐ＋領域６とを備えている。
まず、本発明の一実施の形態である実施の形態１について説明する。図１を参照して、本発明の半導体装置の製造方法により製造される半導体装置の一例であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１００は、導電型がｎ型（第１導電型）である炭化珪素基板１と、炭化珪素からなり導電型がｎ型であるバッファ層２と、炭化珪素からなり導電型がｎ型のドリフト層３と、導電型がｐ型（第２導電型）の一対のｐ型ボディ領域４と、導電型がｎ型のｎ＋領域５と、導電型がｐ型のｐ＋領域６とを備えている。
バッファ層２は、炭化珪素基板１の一方の主面１Ｂとは反対側の主面である他方の主面１Ａ上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト層３は、バッファ層２上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト層３に含まれるｎ型不純物は、たとえばＮ（窒素）であり、バッファ層２に含まれるｎ型不純物よりも低い濃度（密度）で含まれている。バッファ層２およびドリフト層３は、炭化珪素基板１の他方の主面１Ａ上に形成されたエピタキシャル成長層である。
一対のｐ型ボディ領域４は、ドリフト層３において、炭化珪素基板１側の主面とは反対側の主面３Ａを含むように互いに分離して形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型となっている。ｐ型ボディ領域４に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、硼素（Ｂ）などである。
ｎ＋領域５は、上記主面３Ａを含み、かつｐ型ボディ領域４に取り囲まれるように、一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｎ＋領域５は、ｎ型不純物、たとえばＰなどをドリフト層３に含まれるｎ型不純物よりも高い濃度（密度）で含んでいる。ｐ＋領域６は、上記主面３Ａを含み、かつｐ型ボディ領域４に取り囲まれるとともに、ｎ＋領域５に隣接するように一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｐ＋領域６は、ｐ型不純物、たとえばＡｌなどをｐ型ボディ領域４に含まれるｐ型不純物よりも高い濃度（密度）で含んでいる。上記ドリフト層３、ｐ型ボディ領域４、ｎ＋領域５およびｐ＋領域６は、活性領域７を構成する。
さらに、図１を参照して、ＭＯＳＦＥＴ１００は、ゲート絶縁膜としてのゲート酸化膜９１と、ゲート電極９３と、一対のソースコンタクト電極９２と、層間絶縁膜９４と、ソース配線９５と、ドレイン電極９６とを備えている。
ゲート酸化膜９１は、主面３Ａに接触し、一方のｎ＋領域５の上部表面から他方のｎ＋領域５の上部表面にまで延在するようにドリフト層３の主面３Ａ上に形成され、たとえば二酸化珪素（ＳｉＯ２）からなっている。
ゲート電極９３は、一方のｎ＋領域５上から他方のｎ＋領域５上にまで延在するように、ゲート酸化膜９１に接触して配置されている。また、ゲート電極９３は、たとえばポリシリコンなどの導電体からなっている。
ソースコンタクト電極９２は、一対のｎ＋領域５上のそれぞれから、ゲート酸化膜９１から離れる向きに延在してｐ＋領域６上にまで達するとともに、主面３Ａに接触して配置されている。また、ソースコンタクト電極９２は、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）など、ｎ＋領域５とオーミックコンタクト可能な材料からなっている。
層間絶縁膜９４は、ドリフト層３の主面３Ａ上においてゲート電極９３を取り囲み、かつ一方のｐ型ボディ領域４上から他方のｐ型ボディ領域４上にまで延在するように形成され、たとえば絶縁体である二酸化珪素（ＳｉＯ２）からなっている。
ソース配線９５は、ドリフト層３の主面３Ａ上において、層間絶縁膜９４を取り囲み、かつソースコンタクト電極９２の上部表面上にまで延在している。また、ソース配線９５は、Ａｌなどの導電体からなり、ソースコンタクト電極９２を介してｎ＋領域５と電気的に接続されている。
ドレイン電極９６は、炭化珪素基板１においてドリフト層３が形成される側とは反対側の主面１Ｂに接触して形成されている。このドレイン電極９６は、たとえばＮｉｘＳｉｙなど、炭化珪素基板１とオーミックコンタクト可能な材料からなっており、炭化珪素基板１と電気的に接続されている。
次に、ＭＯＳＦＥＴ１００の動作について説明する。図１を参照して、ゲート電極９３の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極に電圧が印加されても、ゲート酸化膜９１の直下に位置するｐ型ボディ領域４とドリフト層３との間のｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極９３に閾値電圧以上の電圧を印加すると、ｐ型ボディ領域４のゲート酸化膜９１と接触する付近であるチャネル領域において、反転層が形成される。その結果、ｎ＋領域５とドリフト層３とが電気的に接続され、ソース配線９５とドレイン電極９６との間に電流が流れる。
次に、実施の形態１におけるＭＯＳＦＥＴ１００の製造方法の一例について、図２〜図９を参照して説明する。図２を参照して、本実施の形態におけるＭＯＳＦＥＴ１００の製造方法では、まず工程（Ｓ１０）として炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、図３を参照して、たとえば昇華法により形成された炭化珪素のインゴットをスライスすることにより得られた炭化珪素基板１が準備される。炭化珪素基板１は、６インチ以上の直径を有していてもよい。
次に、工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では、図３を参照して、エピタキシャル成長により炭化珪素基板１の主面１Ａ上に炭化珪素からなるバッファ層２およびドリフト層３が順次形成される。これにより、炭化珪素からなる基板（エピタキシャル成長層付き基板）を準備する工程が完了する。
次に、工程（Ｓ３０）として検出膜形成工程が実施される。この工程（Ｓ３０）では、図３を参照して、炭化珪素基板１の一方の主面１Ｂ上に炭化珪素とは光の透過率の異なる検出膜９７Ａが形成される。具体的には、炭化珪素基板１の主面１Ｂ上に、珪素からなる検出膜９７Ａが形成される。検出膜９７Ａは、たとえばスパッタリング、蒸着などにより形成することができる。また、検出膜９７Ａの形成後、後続の工程において炭化珪素基板１内の位置決めの基準となるマーカーを炭化珪素基板１に形成してもよい。
次に、工程（Ｓ４０）として搬送およびセット工程が実施される。この工程（Ｓ４０）では、工程（Ｓ３０）において検出膜９７Ａが形成された炭化珪素基板１が、後述する工程（Ｓ５０）を実施するための装置へと搬送され、当該装置にセットされる。このとき、検出膜９７Ａに光が照射されることにより炭化珪素基板１の存在が確認され、炭化珪素基板１の正常な搬送および装置へのセットが担保される。
次に、工程（Ｓ５０）としてイオン注入工程が実施される。この工程（Ｓ５０）では、図３および図４を参照して、まずｐ型ボディ領域４を形成するためのイオン注入が実施される。具体的には、たとえばＡｌ（アルミニウム）イオンがドリフト層３に注入されることにより、ｐ型ボディ領域４が形成される。次に、ｎ＋領域５を形成するためのイオン注入が実施される。具体的には、たとえばＰ（リン）イオンがｐ型ボディ領域４に注入されることにより、ｐ型ボディ領域４内にｎ＋領域５が形成される。さらに、ｐ＋領域６を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがｐ型ボディ領域４に注入されることにより、ｐ型ボディ領域４内にｐ＋領域６が形成される。上記イオンは、たとえばドリフト層３の主面上に二酸化珪素（ＳｉＯ２）からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
ここで、上記マスク層の形成およびイオン注入を実施するための各工程においては、検出膜９７Ａに光が照射されることにより炭化珪素基板１の存在が確認され、炭化珪素基板１の正常な搬送および各装置へのセットが担保される。つまり、工程（Ｓ５０）中において、工程（Ｓ４０）は適宜実施される。
次に、工程（Ｓ６０）として検出膜除去工程が実施される。この工程（Ｓ６０）では、図４および図５を参照して、検出膜９７Ａが除去される。これにより、後続の工程（Ｓ７０）において珪素からなる検出膜９７Ａが溶融することが回避される。
次に、工程（Ｓ７０）として活性化アニール工程が実施される。この工程（Ｓ７０）では、たとえばアルゴンなどの不活性ガス雰囲気中において１７００℃に加熱し、３０分間保持する熱処理が実施される。これにより、上記工程（Ｓ５０）において注入された不純物が活性化する。
次に、工程（Ｓ８０）として酸化膜形成工程が実施される。この工程（Ｓ８０）では、図５および図６を参照して、たとえば酸素雰囲気中において１３００℃に加熱して６０分間保持する熱処理が実施されることにより、酸化膜（ゲート酸化膜）９１が形成される。
次に、工程（Ｓ９０）として第２検出膜形成工程が実施される。この工程（Ｓ９０）では、図７を参照して、炭化珪素基板１の一方の主面１Ｂ上に炭化珪素とは光の透過率の異なる第２の検出膜９７Ｂが形成される。この第２の検出膜９７Ｂの形成は、上記工程（Ｓ３０）における検出膜９７Ａの形成と同様に実施することができるが、検出膜９７Ａとは異なった方法で、たとえば炭素からなる検出膜を形成してもよい。
ここで、第２の検出膜９７Ｂの素材としてポリシリコンを採用し、工程（Ｓ９０）において一方の主面１Ｂ上だけでなく他方の主面１Ａ上（ゲート酸化膜９１上）にも形成にもポリシリコン膜を形成してもよい。これにより、後続の工程（Ｓ１１０）を効率よく実施することができる。
次に、工程（Ｓ１００）として搬送およびセット工程が実施される。この工程（Ｓ１００）では、工程（Ｓ９０）において第２の検出膜９７Ｂが形成された炭化珪素基板１が、後述する工程（Ｓ１１０）を実施するための装置へと搬送され、当該装置にセットされる。このとき、検出膜９７Ｂに光が照射されることにより炭化珪素基板１の存在が確認され、炭化珪素基板１の正常な搬送および装置へのセットが担保される。
次に、工程（Ｓ１１０）としてゲート電極形成工程が実施される。この工程（Ｓ１１０）では、図７を参照して、工程（Ｓ８０）において形成された酸化膜（ゲート酸化膜）９１上にたとえばポリシリコンからなるゲート電極９３が形成される。このとき、上記工程（Ｓ９０）において上記他方の主面１Ａ上（ゲート酸化膜９１上）にも形成にもポリシリコン膜を形成した場合、これをエッチング等により所望の形状に加工することにより、効率よくゲート電極９３を形成することができる。
ここで、上記ポリシリコン膜を加工するための各工程においては、検出膜９７Ｂに光が照射されることにより炭化珪素基板１の存在が確認され、炭化珪素基板１の正常な搬送および各装置へのセットが担保される。つまり、工程（Ｓ１１０）中において、工程（Ｓ１００）は適宜実施される。
次に、工程（Ｓ１２０）として搬送およびセット工程が実施される。この工程（Ｓ１２０）では、後続の工程（Ｓ１３０）を実施するための装置へと搬送され、当該装置にセットされる。このとき、検出膜９７Ｂに光が照射されることにより炭化珪素基板１の存在が確認され、炭化珪素基板１の正常な搬送および装置へのセットが担保される。
次に、工程（Ｓ１３０）としてソース電極形成工程が実施される。この工程（Ｓ１３０）では、図７および図８を参照して、まず層間絶縁膜９４となるべき絶縁膜（たとえば二酸化珪素膜）が酸化膜９１上においてゲート電極９３を取り囲むように形成される。次に、ソースコンタクト電極９２を形成すべき位置に開口を有するマスク層を形成し、これをマスクとして用いてエッチングを実施することにより、ソースコンタクト電極９２を形成すべき位置上に位置する酸化膜９１および上記絶縁膜が除去される。この結果残存した酸化膜９１がゲート酸化膜９１となり、残存した上記絶縁膜が層間絶縁膜９４となる。そして、露出した活性領域７上に接触するようにソースコンタクト電極９２が形成される（図８参照）。ソースコンタクト電極９２は、たとえば所望の位置にニッケル膜を形成し、これを加熱してシリサイド化することにより形成することができる。
ここで、上記ゲート酸化膜９１および層間絶縁膜９４を形成するための酸化膜９１および絶縁膜の加工、ソースコンタクト電極９２となるべきニッケル膜の所望の位置への形成を実施するための各工程においては、検出膜９７Ｂに光が照射されることにより炭化珪素基板１の存在が確認され、炭化珪素基板１の正常な搬送および各装置へのセットが担保される。つまり、工程（Ｓ１３０）中において、工程（Ｓ１２０）は適宜実施される。
次に、工程（Ｓ１４０）として第２検出膜除去工程が実施される。この工程（Ｓ１４０）では、図８および図９を参照して、第２の検出膜９７Ｂが除去される。検出膜９７Ｂの除去は、たとえばエッチング等により実施することができる。なお、炭化珪素基板１の厚みを小さくする必要がある等の場合には、炭化珪素基板１の厚みを小さくする加工の際に炭化珪素基板とともに、第２の検出膜９７Ｂを研削により除去してもよい。
次に、工程（Ｓ１５０）としてドレイン電極形成工程が実施される。この工程（Ｓ１５０）では、図９および図１を参照して、炭化珪素基板１の一方の主面１Ｂ上にドレイン電極９６が形成される。ドレイン電極９６の形成は、たとえば主面１Ｂ上にニッケル膜を形成し、これを加熱してシリサイド化することにより形成することができる。そして、その後ソース配線９５の形成等が実施され、図１に示すＭＯＳＦＥＴ１００が完成する。
本実施の形態における半導体装置の製造方法においては、基板の検出を容易にする検出膜９７Ａ，９７Ｂが形成された上で基板の存在が確認され、当該基板に半導体装置の動作に寄与する活性領域７が形成される。その結果、一般的な製造設備において基板の検出が容易となり、設備の改造に伴う設備コストの増大を抑制することができる。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。実施の形態２における半導体装置であるＭＯＳＦＥＴ１００は、基本的には実施の形態１の場合と同様の構造を有し、同様に製造することができる。しかし、実施の野形態２では、製造工程において炭素からなる検出膜が採用され、これに伴って製造工程の一部が実施の形態１の場合とは異なっている。
次に、本発明の他の実施の形態である実施の形態２について説明する。実施の形態２における半導体装置であるＭＯＳＦＥＴ１００は、基本的には実施の形態１の場合と同様の構造を有し、同様に製造することができる。しかし、実施の野形態２では、製造工程において炭素からなる検出膜が採用され、これに伴って製造工程の一部が実施の形態１の場合とは異なっている。
具体的には、図１０を参照して、工程（Ｓ１０）および（Ｓ２０）が実施の形態１と同様に実施された後、工程（Ｓ３０）において炭素からなる検出膜９８Ａが形成される（図１１参照）。この検出膜９８Ａは、たとえば炭化珪素基板１の一方の主面１Ｂ上に有機物膜を形成する工程と、当該有機物膜を熱処理する工程とを含むプロセスにより形成することができる。具体的には、たとえば主面１Ｂ上にレジストを塗布した後、不活性ガス雰囲気中でこれを加熱して炭化させることにより炭素からなる検出膜９８Ａを形成することができる。
次に、工程（Ｓ４０）および（Ｓ５０）が実施の形態１の場合と同様に実施され、図１２に示す構造が得られる。その後、実施の形態１では、後続の工程（Ｓ７０）において珪素からなる検出膜９７Ａが溶融することを防止するため、工程（Ｓ６０）において検出膜９７Ａを除去したが、実施の形態２の検出膜９８Ａは工程（Ｓ７０）において溶融しないため、工程（Ｓ６０）は省略され、工程（Ｓ７０）が実施される。
次に、工程（Ｓ８０）が実施の形態１の場合と同様に実施される。このとき、工程（Ｓ８０）の前に検出膜９８Ａを除去しておいてもよいが、図１３を参照して、工程（Ｓ８０）における熱酸化処理により酸化膜（ゲート酸化膜）９１の形成と同時に検出膜９８Ａを酸化させて除去してもよい。これにより、工程数を減少させ、ＭＯＳＦＥＴ１００の製造コストを低減することができる。
次に、工程（Ｓ９０）として第２検出膜形成工程が実施される。この工程（Ｓ９０）では、上記検出膜９８Ａと同様に炭素からなる検出膜が形成されてもよいが、実施の形態１において説明したようにポリシリコンからなる検出膜を形成することにより、その後のゲート電極の形成を効率化することができる。その後、工程（Ｓ１００）〜（Ｓ１５０）が実施の形態１の場合と同様に実施されることにより、本実施の形態における半導体装置（ＭＯＳＦＥＴ１００）の製造が完了する。
なお、上記実施の形態においては、本発明の半導体装置の製造方法によりＭＯＳＦＥＴが製造される場合について説明したが、本発明の半導体装置の製造方法は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ダイオードなど、炭化珪素基板を用いた種々の半導体装置の製造方法に適用することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置の製造方法は、製造設備コストの低減が求められる半導体装置の製造方法に、特に有利に適用され得る。
１ 炭化珪素基板、１Ａ，１Ｂ 主面、２ バッファ層、３ ドリフト層、３Ａ 主面、４ ｐ型ボディ領域、５ ｎ＋領域、６ ｐ＋領域、７ 活性領域、９１ ゲート酸化膜（酸化膜）、９２ ソースコンタクト電極、９３ ゲート電極、９４ 層間絶縁膜、９５ ソース配線、９６ ドレイン電極、９７Ａ９７Ｂ，９８Ａ 検出膜、１００ ＭＯＳＦＥＴ。
Claims (10)
- 炭化珪素からなる基板を準備する工程と、
前記基板の一方の主面上に炭化珪素とは光の透過率の異なる検出膜を形成する工程と、
前記検出膜に光を照射することにより前記基板の存在を確認する工程と、
存在が確認された前記基板に活性領域を形成する工程と、
前記活性領域の形成後に、前記検出膜を除去する工程とを備えた、半導体装置の製造方法。 - 前記検出膜を形成する工程では、珪素からなる前記検出膜が形成される、請求項１に記載の半導体装置の製造方法。
- 前記活性領域を形成する工程は、
前記基板にイオン注入を実施して不純物を導入する工程と、
前記不純物が導入された前記基板を加熱することにより、前記不純物を活性化させる工程とを含み、
前記不純物を活性化させる工程よりも後に前記基板の前記一方の主面上に炭化珪素とは光の透過率の異なる第２の検出膜を形成する工程とをさらに備えた、請求項２に記載の半導体装置の製造方法。 - 前記活性領域を形成する工程よりも後に、前記基板の他方の主面上に酸化膜を形成する工程をさらに備え、
前記第２の検出膜を形成する工程では、前記酸化膜が形成された前記基板に、ポリシリコンからなる前記第２の検出膜が形成される、請求項３に記載の半導体装置の製造方法。 - 前記検出膜を形成する工程では、炭素からなる前記検出膜が形成される、請求項１に記載の半導体装置の製造方法。
- 前記検出膜を形成する工程は、
前記基板の前記一方の主面上に有機物膜を形成する工程と、
前記有機物膜を熱処理する工程とを含んでいる、請求項５に記載の半導体装置の製造方法。 - 前記活性領域を形成する工程よりも後に前記基板の他方の主面上に酸化膜を形成する工程と、
前記酸化膜を形成する工程よりも後に前記基板の前記一方の主面上に炭化珪素とは光の透過率の異なる第２の検出膜を形成する工程をさらに備えた、請求項５または請求項６に記載の半導体装置の製造方法。 - 前記第２の検出膜を形成する工程では、ポリシリコンからなる前記第２の検出膜が形成される、請求項７に記載の半導体装置の製造方法。
- 前記基板の、前記一方の主面上に電極を形成する工程と、
前記電極を形成する工程よりも前に、前記第２の検出膜を除去する工程とをさらに備えた、請求項３、請求項４、請求項７および請求項８のいずれか１項に記載の半導体装置の製造方法。 - 前記基板を準備する工程では、６インチ以上の直径を有する前記基板が準備される、請求項１〜請求項９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010257370A JP5633328B2 (ja) | 2010-11-18 | 2010-11-18 | 半導体装置の製造方法 |
| US13/298,861 US8883619B2 (en) | 2010-11-18 | 2011-11-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010257370A JP5633328B2 (ja) | 2010-11-18 | 2010-11-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012109418A JP2012109418A (ja) | 2012-06-07 |
| JP5633328B2 true JP5633328B2 (ja) | 2014-12-03 |
Family
ID=46064732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010257370A Expired - Fee Related JP5633328B2 (ja) | 2010-11-18 | 2010-11-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8883619B2 (ja) |
| JP (1) | JP5633328B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10403509B2 (en) * | 2014-04-04 | 2019-09-03 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing |
| CN109962006A (zh) * | 2017-12-26 | 2019-07-02 | 无锡华润微电子有限公司 | SiC晶圆在线加工方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877094A (en) * | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
| JP3917240B2 (ja) * | 1997-06-06 | 2007-05-23 | 太平洋セメント株式会社 | ダミーウェハ |
| JP4531870B2 (ja) * | 1997-10-14 | 2010-08-25 | 三井造船株式会社 | 多層炭化ケイ素ウエハ |
| TWI229897B (en) | 2002-07-11 | 2005-03-21 | Mitsui Shipbuilding Eng | Large-diameter sic wafer and manufacturing method thereof |
| JP4193596B2 (ja) * | 2003-06-09 | 2008-12-10 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2005239496A (ja) * | 2004-02-27 | 2005-09-08 | Nippon Steel Corp | 炭化珪素単結晶育成用炭化珪素原料と炭化珪素単結晶及びその製造方法 |
| US7115955B2 (en) * | 2004-07-30 | 2006-10-03 | International Business Machines Corporation | Semiconductor device having a strained raised source/drain |
| US20060027833A1 (en) * | 2004-08-04 | 2006-02-09 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
| JP2007036052A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体整流素子 |
| JP4956783B2 (ja) * | 2006-01-26 | 2012-06-20 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP4961805B2 (ja) | 2006-04-03 | 2012-06-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4793293B2 (ja) * | 2007-03-16 | 2011-10-12 | 日産自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| WO2009128382A1 (ja) * | 2008-04-15 | 2009-10-22 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP5391643B2 (ja) | 2008-10-22 | 2014-01-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP4858791B2 (ja) * | 2009-05-22 | 2012-01-18 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP5343889B2 (ja) * | 2010-02-19 | 2013-11-13 | 株式会社デンソー | 炭化珪素基板の製造方法 |
-
2010
- 2010-11-18 JP JP2010257370A patent/JP5633328B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-17 US US13/298,861 patent/US8883619B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012109418A (ja) | 2012-06-07 |
| US8883619B2 (en) | 2014-11-11 |
| US20120129326A1 (en) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN102844871B (zh) | 半导体装置及其制造方法 | |
| JP5610759B2 (ja) | Ｓｏｉ基板の作製方法、半導体装置の作製方法 | |
| JP5408248B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2011040729A (ja) | 半導体基板の作製方法および半導体装置 | |
| CN105765698A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JP2009177102A (ja) | 半導体装置の電極の製造方法 | |
| EP2685488A1 (en) | Production method for semiconductor device | |
| JP2008004726A (ja) | 半導体素子およびその製造方法 | |
| JP5633328B2 (ja) | 半導体装置の製造方法 | |
| WO2015045628A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2016086136A (ja) | 半導体装置の製造方法 | |
| JP6376729B2 (ja) | 半導体装置の製造方法 | |
| JP5704003B2 (ja) | 半導体装置の製造方法 | |
| JP6395299B2 (ja) | 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003060193A (ja) | 半導体装置およびその製造方法 | |
| JP2010123866A (ja) | 半導体装置及びその製造方法 | |
| JP2010066723A (ja) | 表示装置の製造方法 | |
| JP2006073923A (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| KR101035661B1 (ko) | 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터 | |
| JP5311792B2 (ja) | 半導体装置の製造方法 | |
| JP5037095B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP2003100657A (ja) | 半導体装置の製造方法 | |
| JP2010258305A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140929 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5633328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |