JP2010123866A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010123866A
JP2010123866A JP2008298163A JP2008298163A JP2010123866A JP 2010123866 A JP2010123866 A JP 2010123866A JP 2008298163 A JP2008298163 A JP 2008298163A JP 2008298163 A JP2008298163 A JP 2008298163A JP 2010123866 A JP2010123866 A JP 2010123866A
Authority
JP
Japan
Prior art keywords
layer
silicon
silicon carbide
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008298163A
Other languages
English (en)
Inventor
Masayuki Tajiri
雅之 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008298163A priority Critical patent/JP2010123866A/ja
Priority to US12/591,340 priority patent/US8541822B2/en
Priority to TW098139618A priority patent/TWI400802B/zh
Publication of JP2010123866A publication Critical patent/JP2010123866A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】配線層間の正常な電気的導通が取れている半導体装置を提供することを課題とする。
【解決手段】基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置により上記課題を解決する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。更に詳しくは、本発明は、少なくとも２層の配線層を備え、２層の配線層の内、下層配線層がシリコンからなる際に、両配線層の電気的導通を確保しうる構造を備えた半導体装置及びその製造方法に関する。特に、本発明は、シリコン基板の表面層に形成されかつチャネルを挟む一対のドリフト層と、ドリフト層上に積層されたソース／ドレインとを備えた、高い電圧あるいは大電流を扱うため通常のスケーリングが適用しにくいスタック型のトランジスタに好適に使用できる。
シリコン基板に不純物を注入することで表面層に導電領域（下層配線層）を形成し、その導電領域上にポリシリコン層のような上層配線層を直接形成した構造を有するＭＯＳトランジスタが知られている。導電領域はシリコンからなるため、その上には、上層配線層を形成する前に自然酸化膜が成長する。自然酸化膜を除去せずに上層配線層を形成してしまうと、導電領域と上層配線層との正常な電気的導通が取れなくなることがある。そこで電気的導通を確保する方法として、上層配線層形成前に自然酸化膜を除去する方法、自然酸化膜の成長を抑制する方法等が提案されている。具体的には、以下の方法が提案されている。
特開２００７−５４８１号公報（特許文献１）では、上層配線層を堆積させる前に、塩素（Ｃｌ2）ガスを上層配線層形成用の炉内へ導入し、導電領域上の自然酸化膜を除去している。
特開平９−２１３６７３号公報（特許文献２）、特開平７−１５３７７０号公報（特許文献３）、特開平７−１５３６９５号公報（特許文献４）では、上層配線層を堆積させる前に、フッ化水素（ＨＦ）ガスを上層配線層形成用の炉内へ導入し、導電領域上の自然酸化膜を除去している。
特開昭６２−１３７８４９号公報（特許文献５）では、上層配線層を堆積させる前に、上層配線層形成用のＣＶＤ装置の反応室内にＣ3Ｆ8ガスを導入し加熱することで、導電領域上の自然酸化膜を除去している。
特開平１０−１１２４８８号公報（特許文献６）や特開平８−３０６６４２号公報（特許文献７）のように、上層配線層を堆積させる前に、上層配線層を堆積する炉とは別の炉にて、事前に還元性ガスやプラズマ処理により導電領域上の自然酸化膜の除去を行い、次いで窒素のような不活性ガスを満たした上層配線層を堆積するための炉にシリコン基板を搬送し、次いで上層配線層を形成する技術もある。
上記７件の技術とは概念が異なるが、特開平８−２６４４５３号公報（特許文献８）のように、導電領域表面の酸化を抑制すべく、低温（１５０℃以下）でシリコン基板を炉に搬送し、次いで炉内に不活性ガス雰囲気にした後に昇温して上層配線層を堆積させるという技術もある。
特開２００７−５４８１号公報 特開平９−２１３６７３号公報 特開平７−１５３７７０号公報 特開平７−１５３６９５号公報 特開昭６２−１３７８４９号公報 特開平１０−１１２４８８号公報 特開平８−３０６６４２号公報 特開平８−２６４４５３号公報
しかしながら、特許文献１〜５においては、還元性ガスが腐食性のあるガスであるため、装置の配管、バルブ、フィルタ等のメンテナンスが煩雑となり回数も増え、製造装置の稼働率が低下する。また、上層配線層の堆積の前の炉内雰囲気の入れ替えにも時間がかかり処理が長時間化する。結果としてコストがかかることになる。
また、特許文献６及び７においても、上記と同様の問題に加え、前処理のための炉と上層配線層の堆積を行う炉との間に、大気から隔離してシリコン基板を搬送する機構が必要になる。そのため、製造装置が大型化、複雑化するという問題がある。
特許文献８においては、製造装置自体はシンプルになるが、ＨＦ洗浄のような前処理を行う装置から、上層配線層を形成する装置へシリコン基板を搬送する間に下層配線層上に成長する自然酸化膜を抑制することができず、効果が限定的となる。また、上層配線層を形成する装置の反応室の容積によっては、１５０℃以下から上層配線層の堆積温度（通常は６００℃前後）まで昇温するのに時間がかかる。更に、１５０℃以下に下げた場合に反応室の内壁に付着した上層配線層が応力により剥がれ落ち、反応室内でダストが発生する原因となり得る。
上記公報では、下層配線がシリコン基板の表面層に形成されていたが、基板上に形成されたシリコン層からなる下層配線においても、その表面に形成される自然酸化膜が導電性を疎外するため、自然酸化膜を除去することが望まれていた。
本発明は、上記課題を鑑みたものであって、煩雑なメンテナンスを強要する腐食ガスや、複雑で高価な製造装置を使うことなく、自然酸化膜の成長が効果的に抑制され、配線層層間の正常な電気的導通が取れている半導体装置を提供することを目的とする。
かくして本発明によれば、基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置が提供される。
更に、本発明によれば、基板上又は基板の表面層に形成されたシリコンからなる下層配線層の上又は表面層に炭化珪素層を形成する工程と、前記炭化珪素層上に上層配線層を形成する工程とを備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、シリコンに比べて酸化されにくい炭化珪素層をシリコンからなる下層配線層の上又は表面層に形成することにより、煩雑なメンテナンスを強要する腐食ガスや、複雑で高価な製造装置を使うことなく、自然酸化膜の成長が効果的に抑制され、配線層層間の正常な電気的導通が取れている半導体装置を提供できる。
また、炭化珪素層の存在により自然酸化膜の成長を抑制できるため、自然酸化膜を除去する目的で面倒なメンテナンスが必要となる腐食ガスを使用しなくて済む。加えて、自然酸化膜の成長を抑制する目的で、ウエハを大気にさらさないような搬送機構を装置に持たせる必要もない。従って、製造装置が複雑化・大型化することもないので、製造コストが削減できる。
本発明は、基板上又は基板の表面層に少なくとも２層の配線層を備え、２層の配線層の内、下層配線層がシリコンからなる際に、下層配線層と上層配線層間に炭化珪素層を備えている。
炭化珪素は、シリコンと同様に半導体材料の一つである。シリコンに比べると酸化されにくく、例えば、シリコンが４００℃で熱酸化されるのに対し、炭化珪素は８００℃以上にならないと酸化が進まない。また、炭化珪素の酸化速度もシリコンの１／１０程度である。本発明では、これらの炭化珪素の性質を利用している。
下層配線層の表面をＨＦ処理により前処理した後、上層配線層の製造装置内に入るまでの間に、下層配線層上には０．３〜０．４ｎｍ程度の自然酸化膜が成長する。更に、製造装置内に入ってから上層配線層が形成されるまでの間に、０．９〜１．２ｎｍ程度の自然酸化膜が成長する。炭化珪素層上には上記の性質から自然酸化膜が成長しにくいので、配線層間の自然酸化膜の成長を抑制できる。
本発明において、下層配線層はシリコンからなり、その上の自然酸化膜の形成をできるだけ抑制しつつ、上層配線層と接続することを所望する配線層であれば特に限定されない。例えば、下層配線層と上層配線層の組み合わせとして、ＭＯＳトランジスタのソース／ドレインとそのコンタクトプラグ、ゲート電極とそのコンタクトプラグ、高耐圧ＭＯＳトランジスタのようなドリフト層を介してソース／ドレインを備える場合のドリフト層とソース／ドレイン、バイポーラトランジスタのエミッタ／コレクタ／ベースとそのコンタクトプラグ、ポリエミッタ型バイポーラトランジスタのベース層とそのエミッタ層、キャパシタ電極とそのコンタクトプラグ、ダイオードやサイリスタ等の不純物層とそのコンタクトプラグ、層間絶縁膜上の配線層とそのコンタクトプラグ等が挙げられる。なお、上記記載中、「／」は、Ａ／Ｂとすると、Ａ、Ｂ、又はＡ及びＢを意味する。
下層配線層は、通常基板上又は基板の表面層に形成される。基板としては、例えば、シリコン基板、表面にシリコン層を有する基板、ガラス基板、樹脂基板、金属基板等が挙げられる。シリコン層を有する基板としては、ガラス基板、樹脂基板等の絶縁性基板の上にシリコン層が積層された基板が挙げられる。シリコン基板及びシリコン層を有する基板を使用する場合、下層配線層は、シリコン基板及びシリコン層の表面層に形成されていてもよい。
上層配線層の材質は、下層配線層と接続することを所望する配線層であれば、特に限定されない。例えば、シリコンや、アルミニウム、銅等の金属や、チタン、タングステン等のシリサイド等が挙げられる。この内、上層配線層を形成する原子の下層のシリコン基板への拡散により生じる電流リークを抑制するのに要するスペースが小さい理由でシリコンが好ましい。シリコンは、単結晶でも、多結晶でも、アモルファスでもよいが、製造の容易性と導電性との兼ね合いから、多結晶であることが好ましい。
下層配線層及び上層配線層は、特に限定されず、種類に応じて公知の方法により製造できる。例えば、下層配線層がソース／ドレイン／ドリフト層である場合は、シリコン基板又はシリコン層に不純物注入することで形成できる。また、ＣＶＤ法やスパッタ法等で積層することも可能である。上層配線層は、ＣＶＤ法やスパッタ法等で積層できる。
本発明では、下層配線層と上層配線層との間に、炭化珪素層が位置しさえすれば、両配線層の良好な導通が得られる。炭化珪素層は、下層配線層の上に形成されていてもよく、下層配線層の表面層に形成されていてもよい。前者の場合、炭化珪素層は、蒸着法やＣＶＤ法やスパッタ法等で形成できる。蒸着法には、炭素含有ガス（例えば、ＣＦ4、ＣＨＦ3、ＣＣｌ4、ＣＨ4、Ｃ2Ｈ2等）の雰囲気下でシリコンを熱し蒸着させる通常の方法に加え、蒸発したシリコンをイオン化し電界により加速して下層配線層に炭素含有ガスの雰囲気下で付着させることで下層配線層への付着強度を高めたイオンプレーテング法も含まれる。後者の場合、炭化珪素層は、下層配線層中に、炭素原子を注入する方法、炭素含有ガス（例えば、ＣＦ4、ＣＨＦ3、ＣＣｌ4、ＣＨ4、Ｃ2Ｈ2等）のＲＩＥプラズマ中に下層配線層を晒す方法等により形成できる。炭素原子を注入する方法の方が、炭素原子のみを下層配線層中に容易に注入できるので好ましい。
前者の場合、炭化珪素層に含まれる炭素が、１〜５０ａｔｏｍ％程度であることが、両配線層の良好な導通を確保する観点から好ましい。また、炭化珪素層の厚さは、５〜２００ｎｍであることが、両配線層の良好な導通を確保する観点から好ましい。
本発明では、前者の場合は炭化珪素層形成前に下層配線層上に存在していた自然酸化膜が炭化珪素層と下層配線層の界面に残るが、後者の場合は下層配線層上の自然酸化膜が炭化珪素層形成前と同様に最表面に存在しＨＦ処理等で除去しやすい点から後者が好ましい。後者の場合、より良好な導通を得るには、炭化珪素層が、下層配線層の表面から５〜５０ｎｍの位置に炭素原子のピーク濃度位置を有していることが好ましい。より好ましいピーク濃度位置は、５〜１０ｎｍである。
更に、ピーク濃度位置の炭素原子濃度（ピーク濃度）は、１×１０20〜１×１０22／ｃｍ3であることが、両配線層の良好な導通を確保する観点から好ましい。より好ましいピーク濃度位置は、１×１０21〜１×１０22／ｃｍ3である。
なお、炭化珪素層の表面の炭素濃度は、両配線層の良好な導通を確保する観点から、１×１０19〜１×１０22／ｃｍ3であることが好ましく、１×１０20〜１×１０22／ｃｍ3であることがより好ましい。
後者の炭化珪素層は、例えば、０．６〜１２ｋｅＶの加速エネルギーで下層配線層に炭素原子を注入することにより形成できる。好ましい加速エネルギーは、０．６〜５ｋｅＶである。また、炭素原子のドーズ量は、３×１０15〜３×１０17／ｃｍ2であることが、上記好ましい不純物濃度を得られる観点から好ましい。より好ましいドーズ量は、３×１０16〜３×１０17／ｃｍ2である。
本発明は、下層配線層と上層配線層とが、高耐圧ＭＯＳトランジスタのようなドリフト層を介してソース／ドレインを備える場合のドリフト層とソース／ドレインの組み合わせの場合に、好適である。特に、ソース／ドレインが、シリコン基板上に形成された、いわゆるスタック型の高耐圧ＭＯＳトランジスタに本発明は特に好適である。この種のトランジスタは、ドリフト層とソース／ドレインの接合面積を広げることが困難であり、そのためドリフト層上に形成される自然酸化膜の両配線層の導通に与える影響が大きくなる。
以下、実施の形態において、スタック型の高耐圧ＭＯＳトランジスタに本発明を適用した例を記載する。
実施の形態１
実施の形態１を図１〜図３（ｅ）を用いて説明する。図１は、実施の形態１の半導体装置の概略断面図であり、図２（ａ）〜図３（ｅ）は、図１の半導体装置の製造方法の概略工程断面図である。
まず、シリコン基板０１にトレンチ（例えば、深さ０．１〜１μｍ、幅０．０７〜１μｍ）を掘り、絶縁物（例えば、酸化シリコン）を埋め込むことでＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）層０２を形成する（図２（ａ）参照）。ＳＴＩ層の代わりにＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）層を形成してもよい。
次に、イオン注入（例えば、不純物種：リン、砒素、アンチモン、ホウ素、アルミニウム、ガリウム、インジウム）により比較的低濃度（例えば、１×１０14〜１×１０20／ｃｍ3）なドリフト層０３を形成する（図２（ｂ）参照）。
更に、シリコン酸化層（例えば、厚さ２〜５０ｎｍ）とポリシリコン層（例えば、厚さ０．０１〜１μｍ）を形成し、両層をエッチングによりパターンニングすることで、ゲート絶縁膜０４とゲート電極（例えば、ゲート長０．０３〜１０μｍ、ゲート幅０．１〜１００μｍ）０５とを形成する（図２（ｃ）参照）。
この後、ゲート電極０５の側壁に、絶縁物（例えば、酸化シリコン、窒化シリコン）によるサイドウォール層（例えば、厚さ０．０５〜５μｍ）０６を堆積する（図２（ｄ）参照）。
ここまでは従来技術によるMOSトランジスタ作製の工程と同じである。
続いて、フォトリソグラフィ及びエッチング工程を行い、サイドウォール層０６に穴を開けることでコンタクト部（例えば、幅０．０３〜２０μｍ、奥行０．１〜１００μｍ）０６ａを形成する（図３（ａ）参照）。コンタクト部０６ａ下部には、ドリフト層０３が露出している。この後、エッチング後の残渣やレジスト除去のため、アッシングや硫酸処理を行ってもよい。
コンタクト部０６ａ下部のドリフト層０３の表面層に薄い炭化珪素層０７を形成する（図３（ｂ）参照）。ここで炭化珪素層０７を薄く形成するのは、炭化珪素の抵抗率がシリコンの３倍程度あることを考慮し、炭化珪素層を必要最低限な厚さに抑えてＭＯＳトランジスタのオン抵抗の増加を防ぐためである。炭化珪素層の形成方法としては、処理時間が短く、形成装置もシンプルなイオン注入法が使用できる。炭化珪素層０７の厚さは、炭素原子のピーク濃度位置が、５〜５０ｎｍとなるような厚さであることが好ましい。
炭化珪素層０７をイオン注入法で形成する場合は、炭素原子が質量数の小さい元素であることから、例えばピーク濃度位置を５０ｎｍ以下にするためには、１２ｋｅＶ以下と低い加速エネルギーで浅く注入することが望まれる。また、５ｎｍ以上にするためには、０．６ｋｅＶ以上で注入することが望まれる。更に、ドーズ量を３×１０15〜３×１０17／ｃｍ2の辺りに設定すると、１×１０20〜１×１０22／ｃｍ3のピーク濃度で炭素原子を含む炭化珪素層０７が形成できる。
次に、必要に応じて、ＨＦ処理でコンタクト部０６ａ下部の炭化珪素層０７上にある自然酸化膜を除去してもよい。この後、ポリシリコン層（例えば、厚さ０．０１〜１μｍ）０８を堆積する（図３（ｃ）参照）。堆積には、処理能力が大きいバッチ処理のＬＰＣＶＤ装置を用いることが望ましいが、枚葉式のＣＶＤ装置を用いても構わない。ポリシリコン層０８の堆積時には、既に自然酸化膜の成長を抑制する炭化珪素層０７が形成されているため、ＨＦ処理とポリシリコン層０８の堆積時に、前述の従来技術のように自然酸化膜の成長を抑えるための特殊な工程・装置は不要となる。
なお、炭化珪素層０７上にある自然酸化膜は炭素原子をイオン注入をする前から存在している膜である。そのため、これをＨＦ処理で除去して炭化珪素層０７を剥き出しにした後は、炭化珪素の特性上、炭化珪素層０７上には自然酸化膜が成長しにくい。また、ＬＰＣＶＤ装置におけるポリシリコン層０８の堆積時の温度は、一般的に６００℃前後であり、シリコンが４００℃以上で酸化が進むのに対し、炭化珪素は８００℃以上にならないと酸化が進まない。しかも、炭化珪素の酸化速度は、シリコンの１／１０程度である。これらのことを考慮すると、ＬＰＣＶＤ装置内でも自然酸化膜の成長が抑制できることが分かる。以上により、本発明による炭化珪素層０７形成の有効性は明らかである。
次に、ゲート電極０５上のポリシリコン層０８とその下のサイドウォール層０６をエッチングにより除去することで、ゲート電極０５を露出させる（露出部は、例えば、幅０．０３〜１０μｍ、奥行０．１〜１００μｍ）。更に、ポリシリコン層０８と露出したゲート電極０５に高濃度（例えば、１×１０16〜１×１０22／ｃｍ3）でイオン注入（例えば、不純物種：リン、砒素、アンチモン、ホウ素、アルミニウム、ガリウム、インジウム）することで、ポリシリコン層０８の抵抗を下げる（図３（ｄ）参照）。このとき、コンタクト部０６ａを介して炭化珪素層０７まで不純物が到達するように注入を行えば、シリコンに比べて抵抗率が３倍の炭化珪素層０７の抵抗も下げることができる。
この後は、炉やＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等によるアニール処理を行い、注入した不純物を活性化させることになる。このアニール処理は、炭化珪素層０７とポリシリコン層０８の間に存在する自然酸化膜を溶解させる効果（ボールアップ効果）もある。高濃度の不純物イオン注入後でホウ素（Ｂ）やリン（Ｐ）が自然酸化膜の付近あるいは膜中に存在している状態であれば、自然酸化膜の融点が下がっているため特に効果的に自然酸化膜を溶解できる。
また、本発明の適用で自然酸化膜の成長が抑えられていれば、上記アニール処理の温度を低くでき、及びアニール処理の時間を短くすることができる。その結果、アニール処理による不純物の拡散が抑えられ、浅い拡散層の形成が容易となるため、ＭＯＳトランジスタの微細化の阻害要因を減らすことができる。
次いで、全面に絶縁層０９を堆積し、サリサイド形成する部分のみの絶縁層０９をエッチングして除去し、除去部にサリサイド層（自己整合シリサイド層、例えば、チタン、コバルト、白金、タングステン、ハフニウム、ジルコニウム、ニッケル等のシリサイド層、厚さ０．０１〜１μｍ）１０を形成する（図３（ｅ）参照）。
更に、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、Ｐ−ＴＥＯＳ（テトラエチルオルソシリケートと原料とするプラズマＣＶＤ法により形成された絶縁物）、ＨＤＰ（高密度プラズマＣＶＤ法により形成された絶縁物）等の絶縁物で層間絶縁層１１を形成する。次いで、必要に応じてＣＭＰ（化学機械研磨）、リフロー等で層間絶縁層１１を平坦化した後、コンタクトホールをエッチングで開け、コンタクトプラグ１２を形成する。コンタクトプラグ１２上に、通常のＭＯＳトランジスタと同様にして配線層１３を形成して、図１に示す半導体装置を得る。
本発明の半導体装置の概略断面図である。 図１の半導体装置の製造方法の概略工程断面図である。 図１の半導体装置の製造方法の概略工程断面図である。
符号の説明
０１：シリコン基板
０２：ＳＴＩ層
０３：ドリフト層
０４：ゲート絶縁膜
０５：ゲート電極
０６：サイドウォール層
０６ａ：コンタクト部
０７：炭化珪素層
０８：ポリシリコン層
０９：絶縁層
１０：サリサイド層
１１：層間絶縁層
１２：コンタクトプラグ
１３：配線層

Claims (8)

  1. 基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置。
  2. 前記炭化珪素層が、前記下層配線層の表面層に位置し、かつ下層配線層の表面から５〜５０ｎｍの位置に前記炭化珪素層を構成する炭素原子のピーク濃度位置を有する請求項１に記載の半導体装置。
  3. 前記炭化珪素層が、１×１０20〜１×１０22／ｃｍ3のピーク濃度で炭素原子を含む請求項２に記載の半導体装置。
  4. シリコン基板上にゲート絶縁膜を介して位置するゲート電極と、前記ゲート電極下のシリコン基板の表面層に位置するチャネルと、前記チャネルをチャネル長方向に挟む一対のドリフト層と、前記一対のドリフト層のそれぞれの上に位置し、かつソース／ドレインとしてのシリコン層とを備え、
    前記下層配線層が前記ドリフト層であり、前記上層配線層が前記ソース／ドレインであり、前記炭化珪素層が前記ドリフト層と前記ソース／ドレインとの間に位置する請求項１〜３のいずれか１つに記載の半導体装置。
  5. 基板上又は基板の表面層に形成されたシリコンからなる下層配線層の上又は表面層に炭化珪素層を形成する工程と、前記炭化珪素層上に上層配線層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  6. 前記炭化珪素層が、前記下層配線層の表面層に位置し、かつ０．６〜１２ｋｅＶの加速エネルギーで前記下層配線層に炭素原子を注入することにより形成される請求項５に記載の半導体装置の製造方法。
  7. 前記炭化珪素層が、３×１０15〜３×１０17／ｃｍ2のドーズ量で炭素原子を注入することにより形成される請求項６に記載の半導体装置の製造方法。
  8. シリコン基板上にゲート絶縁膜を介して位置するゲート電極と、前記ゲート電極下のシリコン基板の表面層に位置するチャネルと、前記チャネルをチャネル長方向に挟む一対のドリフト層と、前記一対のドリフト層のそれぞれの上に位置し、かつソース／ドレインとしてのシリコン層とを備え、
    前記下層配線層が前記ドリフト層であり、前記上層配線層が前記シリコン層であり、前記炭化珪素層が前記ドリフト層と前記ソース／ドレインとの間に位置し、
    前記ドリフト層の表面層に炭化珪素層を形成する工程と、前記炭化珪素層上に前記ソース／ドレインを形成する工程とを備えた請求項５〜７のいずれか１つに記載の半導体装置の製造方法。
JP2008298163A 2008-11-21 2008-11-21 半導体装置及びその製造方法 Pending JP2010123866A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008298163A JP2010123866A (ja) 2008-11-21 2008-11-21 半導体装置及びその製造方法
US12/591,340 US8541822B2 (en) 2008-11-21 2009-11-17 Semiconductor device and method for producing the same
TW098139618A TWI400802B (zh) 2008-11-21 2009-11-20 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008298163A JP2010123866A (ja) 2008-11-21 2008-11-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010123866A true JP2010123866A (ja) 2010-06-03

Family

ID=42195425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008298163A Pending JP2010123866A (ja) 2008-11-21 2008-11-21 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8541822B2 (ja)
JP (1) JP2010123866A (ja)
TW (1) TWI400802B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049248A (ja) * 2010-08-25 2012-03-08 Renesas Electronics Corp 半導体装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527953B (zh) * 2016-06-22 2020-06-30 中芯国际集成电路制造（天津）有限公司 半导体器件及其制备方法
US10923328B2 (en) * 2017-06-21 2021-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345068A (ja) * 1991-05-22 1992-12-01 Mitsubishi Electric Corp 半導体装置
JPH065541A (ja) * 1992-06-19 1994-01-14 Nec Corp 半導体装置の製造方法
JPH0964346A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09139498A (ja) * 1995-09-14 1997-05-27 Toshiba Corp 半導体装置及びその製造方法
JPH10214794A (ja) * 1997-01-31 1998-08-11 Sony Corp 半導体装置の製造方法
JP2009278057A (ja) * 2008-04-18 2009-11-26 Kobe Steel Ltd 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137849A (ja) 1985-12-12 1987-06-20 Matsushita Electronics Corp 半導体装置の製造方法
JP3177152B2 (ja) 1990-07-20 2001-06-18 株式会社東芝 熱処理成膜方法
JPH07153770A (ja) 1993-11-30 1995-06-16 Tokyo Electron Ltd 成膜方法
JPH07153695A (ja) 1993-11-30 1995-06-16 Tokyo Electron Ltd 成膜方法
KR100208439B1 (ko) 1995-05-04 1999-07-15 김영환 반도체 소자의 폴리실리콘층 형성방법
JPH09213673A (ja) 1996-02-06 1997-08-15 Mitsubishi Electric Corp 半導体製造装置及びシリコン酸化膜の除去方法
JPH10112488A (ja) 1996-10-07 1998-04-28 Sony Corp Ｃｖｄ装置およびこれを用いた半導体装置の製造方法
JP4186337B2 (ja) * 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4340459B2 (ja) * 2003-03-14 2009-10-07 株式会社 日立ディスプレイズ 表示装置の製造方法
JP4006358B2 (ja) 2003-05-26 2007-11-14 ビック工業株式会社 ノズル
JP4640800B2 (ja) 2005-06-22 2011-03-02 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP5010405B2 (ja) 2007-09-07 2012-08-29 株式会社Ｉｈｉ パッシブ型ｒｆｉｄセンサ
JP5123652B2 (ja) 2007-12-04 2013-01-23 キヤノン株式会社 画像形成装置
JP2010214794A (ja) 2009-03-17 2010-09-30 Ricoh Co Ltd 画像形成装置及び同期信号生成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345068A (ja) * 1991-05-22 1992-12-01 Mitsubishi Electric Corp 半導体装置
JPH065541A (ja) * 1992-06-19 1994-01-14 Nec Corp 半導体装置の製造方法
JPH0964346A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPH09139498A (ja) * 1995-09-14 1997-05-27 Toshiba Corp 半導体装置及びその製造方法
JPH10214794A (ja) * 1997-01-31 1998-08-11 Sony Corp 半導体装置の製造方法
JP2009278057A (ja) * 2008-04-18 2009-11-26 Kobe Steel Ltd 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049248A (ja) * 2010-08-25 2012-03-08 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI400802B (zh) 2013-07-01
US20100127310A1 (en) 2010-05-27
US8541822B2 (en) 2013-09-24
TW201029180A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
JP5173582B2 (ja) 半導体装置
JP4653949B2 (ja) 半導体装置の製造方法および半導体装置
TW201135885A (en) Semiconductor device and method for forming the same
TW201248702A (en) Isolated capacitors within shallow trench isolation
US20120256278A1 (en) Method of Removing High-K Dielectric Layer on Sidewalls of Gate Structure
TW201505098A (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
JP2012164869A (ja) 半導体装置およびその製造方法
TWI227509B (en) Semiconductor device and the manufacturing method thereof
US20150056772A1 (en) Semiconductor device comprising buried gate and method for fabricating the same
JP2009038103A (ja) 半導体装置の製造方法と半導体装置
JP2012204841A (ja) 自己整合シリサイドの形成方法、半導体デバイスの製造方法、および半導体構造物
JP2012160485A (ja) 半導体装置とその製造方法
JP2007299899A (ja) 半導体装置およびその製造方法
JP2023080193A (ja) トレンチ型半導体装置の製造方法
JP2010123866A (ja) 半導体装置及びその製造方法
TW201926546A (zh) 半導體裝置之製造方法
JP2008085205A (ja) 半導体装置及びその製造方法
JP2011238780A (ja) 半導体装置及びその製造方法
JP4745187B2 (ja) 半導体装置の製造方法
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
KR100898581B1 (ko) 반도체 소자의 콘택 형성방법
JP2013045953A (ja) 半導体装置およびその製造方法
JP2010093170A (ja) 半導体装置の製造方法
TWI442511B (zh) 半導體裝置中之分層形成
JP3921437B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624