JP2010093170A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010093170A JP2010093170A JP2008263667A JP2008263667A JP2010093170A JP 2010093170 A JP2010093170 A JP 2010093170A JP 2008263667 A JP2008263667 A JP 2008263667A JP 2008263667 A JP2008263667 A JP 2008263667A JP 2010093170 A JP2010093170 A JP 2010093170A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- gate oxide
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 31
- 239000001301 oxygen Substances 0.000 abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 abstract description 31
- 230000007547 defect Effects 0.000 abstract description 12
- 238000006722 reduction reaction Methods 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000001556 precipitation Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 210000000746 body region Anatomy 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保することができる製造方法を提供すること。
【解決手段】 プラズマＣＶＤ法によって、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成する工程と、ゲート酸化膜１０を熱処理する工程を備えている。ゲート酸化膜１０を熱処理することによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０とＣＺ基板６の界面近傍のＣＺ基板６内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板６内の酸素が除去され、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。
【選択図】 図３
【解決手段】 プラズマＣＶＤ法によって、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成する工程と、ゲート酸化膜１０を熱処理する工程を備えている。ゲート酸化膜１０を熱処理することによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０とＣＺ基板６の界面近傍のＣＺ基板６内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板６内の酸素が除去され、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。
【選択図】 図３
Description
本発明は、半導体装置の製造方法に関する。特に、ＣＺ法によって形成されたシリコン基板を用いた絶縁ゲート型の半導体装置を製造する方法に関する。
半導体装置の製造に用いられるシリコン基板を形成する方法として、ＣＺ（Czokralski）法およびＦＺ（Floating Zone）法が知られている。ＣＺ法によって形成されたシリコン基板（以下、ＣＺ基板と記載する）は、ＦＺ法によって形成されたシリコン基板（以下、ＦＺ基板と記載する）に比べて、製造コストが低い。このため、ＣＺ基板を用いて半導体装置を製造することが望ましい。一方で、ＣＺ法では石英坩堝を用いるため、ＣＺ基板はＦＺ基板に比べて基板内の酸素濃度が高い。ＣＺ基板内に含まれる酸素は、ＣＺ基板内で酸素析出欠陥（ＳｉＯｘ）として存在する。
絶縁ゲート型のパワーＭＯＳ（Metal Oxide Semiconductor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体装置では、良好なデバイス特性を確保するために、ゲート酸化膜の絶縁耐圧を十分に確保する必要がある。ＣＺ基板を用いてパワー半導体装置を製造した場合、ＣＺ基板内の酸素濃度が高いため、ＣＺ基板からＣＺ基板の表面に形成したゲート酸化膜内に多くの酸素析出欠陥が取り込まれる。ゲート酸化膜内に取り込まれた酸素析出欠陥はゲート酸化膜の絶縁耐圧の低下を引き起こすため、ゲート酸化膜の絶縁耐圧を十分に確保することができない。
特許文献１に、ＣＺ基板内の酸素濃度を低下させることによってゲート酸化膜の絶縁耐圧の低下を抑制できる半導体装置の製造方法が開示されている。この方法によると、半導体装置の製造過程において、ＣＺ基板の表面をプラズマ処理することによって、ＣＺ基板の表面からＣＺ基板内に水素を注入する。注入された水素はＣＺ基板内の酸素と還元反応を引き起こし（ＳｉＯｘ＋Ｈ→Ｓｉ＋Ｈ２Ｏ）、ＣＺ基板内の酸素が除去される。これによって、ＣＺ基板内の酸素濃度が低下する。このため、ゲート酸化膜の絶縁耐圧の低下を抑制することができる。
しかしながら、上記した従来の製造方法によると、ＣＺ基板の表面に対して直接プラズマ処理を行うため、ＣＺ基板の表面が損傷することがある。ＣＺ基板の表面が損傷すると、ＣＺ基板内に結晶欠陥が形成される。このため、ＣＺ基板の表面にゲート酸化膜を形成したときに、ＣＺ基板内の結晶欠陥がゲート酸化膜内に取り込まれて、ゲート酸化膜の絶縁耐圧の低下を引き起こす。
本発明は上記の課題を解決するために提案されたものである。本発明の製造方法では、ＣＺ基板の表面を損傷させることなく、ＣＺ基板内の酸素濃度を低下させる。本発明は、ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保できる製造方法を提供することを目的とする。
本発明は、ＣＺ法によって形成されたシリコン基板を用いた絶縁ゲート型の半導体装置を製造する方法に関する。
本方法は、プラズマＣＶＤ法によって、シリコン基板の表面に水素が含有されたゲート酸化膜を形成する工程と、シリコン基板の表面に形成されたゲート酸化膜を熱処理する工程を備えている。
本方法によると、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、シリコン基板の表面に水素が含有されたゲート酸化膜が形成される。ゲート酸化膜内に水素が含有されているため、ゲート酸化膜を熱処理することによって、ゲート酸化膜内の水素と、ゲート酸化膜とＣＺ基板の界面近傍のＣＺ基板内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板内の酸素が除去され、ＣＺ基板内の酸素濃度が低下する。ＣＺ基板の表面を直接プラズマ処理することがないため、ＣＺ基板の表面が損傷することがない。このため、ゲート酸化膜の絶縁耐圧を十分に確保することができる。
本方法では、ゲート酸化膜を形成する工程で、１０１９ａｔｏｍｓ／ｃｍ３以上の水素が含有されたゲート酸化膜を形成することが好ましい。ＣＺ基板内には、通常４×１０１７ａｔｏｍｓ／ｃｍ３〜１５×１０１８ａｔｏｍｓ／ｃｍ３の酸素が含有されている。ＣＺ基板内の酸素濃度よりも高い濃度の水素が含有されたゲート酸化膜を形成することによって、ＣＺ基板内の酸素の還元効果を高めることができる。これによって、ゲート酸化膜の絶縁耐圧の低下を確実に防止することができる。
本方法では、ゲート酸化膜を形成する工程で、５０Ｐａ以下の圧力条件下でプラズマＣＶＤ法を用いることが好ましい。５０Ｐａ以下の減圧条件下でプラズマＣＶＤ法を用いることによって、減圧しない場合に比べて、より多くの水素が含有されたゲート酸化膜を形成することができる。このため、多くの酸素析出欠陥を還元することができ、ＣＺ基板内の酸素をより低減することができる。ゲート酸化膜の絶縁耐圧の低下を確実に防止することができる。
本発明によると、ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保することができる。
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）プラズマＣＶＤ法に用いる材料ガスとして、ＳｉＨ４／Ｎ２Ｏ又はＴＥＯＳ／Ｏ２を用いる。
（第２特徴）ＣＺ基板の表面に４０ｎｍ以下の厚みの熱酸化膜を形成する。
（第１特徴）プラズマＣＶＤ法に用いる材料ガスとして、ＳｉＨ４／Ｎ２Ｏ又はＴＥＯＳ／Ｏ２を用いる。
（第２特徴）ＣＺ基板の表面に４０ｎｍ以下の厚みの熱酸化膜を形成する。
（第１実施例）
図１〜図４に本発明の第１実施例である半導体装置１００を製造する方法を示す。半導体装置１００は、トレンチ構造を有する絶縁ゲート型のＭＯＳである。
まず、図１に示すように、ｎ型のＣＺ基板６を準備する。図１は、ＣＺ基板６の表面側の一部の断面図を示したものである。次に、ＣＺ基板６の表面側にｐ型のボディ領域４を形成する。これによって、ＣＺ基板６内には、ｎ型のドリフト領域２とボディ領域４が形成される。なお、ＣＺ基板６は基板抵抗が５０Ωであり、基板内の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３、又は１．５×１０１８ａｔｏｍｓ／ｃｍ３のものを用いることができる。
図１〜図４に本発明の第１実施例である半導体装置１００を製造する方法を示す。半導体装置１００は、トレンチ構造を有する絶縁ゲート型のＭＯＳである。
まず、図１に示すように、ｎ型のＣＺ基板６を準備する。図１は、ＣＺ基板６の表面側の一部の断面図を示したものである。次に、ＣＺ基板６の表面側にｐ型のボディ領域４を形成する。これによって、ＣＺ基板６内には、ｎ型のドリフト領域２とボディ領域４が形成される。なお、ＣＺ基板６は基板抵抗が５０Ωであり、基板内の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３、又は１．５×１０１８ａｔｏｍｓ／ｃｍ３のものを用いることができる。
次に、図２に示すように、ＣＺ基板６の表面からエッチングを行って、ＣＺ基板６の表面からボディ領域４を貫通してＣＺ基板６内を伸びる複数のトレンチ８を形成する。エッチング法としてはＲＩＥ（Reactive Ion Etching）法等を用いることができる。
次に、図３に示すように、プラズマＣＶＤ法によって、ＣＺ基板６の表面に１００ｎｍの厚みのゲート酸化膜１０を成膜する。ここで、ＣＺ基板６の表面には、トレンチ８の内壁も含まれる。プラズマＣＶＤ法の条件として、成膜温度は３８０℃、圧力は１０Ｔｏｒｒ、材料ガスはＳｉＨ４／Ｎ２Ｏを用いることができる。これによって、ＣＺ基板６の表面に約１０１９ａｔｏｍｓ／ｃｍ３の水素が含有されたゲート酸化膜１０が形成される。プラズマＣＶＤ法の他の条件として、成膜温度は６９０℃、圧力は５０Ｐａ、材料ガスはＴＥＯＳ／Ｏ２を用いることができる。これによって、ＣＺ基板６の表面に約１０２０ａｔｏｍｓ／ｃｍ３の水素が含有されたゲート酸化膜１０が形成される。
次に、ＣＺ基板６の表面に成膜したゲート酸化膜１０をアニール処理する。アニール処理の条件として、処理温度を９００℃、窒素雰囲気、処理時間を３０分とすることができる。これによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０との界面近傍のＣＺ基板６内に存在する酸素析出欠陥ＳｉＯｘとの間で還元反応が生じる。
次に、図４に示すように、トレンチ８の内部にゲート電極１２を形成する。次に、ゲート電極１２の表面を層間絶縁膜１４で被覆する。次に、ソース電極１６、半導体装置１００の裏面構造（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置１００が完成する。
本実施例の製造方法によると、ゲート酸化膜１０内に含まれる水素によって、アニール処理を行ったときに、ゲート酸化膜１０との界面近傍のＣＺ基板６内に存在する酸素が還元される。これによって、ＣＺ基板６内の酸素が除去され、ＣＺ基板６内の酸素濃度が低下する。このため、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。
また、本実施例の製造方法によると、ＭＯＳ等のパワー半導体装置の製造過程において、ＣＺ基板６を用いた場合でも、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。このため、ＦＺ基板等、他のシリコン基板を用いた場合に比べて製造コストを低減することができる。
さらに、本実施例の製造方法によると、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成するため、ＣＺ基板６内への水素の注入とゲート酸化膜１０の形成を別工程で行う場合に比べて製造工程数を減らすことができる。
（第２実施例）
図５，６に本発明の第２実施例である半導体装置２００を製造する方法を示す。半導体装置２００はトレンチ構造を有する絶縁ゲート型のＭＯＳである。
半導体基板２６にトレンチ２８（図５参照）を形成するまでの製造過程（第１実施例の図１，２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
図５，６に本発明の第２実施例である半導体装置２００を製造する方法を示す。半導体装置２００はトレンチ構造を有する絶縁ゲート型のＭＯＳである。
半導体基板２６にトレンチ２８（図５参照）を形成するまでの製造過程（第１実施例の図１，２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
図５に、ＣＺ基板２６内にトレンチ２８を形成したときのＣＺ基板２８の断面図を示す。図５に示すように、トレンチ２８を形成した後、ＣＺ基板２６の表面にＳｉＯ２等の熱酸化膜３３を成膜する。次に、プラズマＣＶＤ法によって、熱酸化膜３３の表面にゲート酸化膜３０を成膜する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。次に、熱酸化膜３３の表面に形成したゲート酸化膜３０をアニール処理する。アニール処理の条件は第１実施例の条件と同様であるため、説明を省略する。なお、熱酸化膜３３の厚みが大きすぎる場合、ゲート酸化膜３０内への酸素析出欠陥の取り込みが顕著になり、ゲート酸化膜３０の絶縁耐圧が低下することがある。このため、熱酸化膜３３の厚みはゲート酸化膜の厚みより小さいことが望ましい。また、熱酸化膜３３が形成されていても、ＣＺ基板２６内の酸素の還元に影響はない。
次に、図６に示すように、トレンチ２８の内部にゲート電極３２を形成する。次に、ゲート電極３２の表面を層間絶縁膜３４で被覆する。次に、ソース電極３６、半導体装置２００の裏面構造（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置２００が完成する。
本実施例の製造方法によると、ＣＺ基板２６とゲート酸化膜３０の間に熱酸化膜３３を形成する。これによって、ＣＺ基板２６の表面に直接ゲート酸化膜３０を形成した場合に比べて、ＣＺ基板２６の表面を清浄な状態に保つことができる。このため、ＣＺ基板２６とゲート酸化膜３０の間の界面準位が低減され、ゲート酸化膜３０内に余分な電荷が入り込むのを防止することができる。
（第３実施例）
図７，８に本発明の第３実施例である半導体装置３００を製造する方法を示す。半導体装置３００はトレンチ構造を有する絶縁ゲート型のＭＯＳである。
半導体基板４６にトレンチ４８（図７参照）を形成するまでの製造過程（第１実施例の図１，２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
図７，８に本発明の第３実施例である半導体装置３００を製造する方法を示す。半導体装置３００はトレンチ構造を有する絶縁ゲート型のＭＯＳである。
半導体基板４６にトレンチ４８（図７参照）を形成するまでの製造過程（第１実施例の図１，２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
図７に、ＣＺ基板４６内にトレンチ４８を形成したときのＣＺ基板４６の断面図を示す。図７に示すように、トレンチ４８を形成した後、ＣＺ基板４６の表面にＳｉＯ２等の熱酸化膜５３を成膜する。次に、熱酸化膜５３の表面に、ＣＶＤ法によって、Ｓｉ３Ｎ４等のＣＶＤ窒化膜５１を成膜する。次に、プラズマＣＶＤ法によって、ＣＶＤ窒化膜５１の表面にゲート酸化膜５０を形成する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。次に、ＣＶＤ窒化膜５１の表面に形成したゲート酸化膜５０をアニール処理する。アニール処理の条件は第１実施例の条件と同様であるため、説明を省略する。なお、熱酸化膜５３およびＣＶＤ窒化膜５１の厚みが大きすぎる場合、ゲート酸化膜５０内への酸素析出欠陥の取り込みが顕著になり、ゲート酸化膜５０の絶縁耐圧が低下することがある。このため、熱酸化膜５３およびＣＶＤ窒化膜５１の厚みはゲート酸化膜の厚みより小さいことが望ましい。また、熱酸化膜５３およびＣＶＤ窒化膜５１が形成されていても、ＣＺ基板４６内の酸素の還元に影響はない。
次に、図８に示すように、トレンチ４８の内部にゲート電極５２を形成する。次に、ゲート電極５２の表面を層間絶縁膜５４で被覆する。次に、ソース電極５６、半導体装置３００の裏面構造（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置３００が完成する。
本実施例の製造方法によると、ＣＺ基板４６とゲート酸化膜５０の間に熱酸化膜５３を形成し、さらに、ゲート酸化膜５０と熱酸化膜５３の間にＣＶＤ窒化膜５１を形成する。これによって、ゲート酸化膜５０の長期的な信頼性を高めることができる。また、ゲート酸化膜５０の絶縁耐圧をより高めることもできる。
第２実施例および第３実施例の製造方法では、ＣＺ基板の表面に４０ｎｍ以下の厚みの熱酸化膜を形成することが好ましい。ゲート酸化膜内への酸素析出欠陥の取り込みを防止することができ、ゲート酸化膜の絶縁耐圧の低下を防止することができる。
（第４実施例）
図９，１０に本発明の第４実施例である半導体装置４００を製造する方法を示す。半導体装置４００は、プレーナ構造を有する絶縁ゲート型のＭＯＳである。
まず、図９に示すように、ｎ型のＣＺ基板６６の表面側の一部にｐ型のボディ領域６４と、ｎ＋型のソース領域６８を形成する。ＣＺ基板６６内の他の領域は、ドリフト領域６２となる。次に、プラズマＣＶＤ法によって、ＣＺ基板６６の表面にゲート酸化膜７０を成膜する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。
図９，１０に本発明の第４実施例である半導体装置４００を製造する方法を示す。半導体装置４００は、プレーナ構造を有する絶縁ゲート型のＭＯＳである。
まず、図９に示すように、ｎ型のＣＺ基板６６の表面側の一部にｐ型のボディ領域６４と、ｎ＋型のソース領域６８を形成する。ＣＺ基板６６内の他の領域は、ドリフト領域６２となる。次に、プラズマＣＶＤ法によって、ＣＺ基板６６の表面にゲート酸化膜７０を成膜する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。
次に、図１０に示すように、ゲート酸化膜７０の一部をエッチングにより除去して、ＣＺ基板６６の表面の一部にソース領域７８と接触するソース電極７６を形成する。次に、ゲート酸化膜７０の表面であってソース電極７６と接触しない位置にゲート電極７２を形成する。次に、ＣＺ基板６６の裏面側にドレイン領域６１を形成する。次に、ＣＺ基板６６の裏面にドレイン領域６１と接触するドレイン電極（図示しない）を形成することによって、半導体装置４００が完成する。
本実施例の製造方法によると、プレーナ構造を有する絶縁ゲート型のＭＯＳを製造する場合であっても、水素が含有されたゲート酸化膜７０を形成することができる。これによって、半導体装置４００の絶縁耐圧を十分に確保することができる。
第１実施例〜第４実施例の製造方法では、プラズマＣＶＤ法に用いる材料ガスとして、ＳｉＨ４／Ｎ２Ｏ又はＴＥＯＳ／Ｏ２を用いることが好ましい。高濃度の水素が含有されたゲート酸化膜を形成することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではＭＯＳを製造する方法を記載したが、ＩＧＢＴを製造する方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
例えば、実施例ではＭＯＳを製造する方法を記載したが、ＩＧＢＴを製造する方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２、２２、４２：ドリフト領域
４、２４、４４、７４：ボディ領域
６、２６、４６、６６：ＣＺ基板
８、２８、４８：トレンチ
１０、３０、５０、７０：ゲート酸化膜
１２、３２、５２、７２：ゲート電極
１４、３４、５４：層間絶縁膜
１６、３６、５６、７６：ソース電極
３３、５３：熱酸化膜
５１：ＣＶＤ窒化膜
６８：ソース領域
７１：ドレイン領域
１００、２００、３００、４００：半導体装置
４、２４、４４、７４：ボディ領域
６、２６、４６、６６：ＣＺ基板
８、２８、４８：トレンチ
１０、３０、５０、７０：ゲート酸化膜
１２、３２、５２、７２：ゲート電極
１４、３４、５４：層間絶縁膜
１６、３６、５６、７６：ソース電極
３３、５３：熱酸化膜
５１：ＣＶＤ窒化膜
６８：ソース領域
７１：ドレイン領域
１００、２００、３００、４００：半導体装置
Claims (3)
- ＣＺ法によって形成されたシリコン基板を用いた絶縁ゲート型の半導体装置を製造する方法であり、
プラズマＣＶＤ法によって、前記シリコン基板の表面に水素が含有されたゲート酸化膜を形成する工程と、
そのゲート酸化膜を熱処理する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - 前記ゲート酸化膜を形成する工程では、１０１９ａｔｏｍｓ／ｃｍ３以上の水素が含有されたゲート酸化膜を形成することを特徴とする請求項１の半導体装置の製造方法。
- 前記ゲート酸化膜を形成する工程では、５０Ｐａ以下の圧力条件下でプラズマＣＶＤ法を用いることを特徴とする請求項１又は２の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008263667A JP2010093170A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置の製造方法 |
| PCT/JP2009/067640 WO2010041740A1 (ja) | 2008-10-10 | 2009-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008263667A JP2010093170A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010093170A true JP2010093170A (ja) | 2010-04-22 |
Family
ID=42100686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008263667A Pending JP2010093170A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2010093170A (ja) |
| WO (1) | WO2010041740A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490140B2 (en) | 2014-08-26 | 2016-11-08 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016051970A1 (ja) | 2014-09-30 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2021153708A1 (ja) * | 2020-01-31 | 2021-08-05 | 国立大学法人信州大学 | 抗ピロリ菌活性を有するコレステロール類似物質 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185827A (ja) * | 1989-12-04 | 1991-08-13 | Motorola Inc | 高純度薄膜の形成方法 |
| JPH0443462A (ja) * | 1990-06-08 | 1992-02-13 | Ricoh Co Ltd | 翻訳後校正支援システム |
| JPH08125197A (ja) * | 1994-08-31 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置の作製装置 |
| JP2001036078A (ja) * | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | Ｍｏｓ型トランジスタ及びその製造方法 |
| JP2002203961A (ja) * | 2000-12-28 | 2002-07-19 | Sony Corp | ゲート絶縁膜の形成方法 |
| JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
| JP2006261495A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0443642A (ja) * | 1990-06-11 | 1992-02-13 | G T C:Kk | ゲート絶縁膜の形成方法 |
-
2008
- 2008-10-10 JP JP2008263667A patent/JP2010093170A/ja active Pending
-
2009
- 2009-10-09 WO PCT/JP2009/067640 patent/WO2010041740A1/ja active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185827A (ja) * | 1989-12-04 | 1991-08-13 | Motorola Inc | 高純度薄膜の形成方法 |
| JPH0443462A (ja) * | 1990-06-08 | 1992-02-13 | Ricoh Co Ltd | 翻訳後校正支援システム |
| JPH08125197A (ja) * | 1994-08-31 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置の作製装置 |
| JP2001036078A (ja) * | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | Ｍｏｓ型トランジスタ及びその製造方法 |
| JP2002203961A (ja) * | 2000-12-28 | 2002-07-19 | Sony Corp | ゲート絶縁膜の形成方法 |
| JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
| JP2006261495A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490140B2 (en) | 2014-08-26 | 2016-11-08 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010041740A1 (ja) | 2010-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2003047000A1 (ja) | 半導体装置及びその製造方法 | |
| JPS6245712B2 (ja) | ||
| US20150044840A1 (en) | Method for producing silicon carbide semiconductor device | |
| JP4819566B2 (ja) | 半導体装置およびその製造方法 | |
| US8524585B2 (en) | Method of manufacturing semiconductor device | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP4983025B2 (ja) | 半導体装置の製造方法 | |
| JP4434080B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP5626037B2 (ja) | 半導体装置の製造方法 | |
| JP2010080787A (ja) | 半導体装置の製造方法 | |
| WO2010041740A1 (ja) | 半導体装置の製造方法 | |
| JP4694769B2 (ja) | 半導体装置の製造方法 | |
| JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| TW201234599A (en) | Method for manufacturing semiconductor device | |
| JP2013165118A (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
| CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 | |
| CN105140285B (zh) | 一种垂直导电结构SiC MOSFET功率器件 | |
| JP2010123866A (ja) | 半導体装置及びその製造方法 | |
| CN105097937B (zh) | 一种横向导电结构 SiC MOSFET 功率器件 | |
| JP2006019615A (ja) | 半導体装置及びその製造方法 | |
| JP2006073704A (ja) | 半導体装置の製造方法 | |
| JP2023043338A (ja) | 半導体装置の製造方法 | |
| JP2006156973A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JPWO2006137146A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2004221097A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |