WO2010041740A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2010041740A1
WO2010041740A1 PCT/JP2009/067640 JP2009067640W WO2010041740A1 WO 2010041740 A1 WO2010041740 A1 WO 2010041740A1 JP 2009067640 W JP2009067640 W JP 2009067640W WO 2010041740 A1 WO2010041740 A1 WO 2010041740A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
substrate
gate oxide
semiconductor device
manufacturing
Prior art date
Application number
PCT/JP2009/067640
Other languages
English (en)
French (fr)
Inventor
幸博 久永
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Publication of WO2010041740A1 publication Critical patent/WO2010041740A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • the present invention relates to a method of manufacturing an insulated gate semiconductor device using a silicon substrate formed by a CZ method.
  • a CZ (Czokralski) method and an FZ (Floating Zone) method are known.
  • a silicon substrate formed by the CZ method (hereinafter referred to as a CZ substrate) has a lower manufacturing cost than a silicon substrate formed by the FZ method (hereinafter referred to as an FZ substrate). For this reason, it is desirable to manufacture a semiconductor device using a CZ substrate.
  • the CZ substrate since a quartz crucible is used in the CZ method, the CZ substrate has a higher oxygen concentration in the substrate than the FZ substrate. Oxygen contained in the CZ substrate exists as oxygen precipitation defects (SiO x ) in the CZ substrate.
  • Patent Document 1 discloses a method for manufacturing a semiconductor device that can suppress a decrease in the breakdown voltage of a gate oxide film by reducing the oxygen concentration in the CZ substrate.
  • hydrogen is injected from the surface of the CZ substrate into the CZ substrate by performing plasma processing on the surface of the CZ substrate during the manufacturing process of the semiconductor device.
  • the implanted hydrogen causes a reduction reaction with oxygen in the CZ substrate (SiO x + H ⁇ Si + H 2 O), and oxygen in the CZ substrate is removed.
  • the oxygen concentration in the CZ substrate decreases. For this reason, it is possible to suppress a decrease in the withstand voltage of the gate oxide film.
  • JP 2006-156973 A JP 2006-156973 A
  • the surface of the CZ substrate may be damaged because the plasma treatment is performed directly on the surface of the CZ substrate.
  • the surface of the CZ substrate is damaged, crystal defects are formed in the CZ substrate.
  • crystal defects in the CZ substrate are taken into the gate oxide film, thereby causing a reduction in the breakdown voltage of the gate oxide film.
  • the present invention has been proposed to solve the above problems.
  • the oxygen concentration in the CZ substrate is reduced without damaging the surface of the CZ substrate.
  • An object of the present invention is to provide a method of manufacturing an insulated gate semiconductor device using a CZ substrate, which can sufficiently ensure the withstand voltage of a gate oxide film.
  • the present invention relates to a method of manufacturing an insulated gate semiconductor device using a silicon substrate formed by a CZ method.
  • This method includes a step of forming a gate oxide film containing hydrogen on the surface of the silicon substrate by a plasma CVD method, and a step of heat-treating the gate oxide film formed on the surface of the silicon substrate.
  • a gate oxide film containing hydrogen is formed on the surface of the silicon substrate by plasma CVD (Chemical Vapor Deposition). Since hydrogen is contained in the gate oxide film, heat treatment of the gate oxide film causes hydrogen in the gate oxide film and oxygen precipitation defects present in the CZ substrate in the vicinity of the interface between the gate oxide film and the CZ substrate. A reduction reaction occurs between the two. Thereby, oxygen in the CZ substrate is removed, and the oxygen concentration in the CZ substrate is lowered. Since the surface of the CZ substrate is not directly plasma-treated, the surface of the CZ substrate is not damaged. For this reason, it is possible to sufficiently secure the withstand voltage of the gate oxide film.
  • plasma CVD Chemical Vapor Deposition
  • a gate oxide film containing hydrogen of 10 19 atoms / cm 3 or more in the step of forming the gate oxide film it is preferable to form a gate oxide film containing hydrogen of 10 19 atoms / cm 3 or more in the step of forming the gate oxide film.
  • the CZ substrate usually contains oxygen of 4 ⁇ 10 17 atoms / cm 3 to 15 ⁇ 10 18 atoms / cm 3 .
  • a plasma CVD method under a pressure condition of 50 Pa or less in the step of forming the gate oxide film.
  • a plasma CVD method under a reduced pressure condition of 50 Pa or less, a gate oxide film containing more hydrogen can be formed as compared with a case where the pressure is not reduced. For this reason, many oxygen precipitation defects can be reduced, and oxygen in the CZ substrate can be further reduced. It is possible to reliably prevent a reduction in the breakdown voltage of the gate oxide film.
  • the present invention in a method for manufacturing an insulated gate semiconductor device using a CZ substrate, it is possible to sufficiently ensure the withstand voltage of the gate oxide film.
  • a step (1) of manufacturing the semiconductor device 100 according to the first embodiment will be described.
  • a process (2) for manufacturing the semiconductor device 100 will be described.
  • a process (3) for manufacturing the semiconductor device 100 will be described.
  • a step (4) for manufacturing the semiconductor device 100 will be described.
  • a step (1) of manufacturing a semiconductor device 200 according to the second embodiment will be described.
  • a process (2) for manufacturing the semiconductor device 200 will be described.
  • a step (1) of manufacturing a semiconductor device 300 according to the third embodiment will be described.
  • a process (2) for manufacturing the semiconductor device 300 will be described.
  • a step (1) of manufacturing a semiconductor device 400 according to the fourth embodiment will be described.
  • a process (2) for manufacturing the semiconductor device 100 will be described.
  • SiH 4 / N 2 O or TEOS / O 2 is used as a material gas used in the plasma CVD method.
  • SiH 4 / N 2 O or TEOS / O 2 is used as a material gas used in the plasma CVD method.
  • a thermal oxide film having a thickness of 40 nm or less is formed on the surface of the CZ substrate.
  • FIG. 1 to 4 show a method of manufacturing the semiconductor device 100 according to the first embodiment.
  • the semiconductor device 100 is an insulated gate MOS having a trench structure.
  • an n-type CZ substrate 6 is prepared.
  • FIG. 1 shows a partial cross-sectional view of the surface side of the CZ substrate 6.
  • the p-type body region 4 is formed on the surface side of the CZ substrate 6.
  • an n-type drift region 2 and a body region 4 are formed in the CZ substrate 6.
  • the CZ substrate 6 having a substrate resistance of 50 ⁇ and an oxygen concentration in the substrate of 4 ⁇ 10 17 atoms / cm 3 or 1.5 ⁇ 10 18 atoms / cm 3 can be used.
  • etching is performed from the surface of the CZ substrate 6 to form a plurality of trenches 8 that penetrate the body region 4 from the surface of the CZ substrate 6 and extend in the CZ substrate 6.
  • RIE Reactive Ion Etching
  • a gate oxide film 10 having a thickness of 100 nm is formed on the surface of the CZ substrate 6 by plasma CVD.
  • the inner wall of the trench 8 is also included in the surface of the CZ substrate 6.
  • a film forming temperature of 380 ° C., a pressure of 10 Torr, and a material gas of SiH 4 / N 2 O can be used.
  • the gate oxide film 10 containing about 10 19 atoms / cm 3 of hydrogen is formed on the surface of the CZ substrate 6.
  • a film forming temperature of 690 ° C., a pressure of 50 Pa, and a material gas of TEOS / O 2 can be used.
  • the gate oxide film 10 containing about 10 20 atoms / cm 3 of hydrogen is formed on the surface of the CZ substrate 6.
  • the gate oxide film 10 formed on the surface of the CZ substrate 6 is annealed.
  • the treatment temperature can be 900 ° C.
  • the nitrogen atmosphere can be 30 minutes.
  • a reduction reaction occurs between hydrogen in the gate oxide film 10 and oxygen precipitation defects SiO x existing in the CZ substrate 6 in the vicinity of the interface with the gate oxide film 10.
  • a gate electrode 12 is formed inside the trench 8.
  • the surface of the gate electrode 12 is covered with an interlayer insulating film 14.
  • the semiconductor device 100 is completed by forming the source electrode 16, the back surface structure (not shown) of the semiconductor device 100, and the drain electrode (not shown).
  • oxygen present in the CZ substrate 6 in the vicinity of the interface with the gate oxide film 10 is reduced by the hydrogen contained in the gate oxide film 10 when annealing is performed.
  • oxygen in the CZ substrate 6 is removed, and the oxygen concentration in the CZ substrate 6 decreases. For this reason, it is possible to sufficiently ensure the withstand voltage of the gate oxide film 10.
  • the manufacturing method of the present embodiment it is possible to sufficiently ensure the withstand voltage of the gate oxide film 10 even when the CZ substrate 6 is used in the manufacturing process of a power semiconductor device such as a MOS. For this reason, manufacturing cost can be reduced compared with the case where other silicon substrates, such as a FZ board
  • the injection of hydrogen into the CZ substrate 6 and the formation of the gate oxide film 10 are separate steps.
  • the number of manufacturing steps can be reduced as compared with the case where the process is performed.
  • (Second embodiment) 5 and 6 show a method for manufacturing the semiconductor device 200 according to the second embodiment.
  • the semiconductor device 200 is an insulated gate MOS having a trench structure. Since the manufacturing process (corresponding to FIGS. 1 and 2 of the first embodiment) until the trench 28 (see FIG. 5) is formed in the semiconductor substrate 26 is the same as the manufacturing method of the first embodiment, the description thereof is omitted.
  • FIG. 5 shows a cross-sectional view of the CZ substrate 28 when the trench 28 is formed in the CZ substrate 26.
  • a thermal oxide film 33 such as SiO 2 is formed on the surface of the CZ substrate 26.
  • a gate oxide film 30 is formed on the surface of the thermal oxide film 33 by plasma CVD. Since the conditions of the plasma CVD method are the same as those of the first embodiment, the description thereof is omitted.
  • the gate oxide film 30 formed on the surface of the thermal oxide film 33 is annealed. Since the conditions for the annealing treatment are the same as those in the first embodiment, description thereof is omitted.
  • the thickness of the thermal oxide film 33 is preferably smaller than the thickness of the gate oxide film. Further, even if the thermal oxide film 33 is formed, there is no influence on the reduction of oxygen in the CZ substrate 26.
  • a gate electrode 32 is formed inside the trench 28.
  • the surface of the gate electrode 32 is covered with an interlayer insulating film 34.
  • the semiconductor device 200 is completed by forming the source electrode 36, the back surface structure (not shown) of the semiconductor device 200, and the drain electrode (not shown).
  • the thermal oxide film 33 is formed between the CZ substrate 26 and the gate oxide film 30.
  • the surface of the CZ substrate 26 can be kept clean as compared with the case where the gate oxide film 30 is formed directly on the surface of the CZ substrate 26. Therefore, the interface state between the CZ substrate 26 and the gate oxide film 30 is reduced, and it is possible to prevent excessive charges from entering the gate oxide film 30.
  • FIGS. 7 and 8 show a method of manufacturing the semiconductor device 300 according to the third embodiment.
  • the semiconductor device 300 is an insulated gate MOS having a trench structure. Since the manufacturing process (corresponding to FIGS. 1 and 2 of the first embodiment) until the trench 48 (see FIG. 7) is formed in the semiconductor substrate 46 is the same as the manufacturing method of the first embodiment, the description thereof is omitted.
  • FIG. 7 shows a cross-sectional view of the CZ substrate 46 when the trench 48 is formed in the CZ substrate 46.
  • a thermal oxide film 53 such as SiO 2 is formed on the surface of the CZ substrate 46.
  • a CVD nitride film 51 such as Si 3 N 4 is formed on the surface of the thermal oxide film 53 by a CVD method.
  • a gate oxide film 50 is formed on the surface of the CVD nitride film 51 by plasma CVD. Since the conditions of the plasma CVD method are the same as those of the first embodiment, the description thereof is omitted.
  • the gate oxide film 50 formed on the surface of the CVD nitride film 51 is annealed.
  • the conditions for the annealing treatment are the same as those in the first embodiment, description thereof is omitted. If the thicknesses of the thermal oxide film 53 and the CVD nitride film 51 are too large, oxygen precipitation defects are significantly taken into the gate oxide film 50, and the withstand voltage of the gate oxide film 50 may be lowered. For this reason, it is desirable that the thickness of the thermal oxide film 53 and the CVD nitride film 51 be smaller than the thickness of the gate oxide film. Even if the thermal oxide film 53 and the CVD nitride film 51 are formed, there is no influence on the reduction of oxygen in the CZ substrate 46.
  • a gate electrode 52 is formed inside the trench 48.
  • the surface of the gate electrode 52 is covered with an interlayer insulating film 54.
  • the semiconductor device 300 is completed by forming the source electrode 56, the back surface structure (not shown) of the semiconductor device 300, and the drain electrode (not shown).
  • the thermal oxide film 53 is formed between the CZ substrate 46 and the gate oxide film 50, and the CVD nitride film 51 is further formed between the gate oxide film 50 and the thermal oxide film 53.
  • the long-term reliability of the gate oxide film 50 can be improved.
  • the withstand voltage of the gate oxide film 50 can be further increased.
  • a thermal oxide film having a thickness of 40 nm or less on the surface of the CZ substrate. Incorporation of oxygen precipitation defects into the gate oxide film can be prevented, and a reduction in the breakdown voltage of the gate oxide film can be prevented.
  • FIG. 9 and 10 show a method of manufacturing the semiconductor device 400 according to the fourth embodiment.
  • the semiconductor device 400 is an insulated gate MOS having a planar structure.
  • a p-type body region 64 and an n + -type source region 68 are formed on a part of the surface side of an n-type CZ substrate 66.
  • the other region in the CZ substrate 66 becomes the drift region 62.
  • a gate oxide film 70 is formed on the surface of the CZ substrate 66 by plasma CVD. Since the conditions of the plasma CVD method are the same as those of the first embodiment, the description thereof is omitted.
  • a part of the gate oxide film 70 is removed by etching to form a source electrode 76 in contact with the source region 78 on a part of the surface of the CZ substrate 66.
  • a gate electrode 72 is formed on the surface of the gate oxide film 70 at a position that does not contact the source electrode 76.
  • the drain region 61 is formed on the back side of the CZ substrate 66.
  • a drain electrode (not shown) in contact with the drain region 61 on the back surface of the CZ substrate 66, the semiconductor device 400 is completed.
  • the gate oxide film 70 containing hydrogen can be formed even when an insulated gate type MOS having a planar structure is manufactured. As a result, a sufficient withstand voltage of the semiconductor device 400 can be ensured.
  • SiH 4 / N 2 O or TEOS / O 2 as the material gas used in the plasma CVD method.
  • a gate oxide film containing a high concentration of hydrogen can be formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保することができる製造方法を提供すること。 【解決手段】プラズマＣＶＤ法によって、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成する工程と、ゲート酸化膜１０を熱処理する工程を備えている。ゲート酸化膜１０を熱処理することによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０とＣＺ基板６の界面近傍のＣＺ基板６内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板６内の酸素が除去され、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する。特に、ＣＺ法によって形成されたシリコン基板を用いた絶縁ゲート型の半導体装置を製造する方法に関する。
　半導体装置の製造に用いられるシリコン基板を形成する方法として、ＣＺ（Czokralski）法およびＦＺ（Floating Zone）法が知られている。ＣＺ法によって形成されたシリコン基板（以下、ＣＺ基板と記載する）は、ＦＺ法によって形成されたシリコン基板（以下、ＦＺ基板と記載する）に比べて、製造コストが低い。このため、ＣＺ基板を用いて半導体装置を製造することが望ましい。一方で、ＣＺ法では石英坩堝を用いるため、ＣＺ基板はＦＺ基板に比べて基板内の酸素濃度が高い。ＣＺ基板内に含まれる酸素は、ＣＺ基板内で酸素析出欠陥（ＳｉＯｘ）として存在する。
　絶縁ゲート型のパワーＭＯＳ（Metal Oxide Semiconductor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体装置では、良好なデバイス特性を確保するために、ゲート酸化膜の絶縁耐圧を十分に確保する必要がある。ＣＺ基板を用いてパワー半導体装置を製造した場合、ＣＺ基板内の酸素濃度が高いため、ＣＺ基板からＣＺ基板の表面に形成したゲート酸化膜内に多くの酸素析出欠陥が取り込まれる。ゲート酸化膜内に取り込まれた酸素析出欠陥はゲート酸化膜の絶縁耐圧の低下を引き起こすため、ゲート酸化膜の絶縁耐圧を十分に確保することができない。
　特許文献１に、ＣＺ基板内の酸素濃度を低下させることによってゲート酸化膜の絶縁耐圧の低下を抑制できる半導体装置の製造方法が開示されている。この方法によると、半導体装置の製造過程において、ＣＺ基板の表面をプラズマ処理することによって、ＣＺ基板の表面からＣＺ基板内に水素を注入する。注入された水素はＣＺ基板内の酸素と還元反応を引き起こし（ＳｉＯｘ＋Ｈ→Ｓｉ＋Ｈ２Ｏ）、ＣＺ基板内の酸素が除去される。これによって、ＣＺ基板内の酸素濃度が低下する。このため、ゲート酸化膜の絶縁耐圧の低下を抑制することができる。
特開２００６－１５６９７３号公報
　しかしながら、上記した従来の製造方法によると、ＣＺ基板の表面に対して直接プラズマ処理を行うため、ＣＺ基板の表面が損傷することがある。ＣＺ基板の表面が損傷すると、ＣＺ基板内に結晶欠陥が形成される。このため、ＣＺ基板の表面にゲート酸化膜を形成したときに、ＣＺ基板内の結晶欠陥がゲート酸化膜内に取り込まれて、ゲート酸化膜の絶縁耐圧の低下を引き起こす。
　本発明は上記の課題を解決するために提案されたものである。本発明の製造方法では、ＣＺ基板の表面を損傷させることなく、ＣＺ基板内の酸素濃度を低下させる。本発明は、ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保できる製造方法を提供することを目的とする。
　本発明は、ＣＺ法によって形成されたシリコン基板を用いた絶縁ゲート型の半導体装置を製造する方法に関する。
　本方法は、プラズマＣＶＤ法によって、シリコン基板の表面に水素が含有されたゲート酸化膜を形成する工程と、シリコン基板の表面に形成されたゲート酸化膜を熱処理する工程を備えている。
　本方法によると、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、シリコン基板の表面に水素が含有されたゲート酸化膜が形成される。ゲート酸化膜内に水素が含有されているため、ゲート酸化膜を熱処理することによって、ゲート酸化膜内の水素と、ゲート酸化膜とＣＺ基板の界面近傍のＣＺ基板内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板内の酸素が除去され、ＣＺ基板内の酸素濃度が低下する。ＣＺ基板の表面を直接プラズマ処理することがないため、ＣＺ基板の表面が損傷することがない。このため、ゲート酸化膜の絶縁耐圧を十分に確保することができる。
　本方法では、ゲート酸化膜を形成する工程で、１０１９ａｔｏｍｓ／ｃｍ３以上の水素が含有されたゲート酸化膜を形成することが好ましい。ＣＺ基板内には、通常４×１０１７ａｔｏｍｓ／ｃｍ３～１５×１０１８ａｔｏｍｓ／ｃｍ３の酸素が含有されている。ＣＺ基板内の酸素濃度よりも高い濃度の水素が含有されたゲート酸化膜を形成することによって、ＣＺ基板内の酸素の還元効果を高めることができる。これによって、ゲート酸化膜の絶縁耐圧の低下を確実に防止することができる。
　本方法では、ゲート酸化膜を形成する工程で、５０Ｐａ以下の圧力条件下でプラズマＣＶＤ法を用いることが好ましい。５０Ｐａ以下の減圧条件下でプラズマＣＶＤ法を用いることによって、減圧しない場合に比べて、より多くの水素が含有されたゲート酸化膜を形成することができる。このため、多くの酸素析出欠陥を還元することができ、ＣＺ基板内の酸素をより低減することができる。ゲート酸化膜の絶縁耐圧の低下を確実に防止することができる。
　本発明によると、ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保することができる。
第１実施例に係る半導体装置１００を製造する工程（１）を示す。 半導体装置１００を製造する工程（２）を示す。 半導体装置１００を製造する工程（３）を示す。 半導体装置１００を製造する工程（４）を示す。 第２実施例に係る半導体装置２００を製造する工程（１）を示す。 半導体装置２００を製造する工程（２）を示す。 第３実施例に係る半導体装置３００を製造する工程（１）を示す。 半導体装置３００を製造する工程（２）を示す。 第４実施例に係る半導体装置４００を製造する工程（１）を示す。 半導体装置１００を製造する工程（２）を示す。
　下記に説明する実施例の好ましい特徴を列記する。
（第１特徴）プラズマＣＶＤ法に用いる材料ガスとして、ＳｉＨ４／Ｎ２Ｏ又はＴＥＯＳ／Ｏ２を用いる。
（第２特徴）ＣＺ基板の表面に４０ｎｍ以下の厚みの熱酸化膜を形成する。
　図面を参照して実施例を説明する。
（第１実施例）
　図１～図４に、第１実施例に係る半導体装置１００を製造する方法を示す。半導体装置１００は、トレンチ構造を有する絶縁ゲート型のＭＯＳである。
　まず、図１に示すように、ｎ型のＣＺ基板６を準備する。図１は、ＣＺ基板６の表面側の一部の断面図を示したものである。次に、ＣＺ基板６の表面側にｐ型のボディ領域４を形成する。これによって、ＣＺ基板６内には、ｎ型のドリフト領域２とボディ領域４が形成される。なお、ＣＺ基板６は基板抵抗が５０Ωであり、基板内の酸素濃度が４×１０１７ａｔｏｍｓ／ｃｍ３、又は１．５×１０１８ａｔｏｍｓ／ｃｍ３のものを用いることができる。
　次に、図２に示すように、ＣＺ基板６の表面からエッチングを行って、ＣＺ基板６の表面からボディ領域４を貫通してＣＺ基板６内を伸びる複数のトレンチ８を形成する。エッチング法としてはＲＩＥ（Reactive Ion Etching）法等を用いることができる。
　次に、図３に示すように、プラズマＣＶＤ法によって、ＣＺ基板６の表面に１００ｎｍの厚みのゲート酸化膜１０を成膜する。ここで、ＣＺ基板６の表面には、トレンチ８の内壁も含まれる。プラズマＣＶＤ法の条件として、成膜温度は３８０℃、圧力は１０Ｔｏｒｒ、材料ガスはＳｉＨ４／Ｎ２Ｏを用いることができる。これによって、ＣＺ基板６の表面に約１０１９ａｔｏｍｓ／ｃｍ３の水素が含有されたゲート酸化膜１０が形成される。プラズマＣＶＤ法の他の条件として、成膜温度は６９０℃、圧力は５０Ｐａ、材料ガスはＴＥＯＳ／Ｏ２を用いることができる。これによって、ＣＺ基板６の表面に約１０２０ａｔｏｍｓ／ｃｍ３の水素が含有されたゲート酸化膜１０が形成される。
　次に、ＣＺ基板６の表面に成膜したゲート酸化膜１０をアニール処理する。アニール処理の条件として、処理温度を９００℃、窒素雰囲気、処理時間を３０分とすることができる。これによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０との界面近傍のＣＺ基板６内に存在する酸素析出欠陥ＳｉＯｘとの間で還元反応が生じる。
　次に、図４に示すように、トレンチ８の内部にゲート電極１２を形成する。次に、ゲート電極１２の表面を層間絶縁膜１４で被覆する。次に、ソース電極１６、半導体装置１００の裏面構造（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置１００が完成する。
　本実施例の製造方法によると、ゲート酸化膜１０内に含まれる水素によって、アニール処理を行ったときに、ゲート酸化膜１０との界面近傍のＣＺ基板６内に存在する酸素が還元される。これによって、ＣＺ基板６内の酸素が除去され、ＣＺ基板６内の酸素濃度が低下する。このため、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。
　また、本実施例の製造方法によると、ＭＯＳ等のパワー半導体装置の製造過程において、ＣＺ基板６を用いた場合でも、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。このため、ＦＺ基板等、他のシリコン基板を用いた場合に比べて製造コストを低減することができる。
　さらに、本実施例の製造方法によると、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成するため、ＣＺ基板６内への水素の注入とゲート酸化膜１０の形成を別工程で行う場合に比べて製造工程数を減らすことができる。
（第２実施例）
　図５，６に、第２実施例に係る半導体装置２００を製造する方法を示す。半導体装置２００はトレンチ構造を有する絶縁ゲート型のＭＯＳである。
　半導体基板２６にトレンチ２８（図５参照）を形成するまでの製造過程（第１実施例の図１，２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
　図５に、ＣＺ基板２６内にトレンチ２８を形成したときのＣＺ基板２８の断面図を示す。図５に示すように、トレンチ２８を形成した後、ＣＺ基板２６の表面にＳｉＯ２等の熱酸化膜３３を成膜する。次に、プラズマＣＶＤ法によって、熱酸化膜３３の表面にゲート酸化膜３０を成膜する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。次に、熱酸化膜３３の表面に形成したゲート酸化膜３０をアニール処理する。アニール処理の条件は第１実施例の条件と同様であるため、説明を省略する。なお、熱酸化膜３３の厚みが大きすぎる場合、ゲート酸化膜３０内への酸素析出欠陥の取り込みが顕著になり、ゲート酸化膜３０の絶縁耐圧が低下することがある。このため、熱酸化膜３３の厚みはゲート酸化膜の厚みより小さいことが望ましい。また、熱酸化膜３３が形成されていても、ＣＺ基板２６内の酸素の還元に影響はない。
　次に、図６に示すように、トレンチ２８の内部にゲート電極３２を形成する。次に、ゲート電極３２の表面を層間絶縁膜３４で被覆する。次に、ソース電極３６、半導体装置２００の裏面構造（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置２００が完成する。
　本実施例の製造方法によると、ＣＺ基板２６とゲート酸化膜３０の間に熱酸化膜３３を形成する。これによって、ＣＺ基板２６の表面に直接ゲート酸化膜３０を形成した場合に比べて、ＣＺ基板２６の表面を清浄な状態に保つことができる。このため、ＣＺ基板２６とゲート酸化膜３０の間の界面準位が低減され、ゲート酸化膜３０内に余分な電荷が入り込むのを防止することができる。
（第３実施例）
　図７，８に、第３実施例に係る半導体装置３００を製造する方法を示す。半導体装置３００はトレンチ構造を有する絶縁ゲート型のＭＯＳである。
　半導体基板４６にトレンチ４８（図７参照）を形成するまでの製造過程（第１実施例の図１，２に相当）は第１実施例の製造方法と同様であるため、説明を省略する。
　図７に、ＣＺ基板４６内にトレンチ４８を形成したときのＣＺ基板４６の断面図を示す。図７に示すように、トレンチ４８を形成した後、ＣＺ基板４６の表面にＳｉＯ２等の熱酸化膜５３を成膜する。次に、熱酸化膜５３の表面に、ＣＶＤ法によって、Ｓｉ３Ｎ４等のＣＶＤ窒化膜５１を成膜する。次に、プラズマＣＶＤ法によって、ＣＶＤ窒化膜５１の表面にゲート酸化膜５０を形成する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。次に、ＣＶＤ窒化膜５１の表面に形成したゲート酸化膜５０をアニール処理する。アニール処理の条件は第１実施例の条件と同様であるため、説明を省略する。なお、熱酸化膜５３およびＣＶＤ窒化膜５１の厚みが大きすぎる場合、ゲート酸化膜５０内への酸素析出欠陥の取り込みが顕著になり、ゲート酸化膜５０の絶縁耐圧が低下することがある。このため、熱酸化膜５３およびＣＶＤ窒化膜５１の厚みはゲート酸化膜の厚みより小さいことが望ましい。また、熱酸化膜５３およびＣＶＤ窒化膜５１が形成されていても、ＣＺ基板４６内の酸素の還元に影響はない。
　次に、図８に示すように、トレンチ４８の内部にゲート電極５２を形成する。次に、ゲート電極５２の表面を層間絶縁膜５４で被覆する。次に、ソース電極５６、半導体装置３００の裏面構造（図示しない）、ドレイン電極（図示しない）を形成することによって、半導体装置３００が完成する。
　本実施例の製造方法によると、ＣＺ基板４６とゲート酸化膜５０の間に熱酸化膜５３を形成し、さらに、ゲート酸化膜５０と熱酸化膜５３の間にＣＶＤ窒化膜５１を形成する。これによって、ゲート酸化膜５０の長期的な信頼性を高めることができる。また、ゲート酸化膜５０の絶縁耐圧をより高めることもできる。
　第２実施例および第３実施例の製造方法では、ＣＺ基板の表面に４０ｎｍ以下の厚みの熱酸化膜を形成することが好ましい。ゲート酸化膜内への酸素析出欠陥の取り込みを防止することができ、ゲート酸化膜の絶縁耐圧の低下を防止することができる。
（第４実施例）
　図９，１０に、第４実施例に係る半導体装置４００を製造する方法を示す。半導体装置４００は、プレーナ構造を有する絶縁ゲート型のＭＯＳである。
　まず、図９に示すように、ｎ型のＣＺ基板６６の表面側の一部にｐ型のボディ領域６４と、ｎ＋型のソース領域６８を形成する。ＣＺ基板６６内の他の領域は、ドリフト領域６２となる。次に、プラズマＣＶＤ法によって、ＣＺ基板６６の表面にゲート酸化膜７０を成膜する。プラズマＣＶＤ法の条件は第１実施例の条件と同様であるため、説明を省略する。
　次に、図１０に示すように、ゲート酸化膜７０の一部をエッチングにより除去して、ＣＺ基板６６の表面の一部にソース領域７８と接触するソース電極７６を形成する。次に、ゲート酸化膜７０の表面であってソース電極７６と接触しない位置にゲート電極７２を形成する。次に、ＣＺ基板６６の裏面側にドレイン領域６１を形成する。次に、ＣＺ基板６６の裏面にドレイン領域６１と接触するドレイン電極（図示しない）を形成することによって、半導体装置４００が完成する。
　本実施例の製造方法によると、プレーナ構造を有する絶縁ゲート型のＭＯＳを製造する場合であっても、水素が含有されたゲート酸化膜７０を形成することができる。これによって、半導体装置４００の絶縁耐圧を十分に確保することができる。
　第１実施例～第４実施例の製造方法では、プラズマＣＶＤ法に用いる材料ガスとして、ＳｉＨ４／Ｎ２Ｏ又はＴＥＯＳ／Ｏ２を用いることが好ましい。高濃度の水素が含有されたゲート酸化膜を形成することができる。
　以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
　例えば、実施例ではＭＯＳを製造する方法を記載したが、ＩＧＢＴを製造する方法であってもよい。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (3)

  1. 　ＣＺ法によって形成されたシリコン基板を用いた絶縁ゲート型の半導体装置を製造する方法であり、
    　プラズマＣＶＤ法によって、前記シリコン基板の表面に水素が含有されたゲート酸化膜を形成する工程と、
    　そのゲート酸化膜を熱処理する工程と、
    　を備える半導体装置の製造方法。
  2. 　前記ゲート酸化膜を形成する工程では、１０１９ａｔｏｍｓ／ｃｍ３以上の水素が含有されたゲート酸化膜を形成する、
    　請求項１に記載の半導体装置の製造方法。
  3. 　前記ゲート酸化膜を形成する工程では、５０Ｐａ以下の圧力条件下でプラズマＣＶＤ法を用いる、
    　請求項１又は２に記載の半導体装置の製造方法。
PCT/JP2009/067640 2008-10-10 2009-10-09 半導体装置の製造方法 WO2010041740A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008263667A JP2010093170A (ja) 2008-10-10 2008-10-10 半導体装置の製造方法
JP2008-263667 2008-10-10

Publications (1)

Publication Number Publication Date
WO2010041740A1 true WO2010041740A1 (ja) 2010-04-15

Family

ID=42100686

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067640 WO2010041740A1 (ja) 2008-10-10 2009-10-09 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2010093170A (ja)
WO (1) WO2010041740A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021153708A1 (ja) * 2020-01-31 2021-08-05 国立大学法人信州大学 抗ピロリ菌活性を有するコレステロール類似物質

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238257B1 (ko) 2014-08-26 2021-04-13 삼성전자주식회사 반도체 소자의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185827A (ja) * 1989-12-04 1991-08-13 Motorola Inc 高純度薄膜の形成方法
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
JPH08125197A (ja) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体装置の作製装置
JP2001036078A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp Ｍｏｓ型トランジスタ及びその製造方法
JP2002203961A (ja) * 2000-12-28 2002-07-19 Sony Corp ゲート絶縁膜の形成方法
JP2006156973A (ja) * 2004-10-25 2006-06-15 Toyota Motor Corp 絶縁ゲート型半導体装置の製造方法
JP2006261495A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443462A (ja) * 1990-06-08 1992-02-13 Ricoh Co Ltd 翻訳後校正支援システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185827A (ja) * 1989-12-04 1991-08-13 Motorola Inc 高純度薄膜の形成方法
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
JPH08125197A (ja) * 1994-08-31 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法および半導体装置の作製装置
JP2001036078A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp Ｍｏｓ型トランジスタ及びその製造方法
JP2002203961A (ja) * 2000-12-28 2002-07-19 Sony Corp ゲート絶縁膜の形成方法
JP2006156973A (ja) * 2004-10-25 2006-06-15 Toyota Motor Corp 絶縁ゲート型半導体装置の製造方法
JP2006261495A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
US10490646B2 (en) 2014-09-30 2019-11-26 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
WO2021153708A1 (ja) * 2020-01-31 2021-08-05 国立大学法人信州大学 抗ピロリ菌活性を有するコレステロール類似物質

Also Published As

Publication number Publication date
JP2010093170A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
JP4647211B2 (ja) 半導体装置及びその製造方法
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
JP4819566B2 (ja) 半導体装置およびその製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
US20070238254A1 (en) Method of etching low dielectric constant films
KR20010076401A (ko) 반도체 소자 및 도전성 구조를 형성하기 위한 공정
JP4983025B2 (ja) 半導体装置の製造方法
KR100788361B1 (ko) 모스펫 소자의 형성 방법
JP4434080B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
WO2010041740A1 (ja) 半導体装置の製造方法
WO2012120730A1 (ja) 半導体装置の製造方法
JP2010080787A (ja) 半導体装置の製造方法
KR20000073373A (ko) 불순물 이온 편석 방지막 및 그 제조방법, 그 편석 방지막을 이용한 반도체 소자의 격리구조 및 그 제조방법
JPH10209147A (ja) 半導体装置の製造方法
JP2006203038A (ja) 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
CN105140285B (zh) 一种垂直导电结构SiC MOSFET功率器件
CN105097937B (zh) 一种横向导电结构 SiC MOSFET 功率器件
JP7500525B2 (ja) 半導体装置の製造方法
JPH0196923A (ja) エピタキシャル成長方法
US20070218599A1 (en) Method for producing silicon wafer and silicon wafer
JP2006156973A (ja) 絶縁ゲート型半導体装置の製造方法
JP2008186839A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09819273

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09819273

Country of ref document: EP

Kind code of ref document: A1