CN105140285B - 一种垂直导电结构SiC MOSFET功率器件 - Google Patents

一种垂直导电结构SiC MOSFET功率器件 Download PDF

Info

Publication number
CN105140285B
CN105140285B CN201510486184.1A CN201510486184A CN105140285B CN 105140285 B CN105140285 B CN 105140285B CN 201510486184 A CN201510486184 A CN 201510486184A CN 105140285 B CN105140285 B CN 105140285B
Authority
CN
China
Prior art keywords
sio
power devices
conductive structure
vertical conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510486184.1A
Other languages
English (en)
Other versions
CN105140285A (zh
Inventor
贾仁需
汪钰成
吕红亮
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510486184.1A priority Critical patent/CN105140285B/zh
Publication of CN105140285A publication Critical patent/CN105140285A/zh
Application granted granted Critical
Publication of CN105140285B publication Critical patent/CN105140285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例涉及一种垂直导电结构SiC MOSFET功率器件,所述SiCMOSFET功率器件自上而下包括:栅极、SiO2隔离介质层、N+源区、P+欧姆接触区、JFET区域、P阱、N漂移区、N+SiC衬底和漏极金属;其中,在SiO2隔离介质层与N漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD SiO2界面层。

Description

一种垂直导电结构SiC MOSFET功率器件
技术领域
本发明涉及微电子技术领域,尤其涉及一种垂直导电结构SiC MOSFET功率器件。
背景技术
SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料,并且具有远大于Si材料的功率器件品质因子。SiC功率器件金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的研发始于20世纪90年代,其具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点,已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
然而,目前SiC功率MOS器件栅介质的主要材料为热氧化生成的SiO2,但SiC和SiO2的接触界面质量较差,高密度的界面态和界面粗糙导致器件沟道迁移率和导通电阻严重退化,甚至使基于SiC的器件的性能还达不到基于Si的器件的性能。虽然经工艺改进,在退火过程中通入氮化物成分,可以部分减少界面态,但对于氧化过程中SiC和SiO2界面处的C原子络合物问题不能根本性的解决,也使得SiC的沟道迁移率一直很低,严重制约着SiC功率器件的发展。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种垂直导电结构SiC MOSFET功率器件,在SiO2隔离介质与N-漂移区之间的界面具有一层等离子体增强化学气相淀积PECVDSiO2界面层,能够有效解决氧化过程中SiC和SiO2的接触界面C原子络合物产生的缺陷对界面态和迁移率的影响,从而提高器件的性能。
为实现上述目的,本发明提供了一种提高垂直导电结构SiC MOSFET功率器件,所述SiC MOSFET功率器件自上而下包括:栅极、SiO2隔离介质层、N+源区、P+欧姆接触区、JFET区域、P阱、N-漂移区、N+SiC衬底和漏极金属;
其中,在SiO2隔离介质与N-漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD SiO2界面层。
优选的,所述PECVD SiO2界面层的形成包括:
对具有N+源区、P+欧姆接触区、JFET区域、P阱和N-漂移区的SiC衬底表面在200℃下进行紫外线氧化;
RCA清洗,使得在所述表面形成Si界面结构;
在300℃氧气气氛中进行PECVD预处理,将所述Si界面结构氧化成SiO2界面层。
优选的,所述N+源区和P+欧姆接触区之上还具有源极金属。
优选的,SiO2界面层的厚度为1-2nm。
优选的,所述N-漂移区具体为:
厚度为8-9μm,掺杂浓度为1×1015cm-3-2×1015cm-3的氮离子掺杂的N-外延层。
优选的,所述P阱的深度为0.5μm,掺杂浓度为3×1018cm-3
优选的,所述N+源区的深度为0.2μm,掺杂浓度为1×1019cm-3
优选的,所述P+欧姆接触区的深度为0.2μm,掺杂浓度为2×1019cm-3
优选的,所述SiO2隔离介质层的厚度为50-100nm的。
本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件,在SiO2隔离介质与N-漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD SiO2界面层,能够有效解决氧化过程中SiC和SiO2的接触界面C原子络合物产生的缺陷对界面态和迁移率的影响,从而提高器件的性能。
附图说明
图1为本发明实施例提供的一种垂直导电结构SiC MOSFET功率器件的结构图;
图2为本发明实施例提供的一种垂直导电结构SiC MOSFET功率器件的制备方法流程图;
图3为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之一;
图4为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之二;
图5为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之三;
图6为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之四;
图7为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之五;
图8为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之六;
图9为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之七;
图10为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之八;
图11为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图之九。
具体实施方式
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
本发明实施例提供了一种垂直导电结构SiC MOSFET功率器件,具体如图1所示,SiC MOSFET功率器件自上而下包括:栅极8、SiO2隔离介质层7、N+源区4、P+欧姆接触区5、JFET区域11、P阱3、N-漂移区2、N+SiC衬底1和漏极金属10;
其中,在SiO2隔离介质7与N-漂移区2之间的界面具有一层等离子体增强化学气相淀积PECVD SiO2界面层(图中未示出)。PECVD SiO2界面层的形成是通过对具有N+源区4、P+欧姆接触区5、JFET区域11、P阱3和N-漂移区2的SiC衬底1的表面在200℃下进行紫外线氧化,然后进行RCA清洗,使得在所述表面形成Si界面结构,再在300℃氧气气氛中进行PECVD预处理,将所述Si界面结构氧化成SiO2界面层。
其中,N+SiC衬底1为高掺杂的碳化硅衬底;
N+SiC衬底1之上的‘凸’形区是N-漂移区,在本例中具体为厚度为8-9μm,掺杂浓度为1×1015cm-3-2×1015cm-3的氮离子掺杂的N-外延层;
P阱3的深度为0.5μm,掺杂浓度为3×1018cm-3
JFET区域11在两个P阱3之间;
N+源区4在P阱3内,N+源区的深度为0.2μm,掺杂浓度为1×1019cm-3
P+欧姆接触区5在P阱3内紧邻N+源区4,深度为0.2μm,掺杂浓度为2×1019cm-3
SiO2隔离介质层7即为栅氧氧化层,厚度为50-100nm;
栅极8为多晶硅栅,是厚度为200nm磷离子掺杂的多晶硅,掺杂浓度为5×1019cm-3至1×1020cm-3
N+源区4和P+欧姆接触区5之上还具有源极金属9,具体为300nm/100nm的Al/Ti合金;
漏极金属10位于N+SiC衬底1的背面,具体为300nm/100nm的Al/Ti合金。
本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件,在SiO2隔离介质与N-漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD SiO2界面层,能够有效解决氧化过程中SiC和SiO2的接触界面C原子络合物产生的缺陷对界面态和迁移率的影响,从而提高器件的性能。并且在淀积SiO2界面层之前,通过紫外线氧化将SiC外延层的C还原出来,与氧离子结合形成C的氧化物,以气态形式排出,随后再将紫外线氧化形成的表面SiO2层进行RCA清洗,使得表面形成Si界面结构,再由PECVD氧化形成SiO2界面层,从而形成良好的接触界面。
为了更好地理解本发明提供的垂直导电结构SiC MOSFET功率器件,下面对其工艺制程进行介绍。
需要说明的是,本发明实施例提供的垂直导电结构SiC MOSFET功率器件的制备方法,可以用于各种垂直导电结构的SiC MOSFET的制程工艺中,具体可以包括但不限于:垂直双扩散金属氧化物半导体场效应管(vertical double-diffused MOSFET,VDMOSFET)、垂直沟道V形槽金属氧化物半导体(vertical-channel V-groove MOSFET,VVMOSFET)、U形槽金属氧化物半导体(U-shaped groove MOSFET,UMOSFET)等。虽然在本实施例下述具体工艺过程示意图中是以VDMOSFET为例进行说明,但并非限定本实施例提供的提高沟道迁移率的方法仅适用于VDMOSFET的工艺制程中。
图2为本发明实施例提供的提高垂直导电结构SiC MOSFET功率器件沟道迁移率的方法流程图。图3-图11为本发明实施例提供的VDMOSFET功率器件的工艺过程示意图。下面以图2为例,并结合图3-图11,对本发明的提高垂直导电结构SiC MOSFET功率器件沟道迁移率的方法进行详细说明。
如图2所示,本发明实施例的垂直导电结构SiC MOSFET的制备方法包括:
步骤210,在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区;
具体的,如图3所示,N+SiC衬底1上经过外延工艺形成N-漂移区2。
以N型VDMOS的制造工艺为例,外延工艺的具体工艺条件为:温度为1570℃,压力为100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为液态氮气。形成的N-漂移区的外延层厚度为8-9μm,掺杂浓度为1×1015cm-3~2×1015cm-3
步骤220,在N-漂移区内经过注入工艺形成MOSFET的源区;
具体的,在形成源区之前,首先需要形成阱区。
阱区的制备可以通过在氮离子掺杂的N-漂移区上进行多次铝离子选择性注入形成。其中,注入温度为650℃,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱3,如图4所示;
其具体工艺过程可以包括:通过低压热壁化学气相沉积法在SiC外延片表面沉积一层厚度为0.2μm的SiO2层,然后再沉积厚度为1μm的Al来作为P阱离子注入的阻挡层,通过光刻和刻蚀来形成P阱注入区;在650℃的环境温度下对P阱注入区进行四次Al离子注入,先后采用450keV、300keV、200keV和120keV的注入能量,将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子注入到P阱注入区,形成深度为0.5μm,掺杂浓度为3×1018cm-3的P阱3;采用RCA清洗标准进行表面清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛中进行离子激活退火10min。
在形成P阱3之后,在P阱3内进行多次氮离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区4,如图5所示。
其具体工艺过程可以包括:通过低压热壁化学气相沉积法在碳化硅片正面沉积一层厚度为0.2μm的SiO2层,然后再沉积厚度为1μm的Al来作为N+源区离子注入的阻挡层,通过光刻和刻蚀来形成N+源区注入区;在650℃的环境温度下对N+源区注入区进行两次氮离子注入,先后采用80keV、30keV的注入能量,将注入剂量为3.9×1014cm-2、1.88×1014cm-2,注入到N+源区注入区,形成深度为0.2μm,掺杂浓度为1×1019cm-3的N+源区4;采用RCA清洗标准进行表面清洗,烘干后制作C膜保护;然后在1700~1750℃氩气氛围中进行离子激活退火10分钟。
在形成源区之后,还要在氮离子掺杂的N-漂移区上进行多次铝离子选择性注入,注入温度为650℃,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+欧姆接触区5,如图6所示。
其具体工艺过程可以包括:通过低压热壁化学气相沉积法在碳化硅片正面沉积一层厚度为0.2μm的SiO2层,然后再沉积厚度为1μm的Al来作为P+接触区离子注入的阻挡层,通过光刻和刻蚀来形成P+接触注入区;在650℃的环境温度下对P+接触区进行两次Al离子注入,先后90keV、30keV的注入能量,将注入剂量为1.88×1014cm-2、3.8×1014cm-2的铝离子,注入到P+欧姆接触区注入区,形成深度为0.2μm,掺杂浓度为2×1019cm-3的P+接触区5。
步骤230,对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化;
具体的,氧化温度为200℃,时间为10分钟,形成薄氧层6,如图7所示。
采用紫外线低温氧化对外延层表面进行处理,可以有效的控制氧化厚度,实现可控的外延表面的薄层氧化,以便于对SiC界面进行预处理,使SiC外延片的表面进行预氧化,形成SiO2和C的氧化物。其中C的氧化物包括CO和CO2,它们会以气态形式排出。因此SiC外延片的表面只留下薄层SiO2
步骤240,RCA清洗,使得在所述外延表面形成Si界面结构;
具体的,RCA清洗包括如下步骤:
A、将SiC外延置于90℃的SPM溶液中清洗15分钟,冲去离子水;
B、在DHF溶液中清洗30秒,冲去离子水;
C、在70℃的SC1溶液中清洗10分钟,冲去离子水;
D、再在70℃的SC2溶液中清洗10分钟,冲去离子水,并甩干;
其中,所述SPM溶液为浓硫酸和过氧化氢的混合溶液;所述DHF溶液为浓度为0.5%-2%的氢氟酸溶液;所述SC1溶液为氨水、过氧化氢和去离子水的混合溶液;所述SC2为盐酸、过氧化氢和去离子水的混合溶液。
步骤250,将所述SiC外延片在300℃氧气气氛中进行等离子体增强化学气相淀积(PECVD)预处理,将所述外延表面的Si界面结构氧化成SiO2界面层;
具体的,将SiC外延片放入PECVD设备中,在300℃下通入氧气60秒,在所述Si界面层上形成1-2nm的SiO2界面层。
步骤260,在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层;
具体的,在形成1-2nm SiO2界面层之后,在300℃下通入氧气的状态下再通入硅烷,沉积100nm的SiO2隔离介质层7,如图8所示。随后,在氧气气氛下,800℃退火60分钟。最后通过光刻、刻蚀SiO2隔离介质层7形成栅氧化层。
步骤270,制备多晶硅栅极;
具体的,用低压热壁化学气相沉积法在外延片表面沉积生长200nm的多晶硅,具体工艺条件可以是:温度为600-650℃,压强为60-80Pa,反应气体采用硅烷和磷化氢,载运气体采用氦气。
然后通过光刻、刻蚀保留住栅氧化层上的多晶硅,形成掺杂浓度为5×1019cm-3,厚度为200nm的栅极8,具体如图9所示。
步骤280,制备源极金属;
具体的,如图10所示,在N+以及P+欧姆接触区域沉积300nm/100nm的Al/Ti合金,形成源极金属9。
步骤190,制备漏极金属,形成垂直导电结构SiC MOSFET。
具体的,如图11所示。在衬底背面沉积300nm/100nm的Al/Ti合金作为漏极金属10。
最后,在1100±50℃温度下,氮气气氛中对样品退火3分钟形成电极的欧姆接触。由此形成垂直导电结构SiC MOSFET。
本发明所提供的方法,在栅氧淀积前,采用紫外线低温氧化对外延层表面进行处理,可以有效的控制氧化厚度,并通过RCA清洗使SiC界面出现完整的Si面结构。随后在O离子气氛下对SiC表面的Si界面结构进行预处理,氧化生成1-2nm的SiO2界面层,作为SiC与SiO2界面,能够与后续工艺制备的栅氧化层形成良好的界面接触,同时将界面的C原子氧化形成气体排出,由此解决了传统高温氧化工艺制备栅氧化层所带来的SiC和SiO2的接触界面中C原子络合物引起的界面态高,载流子迁移率低的问题,本发明提供的方法,能够有效的提高器件的性能。
专业人员应该还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种垂直导电结构SiC MOSFET功率器件,其特征在于,所述SiC MOSFET功率器件自上而下包括:栅极、SiO2隔离介质层、N+源区、P+欧姆接触区、JFET区域、P阱、N-漂移区、N+SiC衬底和漏极金属;
其中,在SiO2隔离介质层与N-漂移区之间的界面具有一层等离子体增强化学气相淀积PECVD SiO2界面层,所述SiO2界面层的厚度为1-2nm;
所述PECVD SiO2界面层的形成包括:
对具有N+源区、P+欧姆接触区、JFET区域、P阱和N-漂移区的SiC衬底表面在200℃下进行紫外线氧化;
RCA清洗,使得在所述表面形成Si界面结构;
在300℃氧气气氛中进行PECVD预处理,将所述Si界面结构氧化成SiO2界面层。
2.根据权利要求1所述的垂直导电结构SiC MOSFET功率器件,其特征在于,所述N+源区和P+欧姆接触区之上还具有源极金属。
3.根据权利要求1所述的垂直导电结构SiC MOSFET功率器件,其特征在于,所述N-漂移区具体为:
厚度为8-9μm,掺杂浓度为1×1015cm-3-2×1015cm-3的氮离子掺杂的N-外延层。
4.根据权利要求1所述的垂直导电结构SiC MOSFET功率器件,其特征在于,所述P阱的深度为0.5μm,掺杂浓度为3×1018cm-3
5.根据权利要求1所述的垂直导电结构SiC MOSFET功率器件,其特征在于,所述N+源区的深度为0.2μm,掺杂浓度为1×1019cm-3
6.根据权利要求1所述的垂直导电结构SiC MOSFET功率器件,其特征在于,所述P+欧姆接触区的深度为0.2μm,掺杂浓度为2×1019cm-3
7.根据权利要求1所述的垂直导电结构SiC MOSFET功率器件,其特征在于,所述SiO2隔离介质层的厚度为50-100nm。
CN201510486184.1A 2015-08-07 2015-08-07 一种垂直导电结构SiC MOSFET功率器件 Active CN105140285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510486184.1A CN105140285B (zh) 2015-08-07 2015-08-07 一种垂直导电结构SiC MOSFET功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510486184.1A CN105140285B (zh) 2015-08-07 2015-08-07 一种垂直导电结构SiC MOSFET功率器件

Publications (2)

Publication Number Publication Date
CN105140285A CN105140285A (zh) 2015-12-09
CN105140285B true CN105140285B (zh) 2018-07-31

Family

ID=54725573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510486184.1A Active CN105140285B (zh) 2015-08-07 2015-08-07 一种垂直导电结构SiC MOSFET功率器件

Country Status (1)

Country Link
CN (1) CN105140285B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728466B1 (en) 2016-04-28 2017-08-08 International Business Machines Corporation Vertical field effect transistors with metallic source/drain regions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841436B2 (en) * 2001-10-15 2005-01-11 Denso Corporation Method of fabricating SiC semiconductor device
CN102779852A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
CN104409501A (zh) * 2014-11-10 2015-03-11 中国科学院微电子研究所 碳化硅金属氧化物半导体场效应晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841436B2 (en) * 2001-10-15 2005-01-11 Denso Corporation Method of fabricating SiC semiconductor device
CN102779852A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件
CN102832248A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 基于半超结的碳化硅mosfet及制作方法
CN104409501A (zh) * 2014-11-10 2015-03-11 中国科学院微电子研究所 碳化硅金属氧化物半导体场效应晶体管

Also Published As

Publication number Publication date
CN105140285A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
US6841436B2 (en) Method of fabricating SiC semiconductor device
TWI447908B (zh) 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
JP2006210818A (ja) 半導体素子およびその製造方法
JPWO2012131898A1 (ja) 炭化珪素半導体装置
CN110518070A (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
CN110581068A (zh) 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法
JP2018113421A (ja) 半導体装置の製造方法
CN105280503B (zh) 提高横向导电结构 SiC MOSFET 沟道迁移率的方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN105140285B (zh) 一种垂直导电结构SiC MOSFET功率器件
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
CN105097937B (zh) 一种横向导电结构 SiC MOSFET 功率器件
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
TW583747B (en) High density trench power MOSFET structure and method thereof
JP7141758B2 (ja) U字型ゲートmosfetのトレンチコーナー部酸化物層の厚さを増加させる製造方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
WO2010041740A1 (ja) 半導体装置の製造方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN206003774U (zh) 一种高介电常数栅介质‑金属栅极的igbt
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200819

Address after: 105-14, 1st floor, building A1, phase II, software new town, 156 Tiangu 8th Road, Yuhua Street office, hi tech Zone, Xi'an City, Shaanxi Province

Patentee after: Xi'an Cresun Innovation Technology Co.,Ltd.

Address before: 710071, No. 2 Taibai South Road, Yanta District, Shaanxi, Xi'an

Patentee before: XIDIAN University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210330

Address after: Room 405, building 3, no.1690, Cailun Road, Pudong New Area, Shanghai, 200120

Patentee after: Yaoxin microelectronics technology (Shanghai) Co.,Ltd.

Address before: 105-14, 1st floor, building A1, phase II, software new town, 156 Tiangu 8th Road, Yuhua Street office, high tech Zone, Xi'an, Shaanxi 710000

Patentee before: Xi'an Cresun Innovation Technology Co.,Ltd.