JPWO2012131898A1 - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JPWO2012131898A1 JPWO2012131898A1 JP2013506914A JP2013506914A JPWO2012131898A1 JP WO2012131898 A1 JPWO2012131898 A1 JP WO2012131898A1 JP 2013506914 A JP2013506914 A JP 2013506914A JP 2013506914 A JP2013506914 A JP 2013506914A JP WO2012131898 A1 JPWO2012131898 A1 JP WO2012131898A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- silicon carbide
- film
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 71
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 70
- 239000004065 semiconductor Substances 0.000 title claims description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 42
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 42
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 25
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ＳｉＣのＭＯＳＦＥＴのチャネル領域若しくはゲート絶縁膜とＳｉＣ基板界面に窒素を導入することで高い移動度のＭＯＳＦＥＴが得られるもののノーマリオンのＭＯＳＦＥＴとなるという課題があった。そこで、高い移動度とノーマリオフを両立させ、更に信頼性の高いＳｉＣのＭＯＳＦＥＴを提供するために、ＳｉＣ基板のチャネル領域若しくはゲート絶縁膜とＳｉＣ基板界面に窒素を導入し、さらにゲート絶縁膜中にゲート絶縁膜全体の膜厚の１０％以下の金属酸化膜を挿入した。
Description
本発明は炭化珪素半導体装置に関する。
炭化珪素(ＳｉＣ)は、絶縁破壊電界がＳｉに比べ約１０倍大きく、耐圧を維持するドリフト層を薄く、且つ高濃度にすることができるため、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の損失を低減できる材料である。そのため次世代の高耐圧・低損失なスイッチングデバイスとしてＳｉＣを用いたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）が注目されている。
このＭＯＳＦＥＴの例として図２を用いて動作原理を説明する。図において、符号１はドレイン領域となるｎ＋基板、２はｎ−ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。このＭＯＳＦＥＴの動作としては、ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ベース領域３の表層に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
本ＭＯＳＦＥＴのデバイスの性能に対して大きな影響を与える要因のひとつにＳｉＣとゲート絶縁膜との界面の品質が挙げられる。このゲート絶縁膜には熱酸化法あるいは化学気相堆積法(ＣＶＤ)などの方法によって二酸化珪素を用いることが一般的であるが、二酸化珪素/炭化珪素のいわゆるＭＯＳ界面には多数の界面準位（トラップ）が存在するため、チャネル移動度が非常に低くなり、素子のオン抵抗が大きくなり、オン動作時の損失が増大してしまう不具合があった。
界面準位を低減し、移動度を向上させる方法として例えば特許文献１のように熱酸化後に一酸化二窒素ガス(Ｎ２Ｏ)を用いて熱処理を行う、または上記窒化処理により酸化膜を形成する方法が報告されている。
また、例えば特許文献２では直接ＳｉＣを一酸化二窒素ガス(Ｎ２Ｏ)もしくは一酸化窒素(ＮＯ)を用いて熱処理を行った後に酸化膜を堆積法により形成する方法が報告されている。
また、例えば非特許文献１ではＳｉＣ基板へ窒素インプラを行った後にゲート絶縁膜を形成する方法が報告されている。
また、例えば特許文献３ではＳｉＣ基板上にゲート絶縁膜として０．３ｎｍから０．９ｎｍのＳｉＯ２を形成し、その上にアルミ酸化物を３００度以下で１０ｎｍから１００ｎｍ堆積する方法が報告されている。
また、例えば高誘電体膜をゲート酸化膜に用いる例として特許文献４ではＳｉＣ基板上にゲート絶縁膜としてＳｉＯ２を形成し、その後に高誘電体膜を堆積し、更にその上にＳｉＯ２を堆積し、絶縁破壊特性を向上させる方法が報告されている。
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、２００１年、第２２巻、第６号、ｐ．２７２−２７４
しかしながら、上記方法で移動度を向上させた場合には以下に説明する技術課題が存在する。本発明者らが検討したところ、熱酸化後にＮ２Ｏを用いて熱処理を行う、または上記窒化処理により酸化膜を形成する、または直接ＳｉＣ基板をＮ２ＯもしくはＮＯを用いて熱処理を行った後に酸化膜を堆積法により形成する、またはＳｉＣ基板へ窒素インプラを行ったのちにゲート絶縁膜を形成した場合にはＭＯＳＦＥＴの閾値電圧(Ｖｔｈ)が負の方向にシフトすることが明らかになった。閾値電圧(Ｖｔｈ)が負の方向にシフトするとノーマリオンとなってしまうため、フェイルセーフの観点から望ましくない。また、本発明者らが検討したところ、ゲート絶縁膜へ高誘電体膜を用いる際にはゲート絶縁膜全体の膜厚に占める高誘電体膜の膜厚の割合が１０％を超えると信頼性（絶縁破壊特性、電気ストレス印加による閾値電圧の安定性）が悪化するという問題があることが明らかになった。ゲート絶縁膜全体の膜厚に占める高誘電体膜の膜厚の割合が特許文献３では９０％以上、特許文献４では３４％以上となり、いずれも信頼性の観点から問題となる。
上記課題を解決するため代表的な本発明は以下のとおりである。即ち、炭化珪素基板と、炭化珪素基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、炭化珪素基板に形成されたソース領域を備えたＭＯＳＦＥＴを含む炭化珪素半導体装置において、ＭＯＳＦＥＴのチャネル領域若しくは前記炭化珪素基板とゲート絶縁膜との界面に導入された窒素と、ゲート絶縁膜内にゲート絶縁膜の膜厚の１０％以下の膜厚の金属酸化膜を有する炭化珪素半導体装置である。
本発明を用いて得られる代表的な効果を簡単に説明すれば以下のとおりである。ゲート絶縁膜中に負の固定電荷を有する金属酸化膜を有することによりＭＯＳＦＥＴの閾値電圧(Ｖｔｈ)を正の方向にシフトさせることができる。すなわち、ＳｉＣ基板のチャネル領域若しくはＳｉＣ基板界面に窒素を導入し移動度を向上させる手段と組み合わせれば、高い移動度とノーマリオフの両立を実現することが可能となる。また、上記手段に加え、ゲート絶縁膜の膜厚の１０％以下の膜厚の金属酸化膜とすることで、高い移動度とノーマリオフを両立し、更に高い信頼性の炭化珪素半導体装置を提供することができる。
本発明の実施例１による炭化珪素半導体装置の断面図を図１により説明する。図において、符号１はドレイン領域となるｎ＋基板、２はｎ−ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。本明細書では符号１及び２を合わせてＳｉＣ基板と称することもあり、ｎ−ドリフト層２の表面（チャネル領域）若しくはゲート絶縁膜とＳｉＣ基板界面には窒素が導入されている。
ゲート絶縁膜６はＳｉＣ基板側から第１のゲート絶縁膜６ａ、金属酸化膜６ｂ、第２のゲート絶縁膜６ｃを順次形成した積層膜により構成されており、第１のゲート絶縁膜６ａ、第２のゲート絶縁膜６ｃは例えば酸化シリコン膜からなり、金属酸化膜６ｂは例えばアルミ酸化物などの金属酸化膜からなる。第１のゲート絶縁膜６ａの膜厚は３ｎｍ以上であり、金属酸化膜６ｂはＳｉＣ基板の表面と３ｎｍ以上離れている。ゲート絶縁膜６の全体膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜６ｂのゲート絶縁膜６全体に占める膜厚割合は１０％以下である。
このＭＯＳＦＥＴの動作としては、ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ｐベース領域３の表層に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
次に本発明の実施例１による炭化珪素半導体装置の製造方法を説明する。ＳｉＣ基板１上に、ｎ−ドリフト層２が積層された基体を準備する。そして、前記ＳｉＣ基板１上の形成されたｎ−ドリフト層２に、イオン注入用マスク材によりパターニングし、ｐ型ベース領域３を形成するためにＡｌをイオン注入する。このときのイオン注入条件は、ドーズ量を３×１０１３ｃｍ−２としている。これにより、ｐ型ベース領域３は、ドーピング濃度が１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度、厚さが０．５〜３．０μｍ程度で形成される。
前記ｐ型ベース領域３を形成後、ｎ−ドリフト層２及びｐ型ベース領域３の表面上にイオン注入用マスク材をパターニングし、ｐ＋コンタクト領域４を形成するために、Ａｌをイオン注入する。ｐ＋コンタクト領域４を形成後、ｎ−ドリフト層２、ｐ型ベース領域３及びｐ＋コンタクト領域４の表面上にイオン注入用マスク材をパターニングし、ｎ＋ソース領域５を形成するために窒素をイオン注入する。ｎ＋ソース領域５を形成後、イオン注入用マスク剤をパターニングし、ｎ−ドリフト層２（チャネル領域）のみに窒素をイオン注入する。これにより、チャネル領域に窒素が導入される。
イオン注入用マスク材を除去後、注入されたＡｌ及び窒素を活性化するために１７００度で熱処理する。次に、１０００〜１３００度程度のプロセス温度範囲内において熱酸化により第１ゲート絶縁膜６ａを形成する。第１ゲート絶縁膜６ａは例えばＮＯガスもしくはＮ２Ｏガスを用いて形成する。これにより、ＳｉＣ基板とゲート絶縁膜との界面に窒素が導入される。また、第１ゲート絶縁膜６ａの膜厚は３ｎｍ以上である。次に金属酸化膜６ｂ、第２ゲート絶縁膜を順次形成する。ここで金属酸化膜６ｂの膜厚はゲート絶縁膜６全体の膜厚の１０％以下である。またゲート絶縁膜６全体の膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜は例えばアルミ酸化物である。
次に、多結晶シリコンによりゲート電極７を形成する。この後、ゲート電極７表面に絶縁分離用の層間絶縁膜８を形成する。そして、層間絶縁膜８にエッチングマスク材をパターニングし、層間絶縁膜８、ゲート絶縁膜６をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する。最後にマスク材を除去後、ｎ＋基板１の表面にドレイン電極１０を形成する。この後、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極９を形成することにより、図１に示したＭＯＳＦＥＴが完成する。
なお、本製造工程においては、チャネルに窒素を導入する工程とＳｉＣ基板とゲート絶縁膜との界面に窒素を導入する工程の両方を説明したが、一方の工程を実施せず、他方の工程を実施して窒素を導入する製造工程も本実施例に含まれる。
次に本発明の実施例１による炭化珪素半導体装置の第１ゲート絶縁膜膜厚の膜厚とＭＯＳＦＥＴの移動度との関係を図３に示す。第１ゲート絶縁膜膜厚を５ｎｍとした際の移動度を１００と定義した。３ｎｍ以上で移動度が飽和する傾向を示すことから第１ゲート絶縁膜膜厚は３ｎｍ以上であることがより望ましい。
次に本発明の実施例１による炭化珪素半導体装置のアルミ酸化物膜厚６ｂのゲート絶縁膜６全体の膜厚に対する割合を様々に変化させて閾値電圧(Ｖｔｈ)のシフト量を評価した。図４にその結果を示す。縦軸は閾値電圧(Ｖｔｈ)の正側へのシフト量、横軸はアルミ酸化物膜厚６ｂのゲート絶縁膜６全体の膜厚に対する割合である。この結果よりアルミ酸化物を挿入することにより閾値電圧(Ｖｔｈ)を正側へシフトさせることが可能となり、そのシフト量はアルミ酸化物膜厚６ｂのゲート絶縁膜６全体の膜厚に対する割合が１０％あたりで飽和傾向を示している。また、０．５％以上という極わずかな割合でも閾値電圧(Ｖｔｈ)シフトの効果が得られることが分かる。
次に本発明の実施例１による炭化珪素半導体装置の金属酸化膜のゲート絶縁膜６全体の膜厚に対する金属酸化膜６ｂの割合を様々に変化させて電気特性を評価したところ、１０％を超える割合になるとゲート絶縁膜へストレス電圧を印加した際にトランジスタの閾値電圧(Ｖｔｈ)が大きく変化することが明らかになった。これは、１０％を超えるとトランジスタの信頼性が大きく低下することを示している。すなわち、金属酸化膜６ｂの膜厚の割合は信頼性の観点から１０％以下が望ましいことが分かる。また、５％以下であればストレス電圧の変化量を少なく抑制することが出来ることが分かる。以上の結果より金属酸化膜のゲート絶縁膜６全体の膜厚に対する金属酸化膜６ｂの割合は１０％以下であることが望ましく、５％以下であればなお望ましい。
本実施例においては金属酸化膜としてアルミ酸化物を例示したが、本発明はこれに限定されるものではなくチタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれかであってもよい。
本発明の実施例２による炭化珪素半導体装置の断面図を図６により説明する。図において、符号１はドレイン領域となるｎ＋基板、２はｎ−ドリフト層、３はｐベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース領域、６はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。本明細書では符号１及び２を合わせてＳｉＣ基板と称することもあり、ｎ−ドリフト層２の表面（チャネル領域）若しくはゲート絶縁膜とＳｉＣ基板界面には窒素が導入されている。
ゲート絶縁膜６はＳｉＣ基板側から第１のゲート絶縁膜６ａ、窒化珪素膜（ＳｉＮ膜）６ｄ、金属酸化膜６ｂ、窒化珪素膜（ＳｉＮ膜）６ｅ、第２のゲート絶縁膜６ｃを順次形成した積層膜により構成されており、第１のゲート絶縁膜６ａ、第２のゲート絶縁膜６ｃは例えば酸化シリコン膜からなり、金属酸化膜６ｂは例えばアルミ酸化物などの金属酸化膜からなる。金属酸化膜６ｂは上下に窒化珪素膜（６ｄ、６ｅ）が形成され、夫々の膜は金属酸化膜に接している。第１のゲート絶縁膜６ａの膜厚は３ｎｍ以上であり、金属酸化膜６ｂはＳｉＣ基板の表面と３ｎｍ以上離れている。ゲート絶縁膜６の全体膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜６ｂのゲート絶縁膜６全体に占める膜厚割合は１０％以下である。
このＭＯＳＦＥＴの動作としては、ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ｐベース領域３の表層に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
次に本発明の実施例２による炭化珪素半導体装置の製造方法を説明する。ＳｉＣ基板１上に、ｎ−ドリフト層２が積層された基体を準備する。そして、前記ＳｉＣ基板１上の形成されたｎ−ドリフト層２に、イオン注入用マスク材によりパターニングし、ｐ型ベース領域３を形成するためにＡｌをイオン注入する。このときのイオン注入条件は、ドーズ量を３×１０１３ｃｍ−２としている。これにより、ｐ型ベース領域３は、ドーピング濃度が１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度、厚さが０．５〜３．０μｍ程度で形成される。
前記ｐ型ベース領域３を形成後、ｎ−ドリフト層２及びｐ型ベース領域３の表面上にイオン注入用マスク材をパターニングし、ｐ＋コンタクト領域４を形成するために、Ａｌをイオン注入する。ｐ＋コンタクト領域４を形成後、ｎ−ドリフト層２、ｐ型ベース領域３及びｐ＋コンタクト領域４の表面上にイオン注入用マスク材をパターニングし、ｎ＋ソース領域５を形成するために窒素をイオン注入する。ｎ＋ソース領域５を形成後、イオン注入用マスク剤をパターニングし、ｎ−ドリフト層２（チャネル領域）のみに窒素をイオン注入する。これによりチャネル領域に窒素が導入される。
イオン注入用マスク材を除去後、注入されたＡｌ及び窒素を活性化するために１７００度で熱処理する。次に、１０００〜１３００度程度のプロセス温度範囲内において熱酸化により第１ゲート絶縁膜６ａを形成する。第１ゲート絶縁膜６ａは例えばＮＯガスもしくはＮ２Ｏガスを用いて形成する。これにより、ＳｉＣ基板とゲート絶縁膜との界面に窒素が導入される。また、第１ゲート絶縁膜６ａの膜厚は３ｎｍ以上である。次に窒化珪素膜（ＳｉＮ膜）６ｄ、金属酸化膜６ｂ、窒化珪素膜６ｅ、第２ゲート絶縁膜６ｃを順次形成する。ここで金属酸化膜６ｂの膜厚はゲート絶縁膜６全体の膜厚の１０％以下である。またゲート絶縁膜６全体の膜厚は３０ｎｍ以上１００ｎｍ以下である。金属酸化膜は例えばアルミ酸化物である。
次に、多結晶シリコンによりゲート電極７を形成する。この後、ゲート電極７表面に絶縁分離用の層間絶縁膜８を形成する。そして、層間絶縁膜８にエッチングマスク材をパターニングし、層間絶縁膜８、ゲート絶縁膜６をドライエッチにより加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクト窓を形成する。最後にマスク材を除去後、ｎ＋基板１の表面にドレイン電極１０を形成する。この後、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出する所定のコンタクト窓にソース電極９を形成することにより、図６に示したＭＯＳＦＥＴが完成する。
なお、本製造工程においては、チャネルに窒素を導入する工程とＳｉＣ基板とゲート絶縁膜との界面に窒素を導入する工程の両方を説明したが、一方の工程を実施せず、他方の工程を実施して窒素を導入する製造工程も本実施例に含まれる。
実施例２の炭化珪素半導体装置においては、実施例１と同等の評価結果が得られ、金属酸化膜のゲート絶縁膜６全体の膜厚に対する金属酸化膜６ｂの割合は１０％以下であることが望ましく、５％以下であればなお望ましい。それに加え、実施例１の窒化珪素膜を設けない構造に比べ、信頼性が向上することが確認できた。具体的にはＴＤＤＢ（Ｔｉｍｅ−Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命、Ｖｔｈの安定性などが向上した。これは、金属酸化膜中の金属原子のゲート絶縁膜中への拡散をこの窒化珪素膜により抑制することができたためと考えられる。
本実施例においては金属酸化膜としてアルミ酸化物を例示したが、本発明はこれに限定されるものではなくチタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれかであってもよい。
１：ｎ＋型ＳｉＣ基板、２：ｎ−型ドリフト層、３：ｐ型ベース領域、４：ｐ＋型コンタクト領域、５：ｎ＋型ソース領域、６：ゲート絶縁膜、７：ゲート電極、８：層間絶縁膜、９：ソース電極、１０：ドレイン電極
Claims (10)
- 炭化珪素基板と、前記炭化珪素基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記炭化珪素基板に形成されたソース領域を備えたＭＯＳＦＥＴを含む炭化珪素半導体装置において、
前記ＭＯＳＦＥＴのチャネル領域若しくは前記炭化珪素基板と前記ゲート絶縁膜との界面に導入された窒素と、
前記ゲート絶縁膜内に前記ゲート絶縁膜の膜厚の１０％以下の膜厚の金属酸化膜を有することを特徴とする炭化珪素半導体装置。 - 請求項１記載の炭化珪素半導体装置において、前記金属酸化膜の膜厚は前記ゲート絶縁膜の膜厚の５％以下であることを特徴とする炭化珪素半導体装置。
- 請求項１記載の炭化珪素半導体装置において、前記金属酸化膜は、前記炭化珪素基板の表面と３ｎｍ以上離れていることを特徴とする炭化珪素半導体装置。
- 請求項２記載の炭化珪素半導体装置において、前記金属酸化膜は、前記炭化珪素基板の表面と３ｎｍ以上離れていることを特徴とする炭化珪素半導体装置。
- 請求項１記載の炭化珪素半導体装置において、前記ゲート絶縁膜の膜厚は３０ｎｍ以上１００ｎｍ以下であることを特徴とする炭化珪素半導体装置。
- 請求項２記載の炭化珪素半導体装置において、前記ゲート絶縁膜の膜厚は３０ｎｍ以上１００ｎｍ以下であることを特徴とする炭化珪素半導体装置。
- 請求項１記載の炭化珪素半導体装置において、前記金属酸化膜の上下に窒化珪素膜が形成され、前記窒化珪素膜の夫々は前記金属酸化膜に接していることを特徴とする炭化珪素半導体装置。
- 請求項２記載の炭化珪素半導体装置において、前記金属酸化膜の上下に窒化珪素膜が形成され、前記窒化珪素膜の夫々は前記金属酸化膜に接していることを特徴とする炭化珪素半導体装置。
- 請求項１記載の炭化珪素半導体装置において、前記金属酸化膜は、アルミ酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物を含むことを特徴とする炭化珪素半導体装置。
- 請求項２記載の炭化珪素半導体装置において、前記金属酸化膜は、アルミ酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物を含むことを特徴とする炭化珪素半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2011/057787 WO2012131898A1 (ja) | 2011-03-29 | 2011-03-29 | 炭化珪素半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012131898A1 true JPWO2012131898A1 (ja) | 2014-07-24 |
| JP5584823B2 JP5584823B2 (ja) | 2014-09-03 |
Family
ID=46929731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013506914A Expired - Fee Related JP5584823B2 (ja) | 2011-03-29 | 2011-03-29 | 炭化珪素半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9000448B2 (ja) |
| JP (1) | JP5584823B2 (ja) |
| WO (1) | WO2012131898A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5995701B2 (ja) * | 2012-12-18 | 2016-09-21 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
| JP6305294B2 (ja) * | 2014-09-19 | 2018-04-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2016066641A (ja) * | 2014-09-22 | 2016-04-28 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US9728608B2 (en) | 2015-03-24 | 2017-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, and vehicle |
| JP6526549B2 (ja) * | 2015-03-24 | 2019-06-05 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
| JP6552951B2 (ja) * | 2015-03-24 | 2019-07-31 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両及び、昇降機 |
| JP6711102B2 (ja) * | 2016-04-19 | 2020-06-17 | 富士電機株式会社 | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 |
| JP6606020B2 (ja) * | 2016-06-15 | 2019-11-13 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
| JP6432638B2 (ja) * | 2017-04-27 | 2018-12-05 | 豊田合成株式会社 | 半導体装置の動作方法および設計方法 |
| CN109037332A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN111326573A (zh) * | 2018-12-14 | 2020-06-23 | 深圳比亚迪微电子有限公司 | 场效应晶体管及制备方法、电子设备 |
| WO2020188862A1 (ja) * | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
| DE102019120692A1 (de) * | 2019-07-31 | 2021-02-04 | Infineon Technologies Ag | Leistungshalbleitervorrichtung und Verfahren |
| CN112599524B (zh) * | 2020-12-18 | 2022-09-20 | 浙江大学杭州国际科创中心 | 一种具有增强可靠性的碳化硅功率mosfet器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246076B1 (en) * | 1998-08-28 | 2001-06-12 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| EP1323185B1 (en) | 2000-10-03 | 2011-07-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o |
| JP2003069011A (ja) * | 2001-08-27 | 2003-03-07 | Hitachi Ltd | 半導体装置とその製造方法 |
| CN1599961A (zh) * | 2001-11-30 | 2005-03-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP4095326B2 (ja) * | 2002-03-29 | 2008-06-04 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP4524995B2 (ja) * | 2003-03-25 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4722501B2 (ja) * | 2004-01-29 | 2011-07-13 | 三星電子株式会社 | 半導体素子の多層誘電体構造物、半導体及びその製造方法 |
| DE102005017814B4 (de) * | 2004-04-19 | 2016-08-11 | Denso Corporation | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JP2006086511A (ja) * | 2004-08-17 | 2006-03-30 | Nec Electronics Corp | 半導体装置 |
| JP2008117878A (ja) | 2006-11-02 | 2008-05-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2008244455A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP5519901B2 (ja) * | 2007-07-04 | 2014-06-11 | 三菱電機株式会社 | 炭化珪素電界効果型トランジスタ及びその製造方法 |
| JP5307381B2 (ja) * | 2007-11-12 | 2013-10-02 | Ｈｏｙａ株式会社 | 半導体素子ならびに半導体素子製造法 |
-
2011
- 2011-03-29 WO PCT/JP2011/057787 patent/WO2012131898A1/ja active Application Filing
- 2011-03-29 JP JP2013506914A patent/JP5584823B2/ja not_active Expired - Fee Related
- 2011-03-29 US US13/884,956 patent/US9000448B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012131898A1 (ja) | 2012-10-04 |
| US20130234163A1 (en) | 2013-09-12 |
| US9000448B2 (en) | 2015-04-07 |
| JP5584823B2 (ja) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| JP4647211B2 (ja) | 半導体装置及びその製造方法 | |
| JP6373822B2 (ja) | シールドゲートを有する炭化珪素装置を形成する方法 | |
| JP5452062B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5433352B2 (ja) | 半導体装置の製造方法 | |
| JP5229845B2 (ja) | 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ | |
| US9269781B2 (en) | Semiconductor device and method for manufacturing the same | |
| WO2013145022A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| US9978842B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2012191056A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5072482B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2010251589A (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2015015629A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP7204547B2 (ja) | 半導体装置 | |
| JP6582537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2015069989A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2014116350A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2015135892A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6707927B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6155553B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5997746B2 (ja) | 半導体装置 | |
| JP2017168603A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2015156506A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5584823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |