JP5307381B2 - 半導体素子ならびに半導体素子製造法 - Google Patents

半導体素子ならびに半導体素子製造法 Download PDF

Info

Publication number
JP5307381B2
JP5307381B2 JP2007293258A JP2007293258A JP5307381B2 JP 5307381 B2 JP5307381 B2 JP 5307381B2 JP 2007293258 A JP2007293258 A JP 2007293258A JP 2007293258 A JP2007293258 A JP 2007293258A JP 5307381 B2 JP5307381 B2 JP 5307381B2
Authority
JP
Japan
Prior art keywords
silicon carbide
plane
semiconductor substrate
polar
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007293258A
Other languages
English (en)
Other versions
JP2009123753A (ja
Inventor
弘幸 長澤
直記 八田
孝光 河原
光 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2007293258A priority Critical patent/JP5307381B2/ja
Priority to US12/742,398 priority patent/US20110006310A1/en
Priority to KR1020107012801A priority patent/KR20100110295A/ko
Priority to EP08849670A priority patent/EP2221859A4/en
Priority to CN2008801166609A priority patent/CN101919032A/zh
Priority to PCT/JP2008/070458 priority patent/WO2009063844A1/ja
Publication of JP2009123753A publication Critical patent/JP2009123753A/ja
Application granted granted Critical
Publication of JP5307381B2 publication Critical patent/JP5307381B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明は、高機能半導体素子用材料として有望視される炭化珪素を用いた半導体素子およびその製造方法に関する。特に、本発明は、金属/絶縁膜/半導体構造、あるいは金属/半導体構造において優れた降伏電圧、整流性、あるいは低損失性を発現せしめる電力用に適した半導体素子とその製造方法に関するものである。
従来、パワー半導体素子は、1.1eVの禁制帯幅を有する珪素を基板として作製されてきた。これに代わり、2.2から3.2eVの禁制帯幅を有する炭化珪素を基板として用いることにより、低い定常損失と高い降伏電圧が両立される。これに加え、炭化珪素の真性キャリア濃度は珪素のそれに比べて10桁以下であることから、より高い温度において効率を損なうことなくトランジスタやダイオードなどの半導体素子を動作させることが可能となる。
炭化珪素の優位性を発揮させるパワー半導体素子として、金属/半導体構造をもちいたショットキーダイオード、あるいは金属/ゲート絶縁膜/半導体構造（MOS構造）や金属/半導体構造(MES構造)を用いた電界効果型トランジスタ(FET)などが作製されている。これらの半導体素子は、いずれもユニポーラ素子であることから電荷の蓄積時間が極めて短く、高速のスイッチングが可能になる。
図１は炭化珪素を用いたショットキーバリアダイオードの基本的な構造を示している。炭化珪素基板11上に形成された炭化珪素エピタキシャル層12の表面上に、ショットキー金属からなる電極（以下、ショットキー電極）13が設けられている。この炭化珪素エピタキシャル層12とショットキー電極の界面に形成されるショットキー障壁により整流性が発現する。たとえば炭化珪素に添加される不純物がドナーである場合、ショットキー障壁はショットキー電極13から炭化珪素エピタキシャル層12への電子の拡散を阻止することにより整流性を発現せしめる。すなわち、ショットキー電極13側に正の電位、炭化珪素エピタキシャル層12側に負の電位を印加した場合には導通状態となるがショットキー電極13側に負の電位、炭化珪素エピタキシャル層12側に正の電位を印加した場合には絶縁状態となる。
一方、基板下部の電極14はショットキー電極13とは異なり整流性を示さず、かつ素子が導通状態となった際の電圧降下を抑制するため、その抵抗値は極力低いことが望ましい。このように形成されるショットキーバリアダイオードにおいて、ショットキー障壁高さや耐圧、オン抵抗等のダイオード特性が所望する値になるよう、炭化珪素エピタキシャル層12の膜厚、及びそれに添加される不純物濃度、またショットキー電極の種類が決定される。
一般に、半導体/ショットキー電極界面のショットキー障壁高さは、ショットキー電極と半導体の間の静電ポテンシャル（内部仕事関数）差と界面に存在する電気的ダイポールの和で表現される。このうち、イオン性の高いワイドギャップ半導体である炭化珪素においては、界面に存在する電気的ダイポールによる影響が大きく、ショットキー障壁高さは炭化珪素の表面状態に大きく依存する。このため、特性の安定した炭化珪素ショットキーバリアダイオードを形成するためには、単一極性面(たとえば、六方晶炭化珪素の(0001)Si面や(000-1)C面)上で、その表面はできる限り平坦であり、かつ結晶欠陥密度が極力低い表面を用いる事が望ましい。
しかし、六方晶炭化珪素の極性面内には、マイクロパイプ欠陥やらせん転位などの欠陥が多く存在する。これらの欠陥は、基板内に存在していたものがそのまま伝播しつつエピタキシャル層に分布し、デバイス特性を著しく悪化させることが知られている。これらマイクロパイプ欠陥の伝播を阻止するために、例えば特開2000-44396号公報（特許文献１）では、(0001)面から3〜8度のオフ角度を設けた基板を用い、且つ炭化珪素の原料ガスの供給方向をステップフロー成長方向と一致させる事により、優先的にマイクロパイプ欠陥を閉塞させる技術を報告している。しかし、本技術も完全にマイクロパイプ欠陥の伝播を阻止できるわけではなく、そのうえ、オフ角度を有する基板上にエピタキシャル層を成長させることにより、結晶表面でのステップの集合（バンチング）の発生頻度が高くなったり、基底面転位が表面に露出しやすくなるなどエピタキシャル層表面の平坦性が損なわれたり別種の欠陥密度が増すなどの問題が発生していた。
上記問題を解決する一案としては、特開2003-119097号公報（特許文献２）に記載のように、a-軸方向への成長とこれに続くc-軸方向への成長を複数回繰り返すことにより、原理的に基板の極性面内の欠陥密度をゼロにする技術が提案されている。しかし、本手法は工程が非常に煩雑であり、製造コストの低減が困難になるという問題があった。
一方、特開2000-319099号公報（特許文献３）では、基板内のマイクロパイプ欠陥が伝播しない六方晶炭化珪素（11-20）面上に、格子不整合に対するバッファ層を堆積させた後にエピタキシャル成長を行うことにより、マイクロパイプ欠陥の伝播を防ぎ、且つ平坦な結晶表面をもつ炭化珪素エピタキシャル層の形成を可能にしている。
次に、図２を用いてMOS型電界効果トランジスタ(MOS-FET)の構造と動作を説明する。図２は炭化珪素を用いた一般的な横型MOS-FETである。このMOS-FETでは、炭化珪素基板21上に炭化珪素エピタキシャル層22が堆積される。この炭化珪素エピタキシャル層には、所定の不純物が所定の濃度にて添加される。添加される不純物種は、一般にはp型不純物であるアルミニウム、ホウ素などが用いられ、その濃度は1x1014〜5x1016/cm3の間で、素子の耐圧設計値により選ばれる。炭化珪素エピタキシャル層22内にはそれぞれソース領域23、ドレイン領域24と呼ばれる不純物添加領域が含まれる。ソース領域、ドレイン領域とも炭化珪素エピタキシャル層の添加不純物とは異なる価電状態を示す不純物が添加され、p型の炭化珪素エピタキシャル層に対してはn型を示す窒素が添加される。添加濃度は炭化珪素エピタキシャル層のそれに対し十分に高く1x1018/cm3を上回り、結果として炭化珪素エピタキシャル層中に2つの独立したpn接合が形成される。そして、ソース領域23、ドレイン領域24上にはそれぞれソース電極25とドレイン電極26が抵抗性接触を示すように形成される。
横型MOS-FETにおいては、素子が導通した際の電圧降下を極力低減するため、ソース電極、ドレイン電極ともできる限り低い接触抵抗を有するように形成される。ソース領域23とドレイン領域24を隔てている領域の表面にはゲート絶縁膜27として薄い酸化膜が形成される。酸化膜形成には、熱酸化法、硝酸酸化法、化学的蒸気堆積法(CVD法)などが用いられるが、酸化膜の膜厚は、素子の設計にしたがって精密に調整される。
ゲート絶縁膜27上にはゲート電極28が設けられる。上記MOS-FETでは、ソース領域23とドレイン領域24は逆接関係にある2つのpn接合に隔てられ、電気的には導通していない。ところが、ソース電極に対してある程度の正の電圧(閾値電圧)がゲート電極に印加されると、ゲート絶縁膜界面直下の炭化珪素エピタキシャル層の一部において反転層が形成され、n型であるソース領域23と同じn型であるドレイン領域24を電気的に接続するn型領域(チャネル)が形成される。ここで、ソースに対し正の電圧をドレイン電極に印加するとソース領域からドレイン領域へと電子がドリフトし、ドレイン電極からソース電極へと電流が流れる。この際のMOS-FETの抵抗値はチャネル領域を走行する電子の総数とその速度の積に比例する。また、チャネル領域を走行する電子の速度は、チャネル領域での移動度(チャネル移動度)とソース-ドレイン間の印加電界に比例する。すなわち、ゲートに正の電圧を印加するほど、あるいはチャネル移動度が高いほどMOS-FETは低抵抗(すなわち、低損失)となる。
チャネル移動度は、ゲート絶縁膜/炭化珪素界面の平坦さ、ゲート絶縁膜界面近傍の炭化珪素に含まれる欠陥密度(界面準位密度)の影響を受ける。ゲート絶縁膜/炭化珪素の界面が平滑であるほど、そして界面準位密度が低いほどチャネル移動度は高い値を示す。
ゲート絶縁膜/炭化珪素界面の平坦性を保つため、ゲート絶縁膜形成を熱酸化によらず、CVD法により形成することも可能である。例えば、減圧気相成長装置を用い、温度750〜850℃、圧力0.5 Torrの条件にて反応ガスSiH4、N2Oを利用することで、SiC基板上にSiO2膜を形成することが可能である。プラズマCVD法を用いれば、LPCVD法よりも更に低温でSiO2膜を形成することが可能である。しかしながら、CVD法により形成したSiO2膜は、熱酸化により形成したSiO2膜よりも低密度であり、かつ熱酸化膜よりも多量の不純物を含んでおり、その絶縁破壊電界強度と長期使用時の安定性が損なわれるという問題がある。
CVD法によりSiO2膜を形成する場合、SiO2膜形成時に炭化珪素表面が高温酸化雰囲気に晒され、界面に電荷トラップ中心となる界面準位が形成される。したがって、SiO2膜形成時にできるだけ界面準位が形成されるのを防止し、界面準位密度を低減する必要がある。この問題を解決するために、SiO2膜形成前に炭化珪素基板を窒化処理し、炭化珪素主表面を不活性化してMOS界面を高品質化する。そして、特開2006-156478号公報（特許文献４）に記載のようにCVD酸化膜を窒化処理（N2OガスなどによるPOA）することでゲート絶縁膜の品質が改善され、高チャネル移動度が達成される。このような窒化処理はゲート絶縁膜/炭化珪素界面のチャネル移動度の向上に効果を発揮するが、一方で、導入された窒素が酸化膜/炭化珪素界面に局在し、正の固定電荷として残留する。この固定電荷はフラットバンド電圧を負方向にシフトさせ、MOSFETのゲート閾値電圧を不安定にする。これと同時に、ゲート絶縁膜の電荷蓄積耐量を劣化させ、デバイスとしての長期安定性を損なう原因になりうる。
MOS型、あるいはMES型電界効果型トランジスタにおいては、チャネル領域に含まれる欠陥がチャネル移動度や漏洩電流などに影響を与える。そこで、チャネル領域の欠陥密度を極力低減するべく種々の発明がなされてきた。たとえば、六方晶炭化珪素においては(0001)表面の欠陥密度を低減するべく意図的に<11-20>方位に微傾斜した(0001)面上にホモエピタキシャル成長を実施する。しかしながら、この方法においては結晶表面における原子ステップの集合合体（ステップバンチング）現象が起こりやすく、ホモエピタキシャル成長層の表面粗さが増大し、チャネル移動度が低下するという問題が生じていた。この問題を解消するべく、たとえば特開2006-66722号公報（特許文献５）に記載のように、六方晶炭化珪素基板(0001)面を<21-30>方位に0.5〜10゜微傾斜させ、その表面にバッファ層を形成して不純物密度差に起因する格子不整合による歪みを緩和する方法が提案されている。この方法によれば、平滑な炭化珪素表面および酸化膜界面を得ることが可能となる。
その他、電界効果型トランジスタのチャネル移動度を向上させる方法としては、チャネルを形成する炭化珪素表面をなるべく完全結晶の平滑な清浄表面に近づけると同時に水素終端することで汚染元素の付着を防ぐなどの処理方法が提案されている。たとえば、特開2006-351744号公報（特許文献６）によれば、炭化珪素基板にゲート絶縁膜を形成する工程の前に、1500℃以上の減圧反応炉で水素を供給することによりその表面を数nm〜0.1μｍ程度エッチングすることにより表面の平坦化および清浄化を実現している。
特開2000-44396号公報 特開2003-119097号公報 特開2000-319099号公報 特開2006-156478号公報 特開2006-66722号公報 特開2006-351744号公報
本発明は上記問題点を鑑みてなされたものであり、ショットキーバリアダイオードやMOS-FETなどの炭化珪素を基板とする半導体素子において、基板の欠陥密度に関わらず、炭化珪素エピタキシャル層の非極性面上において、電極/炭化珪素界面、あるいは酸化膜(絶縁膜)/炭化珪素界面の電気的特性と安定性を向上させる手段を与えることを目的とするものである。
本発明ではショットキーバリアダイオードにおいては、素子製造工程の煩雑さを伴わず、大面積において均一かつ安定な整流特性を実現せしめ、MOS-FETにおいては、ゲート絶縁膜/炭化珪素界面の平坦性を向上せしめると同時にクーロン散乱を抑制し、チャネル移動度の向上を実現する手段を提供する。また、本発明によればゲート絶縁膜形成後のN2O処理、あるいはCVD膜への窒素導入を必要としないため、素子製造工程が単純になるほか、ゲート絶縁膜/炭化珪素界面に窒素が局在することがなくなり、素子特性の制御性と長期安定性を損なう原因が排除される。
本発明による課題解決手段は以下の通りである。
[1]炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子において、
前記半導体基板表面の前記ゲート絶縁膜との接合面は、
巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である
ことを特徴とする半導体素子。
[2]炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子において、
前記半導体基板表面の前記ゲート絶縁膜との接合面は、テラス面と、一方向に配向したステップ端とからなり、
前記テラス面は非極性面であり、
前記ステップ端は、Si面またはC面のいずれか一方の極性面からなり、
前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面である
ことを特徴とする半導体素子。
[3]炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子において、
前記半導体基板表面の前記電極との接合面は、
巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である
ことを特徴とする半導体素子。
[4]炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子において、
前記半導体基板表面の前記電極との接合面は、テラス面と、一方向に配向したステップ端とからなり、
前記テラス面は非極性面であり、
前記ステップの端面は、非極性面およびSi面またはC面のいずれか一方の極性面からなり、
前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面である
ことを特徴とする半導体素子。
[5]前記接合面における前記一方の極性面の占める面積の割合が、接合面中の全極性面の面積を1としたときに、0.75〜1の範囲であることを特徴とする[1]〜[4]いずれかに記載の半導体素子。
[6]前記テラス面の幅（ステップ端の配向方向と基板面内直交方向の幅）が、0〜100nmであることを特徴とする[2]及び[4]のいずれかに記載の半導体素子。
[7]前記半導体基板は、単結晶半導体基板上に形成された炭化珪素ホモエピタキシャル膜を含むことを特徴とする[1]〜[6]のいずれかに記載の半導体素子。
[8]前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面であることを特徴とする[1]、[3]、[5]〜[7]のいずれかに記載の半導体素子。
[9]前記半導体基板が六方晶炭化珪素であり、前記非極性面が｛11-20｝、｛1-100｝、｛03-38｝面のいずれかであることを特徴とする[1]、[3]、[5]〜[7]のいずれかに記載の半導体素子。
[10]前記極性面がSi極性面であることを特徴とする[1]〜[4]のいずれかに記載の半導体素子。
[11]接合面において占める面積の割合が0.75〜1の範囲である極性面がSi極性面であることを特徴とする[5]に記載の半導体素子。
[12][1]〜[11]のいずれかに記載の半導体素子の製造方法であって、
少なくとも一方の主表面が非極性面である炭化珪素半導体基板を準備する工程、
前記半導体基板の非極性面の少なくとも一部に、一方向に配向したステップを形成する工程、
前記ステップの端面の極性を、特定の極性面に統一する工程、
を含むことを特徴とする半導体素子の製造方法。
[13]前記一方向に配向したステップを形成する工程およびステップの端面の極性を特定の極性面に統一する工程は、ゲート絶縁膜または電極を形成する工程の前に行われる請求項12に記載の製造方法。

以下に記載の発明は、本願特許請求の範囲に記載の発明ではないが、本願明細書に記載されている発明である。
[A1]炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子において、
前記半導体基板表面の前記ゲート絶縁膜との接合面は、テラス面と、一方向に配向したステップ端と、を有し、
前記テラス面は非極性面であり、
前記テラス面が、ステップ端の配向方向およびステップ端の配向方向と面内直交方向との幅比で10倍以上である
ことを特徴とする半導体素子。
[A2]炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子において、
前記半導体基板表面の前記ゲート絶縁膜との接合面は、巨視的には非極性面に平行であり、かつ、一方向に配向したステップ端を含み、
前記ステップ端の振幅が0.5〜10nmの範囲である
ことを特徴とする半導体素子。
[A3]炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子において、
前記半導体基板表面の前記電極との接合面は、テラス面と、一方向に配向したステップと、を有し、
前記テラス面は非極性面であり、
前記テラス面が、ステップ方向およびステップ方向と面内直交方向との幅比で10倍以上である
ことを特徴とする半導体素子。
[A4]炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子において、
前記半導体基板表面の前記電極との接合面は、巨視的には非極性面に平行であり、かつ、一方向に配向した凹凸を含み、
前記凹凸の振幅が0.5〜10nmの範囲である
ことを特徴とする半導体素子。
[A5]前記テラス面の幅（ステップ端の配向方向と基板面内直交方向の幅）が、0〜100nmであることを特徴とする[A1]及び[A3]のいずれかに記載の半導体素子。
[A6]前記半導体基板は、単結晶半導体基板上に形成された炭化珪素ホモエピタキシャル膜を含むことを特徴とする[A1]〜[A5]のいずれかに記載の半導体素子。
[A7]前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面であることを特徴とする[A1]〜[A6]のいずれかに記載の半導体素子。
[A8]前記半導体基板が六方晶炭化珪素であり、前記非極性面が｛11-20｝、｛1-100｝、｛03-38｝面のいずれかであることを特徴とする[A1]〜[A6]のいずれかに記載の半導体素子。
[A9][A1]〜[A8]のいずれかに記載の半導体素子の製造方法であって、
少なくとも一方の主表面が非極性面である炭化珪素半導体基板を準備する工程、
前記半導体基板の非極性面の少なくとも一部に、一方向に配向したステップを形成する工程、
前記ステップの端面の極性を、特定の極性面に統一する工程、
を含むことを特徴とする半導体素子の製造方法。
[A10]前記一方向に配向したステップを形成する工程およびステップの端面の極性を特定の極性面に統一する工程は、ゲート絶縁膜または電極を形成する工程の前に行われる[A9]に記載の製造方法。
従来、炭化珪素基板を用いた半導体素子において、ゲート絶縁膜との界面部分の基板表面の平坦性、および、電極との界面部分の基板表面の平坦性が、半導体素子の特性に影響することが知られており、該界面の平坦性向上を目的とした改良がなされてきた。
本発明者らは、ゲート絶縁膜との界面部分の基板表面の極性、および、電極との界面部分の基板表面の極性が、半導体素子の特性に影響する重要な因子であることを見出し、本発明に至ったものである。
例えば特許文献3において、基板内のマイクロパイプ欠陥が伝播しない六方晶炭化珪素（11-20）面上に、格子不整合に対するバッファ層を堆積させた後にエピタキシャル成長を行うことにより、マイクロパイプ欠陥の伝播を防ぎ、且つ平坦な結晶表面をもつ炭化珪素エピタキシャル層の形成を可能にしている。しかし、これらの面方位は非極性面であるため、炭化珪素エピタキシャル層の最表面に露出する極性が一意的に定まらない。その結果、電気的ダイポール成分の制御が損なわれ、耐圧をはじめとするショットキーバリアダイオード特性の面内安定性が損なわれるという問題が発生していた。
炭化珪素表面の極性面を統一することは、例えばMOS-FETの場合においては、ゲート絶縁膜/炭化珪素の界面を平坦化するうえでも非常に重要である。たとえば、ゲート絶縁膜を熱酸化により形成する場合、炭化珪素基板21上に炭化珪素エピタキシャル層22を形成した後、乾燥酸素、あるいは水蒸気雰囲気中にて熱酸化を実施する。ただし、炭化珪素の極性面であるC面とSi面は熱酸化過程において異なった酸化速度を示し、特にC(炭素)面がSi(珪素)面と比較して約3倍の速度で酸化される。すなわち、異なる極性面が同時に露出する表面においては、異なる極性面が異なった速度にて熱酸化され、結果として熱酸化膜の膜厚が面内で不均一になる。そして熱酸化膜厚の不均一性はゲート絶縁膜/炭化珪素界面の平坦性を損なわせる。このため、極性面が統一されていない炭化珪素に熱酸化を施してMOS-FETを形成しても、チャネル移動度が低く抑えられ、炭化珪素本来の低損失性能が損なわれる。
また、CVD法によるSiO2膜形成前に炭化珪素基板を窒化処理し、炭化珪素主表面を不活性化してMOS界面を高品質化した後、CVD酸化膜を窒化処理（N2OガスなどによるPOA）することでゲート絶縁膜の品質が改善され、高チャネル移動度が達成されている（例えば特許文献４）。このような窒化処理はゲート絶縁膜/炭化珪素界面のチャネル移動度の向上に効果を発揮するが、一方で、導入された窒素が酸化膜/炭化珪素界面に局在し、正の固定電荷として残留する。この固定電荷はフラットバンド電圧を負方向にシフトさせ、MOSFETのゲート閾値電圧を不安定にする。ゲート閾値電圧の変動を抑えるため、ゲート絶縁膜/炭化珪素界面に負の固定電荷を意図的に添加することも可能であるが、ショットキーバリアダイオードと同様、ゲート絶縁膜に接する炭化珪素の極性が一意的に定まらず、結果として、電気的ダイポール成分の制御が損なわれ、クーロン散乱によりチャネル移動度が低下するという問題が生じる。
電界効果型トランジスタのチャネル移動度を向上させる方法として、炭化珪素基板にゲート絶縁膜を形成する工程の前に、水素による表面エッチングを行い、表面の平坦化および清浄化を実現する手法がある（例えば特許文献６）。この方法に従えば平滑な表面が得られるが、非極性面上では炭化珪素表面の極性が一意的に定まらないことは前述のとおりであり、結果として、電気的ダイポール成分の制御が損なわれ、クーロン散乱によりチャネル移動度が低下することは自明である。
本発明によれば、非極性面を主表面とする炭化珪素であっても、ゲート絶縁膜あるいは金属との微視的な界面には特定の極性面が配向するので、異なる極性面間にて発生する不要な電界が生じず、かつ、熱酸化速度などに違いに起因する界面の平滑性劣化がおこらない。その結果、ショットキーバリアダイオードにおいては、素子製造工程の煩雑さを伴わず、大面積において均一かつ安定な整流特性が発現される。また、MOS-FETにおいては、ゲート絶縁膜/炭化珪素界面のクーロン散乱が抑制され、チャネル移動度の向上により導通時の損失が低減される。
さらに、本発明によれば、ゲート絶縁膜に窒素を添加することなくチャネル移動度が向上するため、素子製造工程が単純になるほか、界面に残留する固定電荷の影響を被ることが無くなる。この結果、設計どおりの素子特性が得られ、かつその長期的安定性も優れるという効果を得ることができる。
本明細書において使用する結晶の方位および面の表記法について説明する。
[方位]
[ ]は特定の方位を示す表記としては使用する。これに対して、< >は等価な方位を総称した表記として使用する。すなわち、<111>方位は、[111]、[-111]、[1-11]、[11-1] 、[-1-11]、[1-1-1]、[-11-1]、[-1-1-1]の集合を意味する。
[面]
同様に、( )は特定の面を示す表記として使用する。これに対して、[ ]は等価な面を総称した表記として使用する。
請求項においては総称としての表記である< >または[ ]を用した場合であっても、明細書における、例えば、実施例においては特定の方位[ ]、あるいは特定の面( )を用いている。これは、実施例においては 等価な(010)面と(001)面を同時に選択することは出来ないためである。請求項において< >を用いた、例えば、「法線軸が<001>方位に略平行である」と表記は、例えば、「法線軸が[001]方位、[010]方位、[100]方位 のいずれかに略平行である」ことを意味する。
[半導体素子]
本発明の半導体素子には、
炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子(以下、半導体素子1と呼ぶ)、および
炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子(以下、半導体素子2と呼ぶ)
の2種類の半導体素子がある。以下、単に半導体素子という場合は、半導体素子1および2の両方を意味することを意図する。
本発明の半導体素子において用いる半導体基板は、単結晶炭化珪素からなり、単結晶炭化珪素は、例えば、立方晶炭化珪素3C-SiCまたは六方晶SiCであることができる。このように、単結晶炭化珪素には、主に立方晶と六方晶の炭化珪素があるが、本発明ではいずれの単結晶炭化珪素を用いることもできる。但し、3C-SiCは結晶中における電子移動度が高いため、高速、低損失、高周波の半導体素子材料として高い性能指数(FOM)を有することから、好ましくは立方晶炭化珪素を用いる。
さらに、単結晶炭化珪素からなる半導体基板は、単結晶半導体基板そのままであることも、単結晶半導体基板上に形成された炭化珪素ホモエピタキシャル膜を含むこともできる。半導体素子を形成するための半導体基板は、不純物濃度が1015/cm3レベルであるか、あるいはイオン注入領域とのPN接合ダイオード構造がしっかりと得られる程度の不純物濃度であるものであることが適当である。従って、半導体基板自体が最初からそのような不純物濃度である場合には、炭化珪素ホモエピタキシャル膜を設けることなく、単結晶半導体基板そのまま用いることができる。単結晶半導体基板がそのような不純物濃度を有さない場合には、不純物濃度を調整した炭化珪素ホモエピタキシャル膜を設けることが適当である。
尚、実施例は、縦型MOSFETを想定しており、縦型として使用する場合、基板裏面にドレイン電極を設けるが、n−層（EPI層）に電極を設けるとオーミック特性を得る事が難しいために、n＋層基板の上にn−層を形成している。横型MOSFETとして作製する場合は、この限りではない。
半導体素子1は、少なくとも一部の電極下に絶縁膜を介して半導体と接する構造を有するトランジスタまたはダイオードであり、半導体素子2は電極が絶縁膜を介さずに半導体と接するトランジスタまたはダイオードである。半導体素子1のトランジスタは、例えば、MOS-FETとIGBT等であり、半導体素子1のダイオードは、例えば、MOSダイオード等である。
半導体素子2のダイオードとは、例えば、pnダイオード、ショットキーダイオードなどであり(つまり、MOSダイオード以外)、半導体素子2のトランジスタとは、例えば、MES-FET、サイリスタ、GTO、MES-FETなどである。
半導体素子1におけるゲート絶縁膜およびゲート電極の材質、形状、配置等、さらに半導体素子2における電極の材質、形状、配置等は、半導体素子の種類に応じて、適宜選択することができる。ゲート絶縁膜は、例えば、SiO2,Al2O3等であることができ、ゲート電極は、例えば、Al,Poly-Si等であることができる。さらに半導体素子2における電極は、例えば、Pt,Au,Ni等であることができる。
以下、初めに、半導体素子1について説明し、次いで半導体素子2について説明する。
[半導体素子1]
半導体素子1は、半導体基板表面のゲート絶縁膜との接合面が巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面とからなり、前記極性面では、Si面(珪素面)またはC面(炭素面)のいずれか一方の面が優勢であることを特徴とする。(態様A)
あるいは、半導体素子1は、半導体基板表面のゲート絶縁膜との接合面が、テラス面と、一方向に配向したステップ端とを有し、テラス面は非極性面であり、ステップ端は、Si面またはC面のいずれか一方の極性面からなることを特徴とする。(態様B)
あるいは、半導体素子1は、半導体基板表面のゲート絶縁膜との接合面が、テラス面と、一方向に配向したステップ端とを有し、テラス面は非極性面であり、テラス面が、ステップ端の配向方向およびステップ端の配向方向と基板面内直交方向との幅比で10倍以上であることを特徴とする。(態様C)
あるいは、半導体素子1は、半導体基板表面のゲート絶縁膜との接合面が、巨視的には非極性面に平行であり、かつ、一方向に配向したステップ端を含み、ステップ端の振幅が0.5〜10nmの範囲であることを特徴とする。(態様D)
半導体素子1においては、半導体基板表面のゲート絶縁膜との接合面の構造に特徴がある。ゲート絶縁膜との接合面となる単結晶炭化珪素からなる基板の表面は、態様AおよびDにおいては、巨視的には非極性面に平行である。また、態様BおよびCにおいては、ゲート絶縁膜との接合面となる単結晶炭化珪素からなる基板の表面は、テラス面と一方向に配向したステップ端とを有し、かつテラス面は非極性面である。
単結晶炭化珪素は、炭素と珪素が1対1で結合し、これらが周期的に配置した結晶であり、立方晶炭化珪素においては、炭素-珪素対による六方細密面が<111>方位に3層周期で積層した構造を有している(図4参照)。また、六方晶炭化珪素においては、炭素-珪素対による六方細密面が<0001>方位に3層周期を除く、あらゆる単調な周期で積層した構造である。炭素と珪素対による六方細密面が配置しうる3種類の位置をA,B,Cと表現すると、立方晶炭化珪素の積層構造は…ABCABC…で表記することが出来る。一方、六方晶炭化珪素の積層周期は、…ABABABAB…(2H-SiC)、…ABACABAC…(4H-SiC)、…ABCACBABCACB…(6H-SiC)、…ABCABACBABCABA…(8H-SiC)など無限の組み合わせが存在する(図5参照)。
立方晶および六方晶のいずれの炭化珪素においても、その表面は、非極性面と極性面とに分類される。非極性面とは、欠陥等の存在しない理想的な面について言えば、炭素および珪素の表面における露出確率が同一な面を意味する。一方、極性面とは、炭素または珪素の表面における露出確率が同一では無い面(たとえば、ヘキカイした場合、Si原子の非結合手が優勢に表面に露出する場合をSi面と呼ぶ)と定義される。
実際の結晶面では、欠陥等が存在するため、非極性面および極性面の両方が存在する。
立方晶炭化珪素3C-SiCにおいて、極性面は[111]面であり、[111]面以外の全ての面(無限に存在)が非極性面である。一般的には低次数の面として[001]面群や[110]面群が実用的な非極性面として挙げられる。具体的には、例えば、（001）、（110）は非極性面であり、(111)、(1-1-1)、(-11-1)、(-1-11)はSi極性面であり、(-111),(1-11),(11-1),(-1-1-1)はC極性面である。
また、六方晶SiCにおける極性面は、[0001]面であり、[0001]面群以外の全ての面(無限に存在)が非極性面である。一般的には低次数の面として｛11-20｝面、｛1-100｝面、｛03-38｝面が実用的な非極性面として挙げられる。
態様Aにおいては、半導体基板表面のゲート絶縁膜との接合面が巨視的には非極性面に平行であり、かつ微視的には非極性面および極性面からなり、極性面にはSi面またはC面のいずれか一方の面が優勢に存在する。
本明細書において、「微視的」とは、例えば、原子オーダーのスケールに注目することを意味し、「巨視的」とは、数十ミクロンを超えるスケールに注目することを意味する。別の表記としては、「微視的」とは、原子レベルであり、「巨視的」とは、接合面全体を平均化したもの、と解釈できる。したがって、態様Aにおいては、数十ミクロンスケールにおける上記接合面に注目した場合、上記接合面は、非極性面に平行な面であり、原子オーダーのスケールにおける上記接合面に注目した場合、上記接合面は、非極性面および極性面からなり、極性面にはSi面またはC面のいずれか一方の面が優勢に存在する。換言すれば、上記接合面には、原子オーダーでは、非極性面の他に、必ずSi面またはC面のいずれか一方の極性面が優勢に存在するが、接合面全体としてみると、非極性面に平行な面である。具体例としては、表面が非極性面となっている炭化珪素基板表面に、一方向に起伏を作成した場合が挙げられる。この場合、微視的にはSi面またはC面のいずれか一方の極性面が優勢に存在し（起伏の斜度によっては、非極性面も存在）、巨視的には非極性面となる。従って、巨視的表面がSi面かC面ということは、これは[111]面(すなわち極性面)であることを意味するが、そのような接合面を有する素子は、本発明の範囲外の素子である。
上記のように3C-SiC[001]面は、非極性面であり、3C-SiC[001]面の巨視的表面は常に非極性面である。従って、この巨視的表面は全微視的表面の極性とは一致しない。実際の巨視的表面には「粗さ」が存在するので、特別な制御をしない場合には、非極性面のほかに、Si面およびC面の何れもが表面に現れる。それに対して、本発明では、微視的な極性面については、Si面およびC面のいずれか一方のみが表面に現れるように制御する。
Si面およびC面のいずれか一方のみが表面に現れるようにする制御は、具体的には、粗さの凹凸(ステップ)の方向を特定の方向のみにすることにより行う。粗さのステップの配向方向が＜110＞方向であるか、あるいは＜1-10＞方向によって露出する極性は異なり、本発明では、Si原子かC原子のいずれか一方のみ極性がステップ端に現れるように制御する。すなわち、ステップが全て<110>方位に配向していれば、露出する極性はSi面に統一され、<-110>方位に配向すればC面に統一される。
上記接合面に存在する極性面をいずれか一方の極性面とし、その極性面に統一することで本発明の目的を達成することが、理論的には可能であると本発明者らは考えた。しかし、現在までのところ、接合面の極性面を制御するという手法も知られておらず、したがって、そのような統一的な極性面を有する接合面を形成することも当然知られていない。そこで、本発明では、例えば、3C-SiCの場合であれば、非極性面である｛001｝面を用い、かつこの非極性面に混在する極性面をいずれか一方の極性が優勢になるように制御することで、非極性面である｛001｝面でも、従来の極性面を表面として用いた際のような平滑な界面を得るとことができる。
本発明においては、微視的表面(部分的な極性面)が必ず存在する。従って、表面に(たとえ、原子レベルの高さであれ)ステップを有さない炭化珪素表面(接合面)を有する素子は本発明には含まれない。
3C-SiCの場合、微視的表面をSi極性にするには、起伏の斜面を[110]方位と[-1-10]方位に配向させる。微視的表面をC極性にする場合には起伏の斜面を[-110]方位と[1-10]方位に配向させる。また、(110)面の場合には、略平行な「起伏」を設けるとC面とSi面が対向する形で両極性が現れてしまうので、Si極性にする場合には[001]方位に微傾斜、C極性にする場合には[00-1]方位微傾斜させる。
六方晶SiCの場合には、(11-20)面では、[0001]方位(Si極性)、[000-1]方位(C極性)、[1-100]方位(Si極性)、[-1100]方位(C極性)の何れかへ傾斜した面である。
(1-100)面では、[0001]方位(Si極性)、[000-1]方位(C極性)、[11-20]方位(Si極性)、[-1-120]方位(C極性)の何れかへ傾斜した面である。
(03-38)面では、[01-10]方位と[0-110]方位にスロープを配向した起伏(Si極性)、[1010]方位と[-10-10]方位(C極性)にスロープを配向した起伏である。
態様Bにおいては、半導体基板表面のゲート絶縁膜との接合面が、テラス面と、一方向に配向したステップ端とを有し、テラス面は非極性面であり、ステップ端は、Si面またはC面のいずれか一方の極性面からなる。接合面には、テラス面とステップ端とが存在し、ステップ端は一方向に配向したものである。ステップ端が一方向に配向したものであることで、ステップ端が極性面であっても、Si面またはC面のいずれか一方の極性面になる。極性面および非極性面、さらには、ステップ端の配向は、態様Aと同様である。
態様AおよびBにおいては、前記接合面のうち、前記一方の極性面の占める面積の割合、即ち、態様Aにおいては、優勢に存在する極性面の占める面積の割合が、例えば、接合面中の全極性面の面積を1としたときに、0.75〜1の範囲であることができる。例えば、上記一方の極性面(優勢に存在する極性面)がSi面の場合、「（Si面の面積）／（接合面におけるSi面の面積＋C面の面積）が、0.75〜1の範囲であることができる。好ましくはこの割合は、0.8〜1の範囲であり、より好ましくは0.9〜1の範囲である。
態様Cにおいては、半導体基板表面のゲート絶縁膜との接合面が、テラス面と、一方向に配向したステップ端とを有し、テラス面は非極性面であり、テラス面が、ステップ方向（ステップ端の配向方向と基板面内直交方向）およびステップ方向と面内直交方向（ステップ端の配向方向）との幅比で10倍以上である。接合面が、テラス面と、一方向に配向したステップ端とを有し、テラス面は非極性面であることは、態様Bと同様である。さらに、テラス面が、ステップ端の配向方向およびステップ端の配向方向と面内直交方向との幅比は、ステップの頻度およびテラス面の幅の尺度であり、それが10倍以上であることは、全表面積に対する特定の極性面の占有面積比が高くなることを意味する。ステップ端の配向方向およびステップ端の配向方向と基板面内直交方向との幅比は、好ましくは10倍以上、より好ましくは30倍以上である。
態様BおよびCにおいては、前記テラス面の幅（ステップ端の配向方向と基板面内直交方向の幅）は、例えば、0〜100nmであることができ、好ましくは0〜20nmの範囲である。
態様Dにおいて、半導体基板表面のゲート絶縁膜との接合面が、巨視的には非極性面に平行であり、かつ、一方向に配向したステップ端を含み、前記ステップ端の振幅（基板表面の法線方向の振幅）が0.5〜10nmの範囲である。接合面が、巨視的には非極性面に平行であることは、態様Aと同様である。接合面が、一方向に配向したステップ端を含み、かつステップ端の振幅が0.5〜10nmの範囲であることは、巨視的非極性面に、微細な一方向に配向したステップ端が存在することを意味する。ステップ端の振幅は、好ましくは0.5〜3nmの範囲である。
半導体素子2については、半導体素子1における半導体基板表面のゲート絶縁膜との接合面が、半導体基板表面と電極との接合面である以外は、上記態様A〜Dと同様である。
[半導体素子の製造方法]
本発明の半導体素子は、
少なくとも一方の主表面が非極性面である炭化珪素半導体基板を準備する工程、
前記半導体基板の非極性面の少なくとも一部に、一方向に配向したステップを形成する工程、
前記ステップ端面の極性を、特定の極性面に統一する工程、
を含む半導体基板の製造方法によって製造された基板を用い、特定の極性面に統一された部分に、半導体素子1の場合であれば、ゲート絶縁膜とゲート電極を設け、半導体素子2の場合であれば、電極を設けることで製造できる。半導体素子1の場合のゲート絶縁膜とゲート電極の設置、半導体素子2の場合の電極の設置は、既存の方法で行うことができる。
以下に、本発明の半導体素子の製造方法について、キャリアが電子である半導体素子を前提とし、単結晶立方晶炭化珪素基板上にホモエピタキシャル層を設けた態様を例に説明する。
キャリア濃度1×1019/cm3程度のnタイプ単結晶立方晶炭化珪素基板上にキャリア濃度7×1015/cm3程度の立方晶炭化珪素薄膜をホモエピタキシャル成長する。ホモエピタキシャル成長層の電導タイプは、ショットキーバリアダイオードや縦型MOS-FET、あるいはMES-FETを所望する場合には窒素や燐を添加することによりnタイプとし、横型MOS-FETを所望する場合にはアルミニウムやホウ素を添加することによりpタイプとする。ホモエピタキシャル成長する炭化珪素の膜厚は成長時間に比例して調整されるが、これは所望するデバイスの耐圧を鑑みて適宜 例えば、0.5〜50μmの範囲で選択される。本発明の効果を得るうえで、ホモエピタキシャル成長条件には特に制限は無いが、例えば表1に示されるものを使用することができる。
ついで、立方晶炭化珪素薄膜表面に＜-110＞方位に略平行な起伏を設ける。起伏を設ける方法に関しては特に限定はなく、例えば直径0.5〜30μmのダイヤモンド砥粒を用い、＜-110＞方位に略平行な無数の研磨傷を形成しても良いし、リソグラフィー技術とドライエッチング技術を用いて＜-110＞方位に平行なライン・アンド・スペース形状を設けても良い。いずれにしても、上記工程により、図3に示すような対向する特定の[111]面に傾斜を有し、<-110>方位に略平行な起伏で立方晶炭化珪素薄膜表面を被覆する。ただし、この起伏の高低差は10nmを超えないものとする。
次に、RCA洗浄方法，すなわちアンモニア−過酸化水素系水溶液で洗浄した後、希フッ酸溶液に約5分間浸漬し、さらに超純水で約５分間リンス処理（洗浄）して自然酸化膜を完全に除去する。その後、この立方晶炭化珪素基板を350〜600℃の溶融KOHや溶融NaOH融液に浸すことによって起伏斜面のステップ端面はすべて単一極性に統一される。溶融KOH以外では、例えばこの立方晶炭化珪素基板を600℃以下の炉内の水素気体中で1〜数十分間熱処理する。このとき、炉内は、常圧にて水素濃度50％（体積比）以上の不活性気中に水素を含む気体を用いる。水素処理された表面の原子間力顕微鏡(AFM)像は図6のとおりとなり、<-110>方位に平行な階段状の形状が現れる。そして、<-110>方位に平行なステップの高さ（ステップ端の振幅）は、2層のSi-C層の高さに相当する0.5nmとなり、ステップ端面はすべて単一極性に統一される。Si面か、C面に統一される。
ステップ端面の極性を、特定の極性面に統一する工程は、上記のように水素還元処理工程であることができる。あるいは、ステップ端面の極性を、特定の極性面に統一する工程は、アルカリ処理工程であることもできる。アルカリ処理による方法も実施例に示す。
この単一極性化した立方晶炭化珪素表面にニッケル、白金、金などを堆積し、所定の電極形状に加工することにより本発明によるショットキーバリアダイオードが形成される。あるいは、MOS-FET作製にあたっては、ゲート絶縁膜を形成した後、ソース領域、ドレイン領域にドナー不純物(窒素、燐など)を添加し、次いで、それぞれの領域にニッケル、アルミニウム、多結晶シリコンなどの電極を配置してその構造を形成する。ゲート絶縁膜の形成に当たっては、炭化珪素表面を酸化雰囲気中で熱酸化しても良いし、CVD法により絶縁膜を堆積しても良い。あるいは、硝酸（水溶液）に炭化珪素基板を浸漬しつつ加熱して沸騰させ、炭化珪素基板上に均一なSiO2被膜を形成することも可能である。いずれにしても、ゲート絶縁膜の厚さは、所望する半導体素子の閾値電圧や耐圧を勘案して決定されるが、10〜数十nmの厚さになるよう、それぞれの処理時間によって調整することができる。
上記のように、例えば、立方晶炭化珪素(001)非極性面への極性付与を経て半導体素子を形成することにより、設計どおりの高耐圧、低損失な素子特性が得られるばかりか、長期的安定性にも優れる半導体素子が得られる。六方晶炭化珪素を用いた場合と同様である。
以下に、本発明について、実施例および参考例に基づいてさらに説明する。
<実施例1>
本発明に従い、Ni/3C-SiCショットキーダイオードを作製した。まずキャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてキャリア濃度3.0×1015/cm3のnタイプホモエピタキシャル層を成長した。成長条件は表２に従った。成長膜厚は成長時間により調整した。
ついで、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面に直径1μmのダイヤモンド砥粒を用い、[-110]方位に略平行な無数の研磨傷を形成した。この工程により、立方晶炭化珪素薄膜表面に、(111)面と(-1-11)面をオフ方向とする起伏を形成した。ただし、研磨後の段階では、理論的な面（｛100｝面や｛111｝面）以外に秩序が乱れた面が出ている状態である。起伏の高低差は2 nm程度あり、起伏頂上間の平均距離は1μmであった。
次に、研磨傷作製工程によって炭化珪素表面に発生した結晶欠陥層を除去するため、1100℃ 60分の乾燥酸素雰囲気中での熱酸化を施した後、その熱酸化膜を5%HF中の10分間のエッチングで除去した。この工程により、前記起伏形状が保たれたまま、炭化珪素表面の15nmの領域が均一に除去された。
次に、表３の条件に従い基板表面を洗浄した後希フッ酸溶液に約5分間浸漬し、さらに超純水で５分間リンス処理（洗浄）することにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に100%の常圧水素雰囲気中にて400℃、300分間の熱処理を施し、[-110]方位に平行なステップ端面を有す階段状の形状を形成した。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであった。ステップ端面は、ステップが[-110]方位に平行な階段状の形状を有することから、すべてSi極性に統一された。[-110]方位に平行なステップは、そのステップ端面は[111]方位に配向した面であり、必然的にSi極性面となる。すなわち、研磨後の表面に存在していた秩序が乱れた面が消失し、理論的な面のステップが形成されていること、および、極性が統一されていることが確認された。
次に、このSi極性に統一されたホモエピタキシャル立方晶炭化珪素膜表面にステンレス製の直径200μmの円形の開口部を有するステンシルマスクを載置し、100nmの厚さのニッケルを電子ビーム蒸着法により堆積した。最後に、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを電子ビーム蒸着により蒸着し、Ni/3C-SiCショットキーダイオードを作製した。
＜実施例2＞
本発明に従い、Ni/3C-SiCショットキーダイオードを作製した。
実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に直径1μmのダイヤモンド砥粒を用い、[110]方位に略平行な無数の研磨傷を形成した。この工程により(-111)面と(1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、得られた立方晶炭化珪素基板に実施例1と同様の方法および条件で常圧水素雰囲気中で熱処理を施し、[110]方位に平行なステップ端面を有す階段状の形状を形成した。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであった。ステップ端面は、ステップが[110]方位に平行な階段状の形状を有することから、すべてC極性に統一された。[110]方位に平行なステップは、そのステップ端面は[1-11]方位に配向した面であり、必然的にC極性面となる。すなわち、研磨後の表面に存在していた秩序が乱れた面が消失し、理論的な面のステップが形成されていること、および、極性が統一されていることが確認された。
次に、このC極性に統一されたホモエピタキシャル立方晶炭化珪素膜表面に、実施例1と同様の方法および条件で、100nmの厚さのニッケルを堆積し、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着し、Ni/3C-SiCショットキーダイオードを作製した。
＜参考例1＞
本発明の参考例として、Ni/3C-SiCショットキーダイオードを以下の工程で作製した。実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に直径1μmのダイヤモンド砥粒を用い、[100]方位に略平行な無数の研磨傷を形成した。この工程により(110)面と(-1-10)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施た。しかし、図6に示されるような等間隔のステップは現れず、不定形かつ高さの不均一なステップが現れた。このことから、表面に現れたステップにはSi極性とC極性の双方が同時に含まれていることが判明した。
次に、この表面に実施例1と同様の方法および条件で、100nmの厚さのニッケルを堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着し、Ni/3C-SiCショットキーダイオードを作製した。
＜参考例2＞
本発明の参考例として、Ni/3C-SiCショットキーダイオードを以下の工程で作製した。実施例1と同様の基板を用い、同様の方法および条件でnタイプホモエピタキシャル層を成長させた。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施した。しかし、図6に示されるようなステップは現れず、平滑な表面であることが見出された。
次に、この表面に実施例1と同様の方法および条件で、100nmの厚さのニッケルを電子ビーム蒸着法により堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着し、Ni/3C-SiCショットキーダイオードを作製した。
＜参考例3＞
本発明の参考例として、Ni/3C-SiCショットキーダイオードを以下の工程で作製した。実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に、実施例1と同様に[-110]方位に略平行な無数の研磨傷を形成し、立方晶炭化珪素薄膜表面に(111)面と(-1-11)面をオフ方向とする起伏を形成した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
この表面には、図6に示されるような等間隔のステップは現れず、不定形かつ高さの不均一なステップが現れた。このことから、表面に現れたステップにはSi極性とC極性の双方が同時に含まれていることが判明した。
次に、この表面に実施例1と同様の方法および条件で、100nmの厚さのニッケルを堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着し、Ni/3C-SiCショットキーダイオードを作製した。
＜実施例3＞
本発明に従い、Pt/3C-SiCショットキーダイオードを作製した。実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に実施例1と同様に[-110]方位に略平行な無数の研磨傷を形成し、立方晶炭化珪素薄膜表面に(111)面と(-1-11)面をオフ方向とする起伏を形成した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[-110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであった。さらに、ステップ端面は、実施例1と同様に、すべてSi極性に統一された。すなわち、研磨後の表面に存在していた秩序が乱れた面が消失し、理論的な面のステップが形成されていること、および、極性が統一されていることが確認された。
次に、このSi極性に統一されたホモエピタキシャル立方晶炭化珪素膜表面に実施例1と同様の方法および条件で、100nmの厚さの白金を堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着して、Pt/3C-SiCショットキーダイオードを作製した。
＜実施例4＞
本発明に従い、Pt/3C-SiCショットキーダイオードを作製した。実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に、実施例2と同様に、[110]方位に略平行な無数の研磨傷を形成し、(-111)面と(1-11)面をオフ方向とする起伏を形成した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであった。ステップ端面は、実施例2と同様に、すべてC極性に統一された。すなわち、研磨後の表面に存在していた秩序が乱れた面が消失し、理論的な面のステップが形成されていること、および、極性が統一されていることが確認された。
次に、このC極性に統一されたホモエピタキシャル立方晶炭化珪素膜表面に実施例1と同様の方法および条件で、100nmの厚さの白金を堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着して、Pt/3C-SiCショットキーダイオードを作製した。
＜参考例4＞
参考例として、Pt/3C-SiCショットキーダイオードを以下の工程で作製した。実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に実施例2と同様に、[100]方位に略平行な無数の研磨傷を形成し、(110)面と(-1-10)面をオフ方向とする起伏を形成した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施したが、図6に示されるような等間隔のステップは現れず、不定形かつ高さの不均一なステップが現れた。このことから、表面に現れたステップにはSi極性とC極性の双方が同時に含まれていることが判明した。
次に、この表面に実施例1と同様の方法および条件で、100nmの厚さの白金を堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着して、Pt/3C-SiCショットキーダイオードを作製した。
上記した実施例1〜4と参考例1〜4で作製した3C-SiCショットキーダイオードに対し、ホモエピタキシャル立方晶炭化珪素膜表面のショットキー電極をアノード、単結晶立方晶炭化珪素基板の裏面側のニッケル電極をカソードとし、室温における電流-電圧特性を測定した。それぞれの順方向特性の傾きから理想因子ｎ、0Vにおける外挿値からショットキー障壁高さを算出した。また、逆方向特性より、耐圧ならびに100V印加時における漏洩電流密度を測定した。それぞれの特性を表4にまとめる。
以上の結果より、本発明はショットキー電極の界面の端面における極性を統一することにより望まざる電界発生を排し、結晶欠陥密度を低減し、炭化珪素の電子親和力と金属の仕事関数から定まる安定したショットキー障壁を発現せしめて所定の耐圧の素子製造を可能とする。さらには、ショットキー接合部での欠陥による熱拡散以外の電流成分、例えば再結合中心、もしくは界面の電気的ダイポールの存在による障壁高さの不均一性等に起因する漏洩電流が低減することで、優れた整流性をもたらすことは明らかである。以上の知見は、MES-FETを作製する際にも当てはまり、本発明により高い耐圧と低い漏洩電流が実現されることは自明である。
＜実施例5＞
本発明に従い、MOSダイオードを作製した。実施例1と同様の基板を用い、同様の方法および条件でホモエピタキシャル成長した立方晶炭化珪素薄膜表面に、実施例1と同様に、[-110]方位に略平行な無数の研磨傷を形成し、(111)面と(-1-11)面をオフ方向とする起伏を形成した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[-110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであった。ステップ端面はすべてSi極性に統一された。
その後、1000℃ 600分の乾燥酸素雰囲気中での熱酸化により、立方晶炭化珪素表面に膜厚45〜55nmの熱酸化膜を形成した。
次に、熱酸化膜を形成したホモエピタキシャル立方晶炭化珪素膜表面に実施例1と同様の方法および条件で、100nmの厚さのニッケルを堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着して、20mm□形状の炭化珪素基板上にMOSダイオードアレイを作製した。
＜参考例5＞
実施例5に対する参考例として、以下の工程でMOSダイオードを作製した。
実施例1と同様の基板を用い、同様の方法および条件でｎタイプホモエピタキシャル層を成長した。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施したが、表面は平滑であり、特定の極性面を示すステップは観測されなかった。
その後、1000℃ 600分の乾燥酸素雰囲気中での熱酸化により、立方晶炭化珪素表面に膜厚45〜55nmの熱酸化膜を形成した。
次に、熱酸化膜を形成したホモエピタキシャル立方晶炭化珪素膜表面に実施例1と同様の方法および条件で、100nmの厚さのニッケルを堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着して、20mm□形状の炭化珪素基板上にMOSダイオードアレイを作製した。
実施例5ならびに参考例5で作製したMOSダイオードアレイに対し、酸化膜容量測定から酸化膜厚を求め、電流−電圧測定から耐圧を求めた。図7に測定したMOSダイオードの耐圧測定結果を掲載する。実施例、参考例の酸化膜厚はそれぞれ53nm、47nmであり、アレイを構成する全数のダイオードに対し電流−電圧を測定し、それらから求めた酸化膜絶縁破壊電界強度とその標準偏差を求めた。結果を表5に示す。
表５から以下の点が明らかとなった。同一熱酸化条件に関わらず、表面極性をSi面に統一した実施例5のほうが、参考例5に対して酸化速度が向上している。
一方、絶縁破壊電界強度に関しては、参考例5に対して、極性をSi面に統一した実施例5のほうが高い電界強度と均一性(小さな標準偏差)を示した。これは、酸化膜形成に先立ち、立方晶炭化珪素表面の極性を統一することで、極性による酸化速度の違いの影響を受ける事なく、均一な酸化膜が広範囲に形成できたことを表している。この知見は、MOSFETのゲート酸化膜においても当てはまり、本発明をMOSFETのゲート酸化膜形成プロセスに適用する事により、広範囲で均一なゲート酸化膜が形成可能であることが明らかである。
＜実施例6＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
ついで、直径1μmのダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面の[-110]方位に略平行な無数の研磨傷を形成した。この工程により(111)面と(-1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2 nmであり、起伏間の平均距離は1μmであった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[-110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5nmであった。ステップ端面はすべてSi極性に統一された。
その後、フォトリソグラフィー工程を用いてソース、ドレインとなるべき所定の領域にNをイオン注入した。イオン注入は、注入温度500℃、200keV、120keV、70keVの3段階、総ドーズ量を7x1013/cm2で実施し、ソース、ドレイン領域として深さ0.5μm、濃度1x1018/cm3のn領域をp領域中に形成した。次いで、1650℃にて10分間の大気圧Ar雰囲気中で熱処理を実施しNイオン注入領域を活性化した。この際の活性化率は80％である。
次に、室温で濃度40重量％の硝酸（水溶液）に上記炭化珪素基板を浸漬した状態から加熱して沸騰させ、この沸騰状態を継続することにより、沸点120.7℃，硝酸濃度68%（重量比）の共沸状態を発現せしめ、以降、この共沸状態で5時間持続して、炭化珪素基板上に30nmの均一な酸化被膜を形成しこれをゲート絶縁膜とした。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性を、ゲート電圧をパラメータとして測定したところ、オン抵抗として3.5mΩ・cm2が得られ、最大のチャネル移動度は240cm2/V/secに達した。また、ゲートの閾値電圧は+2.4Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐2.15に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、［-110］方位に平行な直線の粗さは原子ステップが見られRaで0.5nm、［110］方位に平行な直線の粗さは、原子ステップは見られずRaで0.1 nm前後であることが判明した。
＜実施例7＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
ついで、直径1μmのダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面の[-110]方位に略平行な無数の研磨傷を形成した。この工程により(111)面と(-1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmである。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[-110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5nmであることから、ステップ端面はすべてSi極性に統一された。
その後、フォトリソグラフィー工程を用いてソース、ドレインとなるべき所定の領域にNをイオン注入した。イオン注入は、注入温度500℃、200keV、120keV、70keVの3段階、総ドーズ量を7×1013/cm2で実施し、ソース、ドレイン領域として深さ0.5μm、濃度1×1018/cm3のn領域をp領域中に形成した。次いで、1650℃にて10分間の大気圧Ar雰囲気中で熱処理を実施しNイオン注入領域を活性化した。この際の活性化率は80％である。
次に、乾燥酸素雰囲気にてゲート絶縁膜を形成した。この際の炭化珪素への熱酸化は表７の条件にて実施した。熱酸化には石英反応管を用い、常圧にて酸素3 slmを供給し、1100℃にて60min処理とした。処理後の炭化珪素表面には、60nm厚の酸化膜が形成されていることをSIMSの深さ方向分析にて確認した。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流−ドレイン電圧特性をゲート電圧をパラメータとして測定したところ、オン抵抗として5.3mΩ・cm2が得られ、最大のチャネル移動度は145cm2/V/secに達した。また、ゲートの閾値電圧は+2.8Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐1.82に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、［-110］方位に平行な直線の粗さは原子ステップが見られRa＝0.3〜0.4nm、［110］方位に平行な直線の粗さは、原子ステップは見られずRa＝0.1nm前後であることが判明した。
＜実施例8＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
ついで、直径1μmのダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面の[110]方位に略平行な無数の研磨傷を形成した。この工程により(-111)面と(1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2nmであり、起伏間の平均距離は1μmである。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5nmであることから、ステップ端面はすべてC極性に統一された。
その後、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、乾燥酸素雰囲気にて60分、1150℃の熱酸化を実施し、炭化珪素基板上に45nmの均一な酸化被膜を形成しこれをゲート絶縁膜とした。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性を、ゲート電圧をパラメータとして測定したところ、オン抵抗として4.1mΩ・cm2が得られ、最大のチャネル移動度は187cm2/V/secに達した。また、ゲートの閾値電圧は+2.3Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐2.04に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、［110］方位に平行な直線の粗さは原子ステップが見られRa＝0.3〜0.4nm、［-110］方位に平行な直線の粗さは、原子ステップは見られずRa＝0.1nm前後であることが判明した。
＜実施例9＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
ついで、直径1μmのダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面の[-110]方位に略平行な無数の研磨傷を形成した。この工程により(111)面と(-1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2 nmであり、起伏間の平均距離は1μmである。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施し、[-110]方位に平行なステップ端を有す階段状の形状にて覆った。階段形状は図6に示されるように等間隔であり、そのステップ高さは、2層のSi-C層の高さに相当する0.5nmであることから、ステップ端面はすべてSi極性に統一された。
その後、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、常圧気相成長装置を用い、温度650℃にて反応ガスSiH4、O2を使用しゲート絶縁膜(酸化膜)を形成した。ガス流量比はSiH4/O2＝1/10とした。25分の処理により60nm厚の酸化膜が形成された。
次に、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性をゲート電圧をパラメータとして測定したところ、オン抵抗として3.3mΩ・cm2が得られ、最大のチャネル移動度は245cm2/V/secに達した。また、ゲートの閾値電圧は+3.4Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐2.0に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、[110]方位に平行な直線の粗さは原子ステップが見られRa＝0.3〜0.4nm、［-110］方位に平行な直線の粗さは、原子ステップは見られずRa＝0.1nm前後であることが判明した。
＜参考例6＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施したが、表面は平滑なままであり、極性面の存在を示唆する一方向に配向したステップは見出されなかった。
その後、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、室温で濃度60重量％の硝酸（水溶液）に上記炭化珪素基板を浸漬した状態から加熱して沸騰させ、この沸騰状態を継続することにより、沸点120.7℃，硝酸濃度68%（重量比）の共沸状態を発現せしめ、以降、この共沸状態で1時間持続して、炭化珪素基板上に30nmの均一な酸化被膜を形成しこれをゲート絶縁膜とした。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性をゲート電圧をパラメータとして測定したところ、オン抵抗は21.4mΩ・cm2を示し、最大のチャネル移動度は36.3cm2/V/secを示した。また、ゲートの閾値電圧は+1.1Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐0.41に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、[110]、[-110]方位に平行な直線の粗さはともにRaで3nmであり、原子ステップは確認されない事が判明した。
＜参考例7＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に実施例1と同様の方法および条件で、常圧水素雰囲気中での熱処理を施したが、表面は平滑なままであり、極性面の存在を示唆する一方向に配向したステップは見出されなかった。
その後、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、乾燥酸素雰囲気にて60nmの厚さを有するゲート絶縁膜を形成した。この際の炭化珪素への熱酸化は表７の条件にて実施した。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性をゲート電圧をパラメータとして測定したところ、オン抵抗は32.9mΩ・cm2を示し、最大のチャネル移動度は25.5cm2/V/secにとどまった。また、ゲートの閾値電圧は+1.2Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐1.28に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、[110]、[-110]方位に平行な直線の粗さはともにRaで2〜3 nmであり、原子ステップは確認されない事が判明した。
＜参考例8＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
ついで、直径1μmのダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面の[-110]方位に略平行な無数の研磨傷を形成した。この工程により(111)面と(-1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。ただし、研磨後の段階では、理論的な面以外に秩序が乱れた面が出ている状態である。起伏の高低差は2 nmであり、起伏間の平均距離は1μmである。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
この表面はランダムなステップが観測され、特定の極性面が配向したステップは見出されなかった。
その後、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、乾燥酸素雰囲気にて60nmの厚さを有するゲート絶縁膜を形成した。この際の炭化珪素への熱酸化は表７の条件にて実施した。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性をゲート電圧をパラメータとして測定したところ、オン抵抗として74.7mΩ・cm2が得られ、最大のチャネル移動度は11.2cm2/V/secにとどまった。また、ゲートの閾値電圧は+1.2Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐1.57に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、[110]、[-110]方位に平行な直線の粗さはともにRaで2〜3nmであり、原子ステップは確認されない事が判明した。
＜参考例9＞
本発明に従い、n-channel の横型MOS-FETを作製した。まず、キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に100%の常圧水素雰囲気中にて10分間の熱処理を施したが、表面は平滑なままであり、極性面の存在を示唆する一方向に配向したステップは見出されなかった。
その後、フォトリソグラフィー工程を用いてソース、ドレインとなるべき所定の領域にNをイオン注入した。イオン注入は、注入温度500℃、200keV、120keV、70keVの3段階、総ドーズ量を7×1013/cm2で実施し、ソース、ドレイン領域として深さ0.5μm、濃度1×1018/cm3のn領域をp領域中に形成した。次いで、1650℃にて10分間の大気圧Ar雰囲気中で熱処理を実施しNイオン注入領域を活性化した。この際の活性化率は80％である。
次に、乾燥酸素雰囲気にて60nmの厚さを有するゲート絶縁膜を形成した。この際の炭化珪素への熱酸化は表７の条件にて実施した。ゲート絶縁膜を形成した後、N2O雰囲気中で1150℃の熱処理を実施した。この熱処理により、ゲート酸化膜中にN原子が拡散し、ゲート絶縁膜/3C-SiC界面にNが局在化する。界面に局在化したN濃度は2x1014/cm3であることをSIMSにより求めた。
次に、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したダイオードのドレイン電流-ドレイン電圧特性をゲート電圧をパラメータとして測定したところ、オン抵抗は3.0mΩ・cm2を示し、最大のチャネル移動度は234cm2/V/secに達した。ただし、ゲートの閾値電圧は-2.1Vとなり、ノーマリーオンのトランジスタ特性を示した。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT+1.33に比例する傾向を示し、正の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、[110]、[-110]方位に平行な直線の粗さはともにRaで2〜3nmであり、原子ステップは確認されない事が判明した。
以上、実施例6〜9、参考例6〜9から得られた結果を下表にまとめる。
表８より、以下のことが確認される。実施例6〜9と参考例6〜8を比較すると、ゲート絶縁膜の形成に先立ち、3C-SiC表面の原子レベルのステップを単一極性化することにより、MOS界面の平滑性が向上し、高いチャネル移動度(低いオン抵抗)が実現されることが明らかである。さらに、このステップの単一極性化の効果は、ゲート絶縁膜形成方法の違いによらず発現される。
一方、参考例9においては、特開2000-156478に述べられているように、ゲート絶縁膜に窒化処理を施すことにより、チャネル移動度の向上(オン抵抗の低減)が実現されるものの、ゲート閾値電圧が負方向に変動し、かつチャネル移動度も温度に対し正の依存性を示すようになる。ゲート閾値電圧が負であるということは、ゲート電極に正の印加電圧をかけない限り、MOS-FETはオン状態となり、パワー半導体デバイスとしては望ましくない動作に至る。また、温度の上昇に伴い、MOS-FETに流れる電流が増加し、これがさらなる温度上昇を招くことから、参考例9により作製されたMOS-FETは熱的な暴走に至ることが明らかである。これに対し、本発明による実施例7,8においては、3C-SiC表面の原子レベルのステップを単一極性化することにより、MOS界面の窒化を施すことなく、参考例9と同等のチャネル移動度を得るのみならず、チャネル移動度は負の温度依存性を示し、ゲート閾値電圧は正となる。
以上により、本発明は従来よりも高性能かつ高安定なMOS-FETの製造法を提供することは明らかである。
<実施例10>
本発明に従い、MOSダイオードを作製した。はじめに、キャリア濃度5.0×1016/cm3のnタイプ単結晶立方晶炭化珪素基板(011)基板に対し、[110]方位に4度の微傾斜研磨を実施した。微傾斜研磨にあたっては、基板を4度の角度を有するくさび状の研磨台座に[110]方位が斜面に配向するように貼り付けた。
次いで、下記の条件により微傾斜研磨面を形成した。
次に、研磨傷作製工程によって炭化珪素表面に発生した結晶欠陥層を除去するため、1100℃ 60分の乾燥酸素雰囲気中での熱酸化を施した後、その熱酸化膜を5%HF中の10分間のエッチングで除去した。この工程により、前記起伏形状が保たれたまま、炭化珪素表面の15nmの領域が均一に除去された。
次に、表３の条件に従い基板表面を洗浄した後希フッ酸溶液に約5分間浸漬し、さらに超純水で５分間リンス処理（洗浄）することにより自然酸化膜を完全に除去した。
次いで、洗浄した微傾斜面上にCVD法を用いてキャリア濃度3.0×1015/cm3のｎタイプホモエピタキシャル層を成長した。成長条件は表２に従った。成長膜厚は成長時間により調整した。
微傾斜面上に成長したホモエピタキシャル成長層表面には[110]方位に配向した等間隔の階段形状が現れた、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであることから、全てのステップ端面はSi極性に統一された。
その後、1000℃ 600分の乾燥酸素雰囲気中での熱酸化により、立方晶炭化珪素表面に膜厚45〜55nmの熱酸化膜を形成した。
＜実施例11＞
本発明に従い、MOSダイオードを作製した。はじめに、キャリア濃度5.0×1016/cm3のnタイプ単結晶六方晶炭化珪素基板(4H-SiC)(01-10)基板に対し、[0001]方位に4度の微傾斜研磨を実施した。微傾斜研磨にあたっては、基板を4度の角度を有するくさび状の研磨台座に[0001]方位が斜面に配向するように貼り付けた。
次いで、表９の条件により微傾斜面を形成した。
次に、研磨傷作製工程によって炭化珪素表面に発生した結晶欠陥層を除去するため、1100℃ 60分の乾燥酸素雰囲気中での熱酸化を施した後、その熱酸化膜を5%HF中の10分間のエッチングで除去した。この工程により、前記起伏形状が保たれたまま、炭化珪素表面の15nmの領域が均一に除去された。
次に、表３の条件に従い基板表面を洗浄した後希フッ酸溶液に約5分間浸漬し、さらに超純水で５分間リンス処理（洗浄）することにより自然酸化膜を完全に除去した。
次いで、洗浄した微傾斜面上にCVD法を用いてキャリア濃度3.0×1015/cm3のｎタイプホモエピタキシャル層を成長した。成長条件は表１０に従った。成長膜厚は成長時間により調整した。
微傾斜面上に成長したホモエピタキシャル成長層表面には[0001]方位に配向した等間隔の階段形状が現れた、そのステップ高さは、2層のSi-C層の高さに相当する0.5〜0.6nmであることから、全てのステップ端面はSi極性に統一された。
その後、1200℃ 600分の乾燥酸素雰囲気中での熱酸化により、六方晶炭化珪素表面に膜厚45〜55nmの熱酸化膜を形成した。
＜参考例10＞
参考例として、下記のごとくMOSダイオードを作製した。はじめに、キャリア濃度5.0×1016/cm3のnタイプ単結晶立方晶炭化珪素基板(011)基板面上にCVD法を用いてキャリア濃度3.0×1015/cm3のｎタイプホモエピタキシャル層を成長した。成長条件は表２に従った。成長膜厚は成長時間により調整した。
成長したホモエピタキシャル成長層表面は平滑であり、特定方向に配向したステップは見出されなかった。
その後、1000℃ 600分の乾燥酸素雰囲気中での熱酸化により、立方晶炭化珪素表面に膜厚45〜55nmの熱酸化膜を形成した。
＜参考例11＞
参考例として、以下のごとくMOSダイオードを作製した。はじめに、キャリア濃度5.0×1016/cm3のnタイプ単結晶六方晶炭化珪素基板(4H-SiC)(01-10)基板面上にCVD法を用いてキャリア濃度3.0×1015/cm3のｎタイプホモエピタキシャル層を成長した。成長条件は表１０に従った。成長膜厚は成長時間により調整した。
微傾斜面上に成長したホモエピタキシャル成長層表面は平滑であり、特定方向に配向したステップは見出されなかった。
その後、1200℃ 600分の乾燥酸素雰囲気中での熱酸化により、六方晶炭化珪素表面に膜厚45〜55nmの熱酸化膜を形成した。
上記実施例10,11、及び参考例10,11の4試料に対して、熱酸化膜を形成したホモエピタキシャル立方晶炭化珪素膜表面に実施例1と同様の方法および条件で、100nmの厚さのニッケルを堆積し、さらに、nタイプ単結晶立方晶炭化珪素基板の裏面側全面に100nmの厚さのニッケルを蒸着して、20mm□形状の炭化珪素基板上にMOSダイオードアレイを作製した。
次に、上記MOSダイオードアレイに対し、酸化膜容量測定から酸化膜厚を求め、電流−電圧測定から耐圧を求めた。それらの酸化膜厚、及び耐圧から酸化膜の絶縁破壊電界強度とその標準偏差を求めた。
最後にMOSダイオードの耐圧測定が終了した実施例10,11、及び参考例10,11に対して、酸化膜を弗化水素50%溶液で除去し、露出した炭化珪素表面の中心線平均粗さを測定した。各試料の酸化膜絶縁破壊電界強度、及び酸化膜除去面での中心線粗さの測定結果を表１１にまとめる。酸化膜形成に先立ち、本発明により表面の原子レベルのステップ極性を統一した試料については、形成した酸化膜が高い絶縁破壊電界強度、高いウェハー面内均一性を示している。更に耐圧測定後の酸化膜除去面の面粗さ測定結果から、本発明を実施した試料において平滑な酸化膜/炭化珪素界面が得られている事が確認された。これらの結果は、実施例5と同様であり、巨視的な非極性面の表面において微視的なステップ極性を統一した事により、熱酸化速度の極性依存性の影響が低減した事を示している。そして、これらの結果と実施例5〜9より得られた知見と合わせて、本発明が、3C-SiCのみならず、六方晶SiCの非極性面に対しても良好な素子特性を得る手段を提供することは明らかである。
以上、立方晶炭化珪素(001)面、(011)面、そして六方晶炭化珪素(01-10)面におけるショットキーダイオード、MOSダイオード、そしてMOS-FET形成に関わる実施例を示した。しかし、本発明の効果は上記実施例で試作された半導体素子に限らず、金属/炭化珪素構造、あるいは金属/絶縁膜/炭化珪素構造を有するあらゆる半導体素子に対してその効果を発揮するものである。また、表面極性の統一方法や絶縁膜の形成手段に限られること無く、表面の極性が非極性である限り、いかなる面方位においても同様の効果を発現するものである。
＜実施例12＞
キャリア濃度3.0×1018/cm3のnタイプ単結晶立方晶炭化珪素基板(001)面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表６に従った。成長膜厚は成長時間により調整した。
ついで、直径0.1μmのダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素薄膜表面の[-110]方位に略平行な無数の研磨傷を形成した。この工程により(111)面と(-1-11)面をオフ方向とする起伏で立方晶炭化珪素薄膜表面を被覆した。起伏の高低差は6nmであり、起伏間の平均距離は5 nmと非常に細かい起伏となった。
次に、実施例1と同様の方法および条件で、熱酸化、エッチング、希フッ酸溶液浸漬、リンス処理（洗浄）を順次行うことにより自然酸化膜を完全に除去した。
その後、この立方晶炭化珪素基板に500℃の温度にて溶融KOH中に20分間晒し、炭化珪素表面を異方性エッチング処理した。その結果、立方晶炭化珪素基板表面は、（001）面に対して傾斜角54.7°および125.3°の斜面、すなわち（111）面、（-1-11）面のSi面が連続して繰り返す鋸状の起伏にて覆われた。起伏高さは、3nm前後であった。
その後、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、乾燥酸素雰囲気にてゲート絶縁膜を形成した。この際の炭化珪素への熱酸化は表７の条件にて実施した。熱酸化には石英反応管を用い、常圧にて酸素3 slmを供給し、1100℃にて60min処理とした。処理後の炭化珪素表面には、60nm厚の酸化膜が形成されていることをSIMSの深さ方向分析にて確認した。
さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記のごとく形成したMOSFETのドレイン電流-ドレイン電圧特性を、ゲート電圧をパラメータとして測定したところ、オン抵抗として5.3mΩ・cm2が得られ、最大のチャネル移動度は250cm2/V/secに達した。また、ゲートの閾値電圧は+2.8Vであり、ノーマリーオフのトランジスタであることが確認された。次に、周囲温度を300Kから500Kに変化させてチャネル移動度の温度依存性を測定したところ、チャネル移動度は温度Tに対してT‐1.82に比例する傾向を示し、負の温度依存である事が判明した。
最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定したところ、鋸状を横断する［110］方位に平行な直線の粗さはRa＝3〜4nm、起伏斜面内での［-110］方位に平行な直線の粗さは0.1nm、さらに［-110］方位に平行な直線の粗さは、原子ステップは見られずRa＝0.1nm前後であることが判明した。
＜実施例13＞
SiC表面水素処理の温度依存性を調べた。まず、キャリア濃度3.0×1018／cm3のnタイプ単結晶立方晶炭化珪素基板（001）面上にCVD法を用いてpタイプのホモエピタキシャル層を成長した。成長条件は表6に従った。また、直径1μmダイヤモンド砥粒を用い、ホモエピタキシャル成長した立方晶炭化珪素基板表面の［-110］方位に略平行な無数の研磨傷を形成した。次に、前記研磨傷作製工程によって炭化珪素表面に発生した結晶欠陥層を除去するため、1100℃ 60分の乾燥酸素雰囲気中での熱酸化を施した後、その熱酸化膜を5%HF中10分間のエッチングで除去した。この工程により、前記起伏形状が保たれたまま、炭化珪素表面の15nmの領域が均一に除去された。
次に、RCA洗浄後、希フッ酸溶液に約5分間浸漬し、さらに超純水で５分間リンス処理（洗浄）することにより自然酸化膜を完全に除去した。
当単結晶炭化珪素基板に水素処理を200℃から800℃までの温度にて施した。
炭化珪素表面は、200℃ではほとんどエッチングされず、AFMで炭化珪素表面を観察したが原子ステップは確認できなかった。300℃から600℃までの温度領域では、水素処理後の炭化珪素表面は、Si極性面ステップ高さ0.5nm前後のステップライクな表面が観測された。700℃以上の温度では、両極性面の方向を示すステップが確認される結果となった。また、ステップ高さも2 nm以上と大きくなった。
その後全ての試料に対し、実施例7と同様の条件で、Nのイオン注入および熱処理を実施した。Nイオン注入領域の活性化率は80％であった。
次に、硝酸酸化、すなわち室温で濃度60重量％の硝酸水溶液に上記炭化珪素基板を浸漬した状態から加熱して沸騰させ、この沸騰状態を継続することにより、沸点120.7℃、硝酸濃度68％（重量比）の共沸状態を発言せしめ、以降、この共沸状態で数時間持続させ30nmの厚さを有するゲート酸化膜（絶縁膜）を形成した。さらに、フォトリソグラフィー工程とエッチング工程により、ソース、ドレイン領域としてゲート絶縁膜に開口部を設け、ソース電極、ドレイン電極、そしてゲート電極を形成した。ゲート電極としては厚さ100nmのTiN電極を用い、ゲート長は2μm、ゲート幅は10μmとした。ソース、ドレイン電極には100nmの厚さを有するAlを用いた。
上記の如く作製したMOSFETのドレイン電流−ドレイン電圧特性を、ゲート電圧をパラメータとして測定し、オン抵抗とチャネル移動度を表Xにまとめた。最後に、電極とゲート絶縁膜を弗化水素50%溶液で除去し、ゲート直下の炭化珪素表面の中心線平均粗さを測定した結果を表12に併せ示す。
MOSFET作製前の炭化珪素表面が単一極性面化された炭化珪素基板、すなわち水素処理温度が300〜600℃の範囲の炭化珪素基板を用いて作製したMOSFET試料では、オン抵抗3〜5.3mΩ・cm2、チャネル移動度185〜245cm2/V/secと良好な値を示した。MOS界面の粗さはRa＝0.2nm以下という値を得た。
Si面とC面の両極性面が基板表面に得られた試料、すなわち水素処理温度が700℃、800℃の炭化珪素基板を用いて作製したMOSFET特性は、オン抵抗が20mΩ・cm2以上と大きく、またチャネル移動度は145〜170 cm2/V/secという結果を得た。MOS界面の粗さはRa＝0.8〜1.2nmと、他の試料よりも大きな値を示した。
水素処理時に炭化珪素表面がエッチングされなかった試料、すなわち水素処理温度200℃の炭化珪素基板を用いて作製したMOSFET特性は、オン抵抗が高く、チャネル移動度が50cm2/V/secと小さい値を示した。
このことから、水素処理300〜600℃で表面処理した単結晶立方晶炭化珪素基板を用いて作製したMOS-FETは、平滑なMOS界面を有し、その結果、チャネル部における優れた電流輸送特性を示して、なおかつ高温動作においてクーロン散乱や界面準位の影響の少ない熱安定性を有する。
ショットキーバリアダイオードの構造図。 横型MOS-FETの構造図。 ［-110］方位に略平行な研磨傷（起伏）が基板表面に設けられたイメージ図を示す。 上部は、［-110］方位に平行なステップ端を有す階段状表面のイメージ図であり、下部は、（-110）面を断面としたステップ端面の原子モデルである。 六方晶炭化珪素の結晶構造の説明図。 実施例1で得られた、[-110]方位に平行なステップ端面を有する等間隔の階段状の形状を示す。上部は3C-SiC（001）面のAFM像である。下部は、3C-SiC（-110）面を断面としたプロファイルである。 実施例5ならびに参考例5で作製したMOSダイオードアレイに対し、酸化膜容量測定から酸化膜厚を求め、電流−電圧測定から測定した耐圧測定結果を示す(下部)。上部は、3C-SiC（110）面を断面としたプロファイルである。
符号の説明
11:炭化珪素基板、
12:炭化珪素エピタキシャル層、
13:ショットキー電極、
14:基板下部電極
21:炭化珪素基板、
22:炭化珪素エピタキシャル層、
23:ソース領域、
24:ドレイン領域、
25:ソース電極、
26:ドレイン電極、
27:ゲート絶縁膜、
28:ゲート電極

Claims (13)

  1. 炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子において、
    前記半導体基板表面の前記ゲート絶縁膜との接合面は、
    巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である
    ことを特徴とする半導体素子。
  2. 炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を有する半導体素子において、
    前記半導体基板表面の前記ゲート絶縁膜との接合面は、テラス面と、一方向に配向したステップ端とからなり、
    前記テラス面は非極性面であり、
    前記ステップ端は、Si面またはC面のいずれか一方の極性面からなり、
    前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面であることを特徴とする半導体素子。
  3. 炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子において、
    前記半導体基板表面の前記電極との接合面は、
    巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である
    ことを特徴とする半導体素子。
  4. 炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極と、を有する半導体素子において、
    前記半導体基板表面の前記電極との接合面は、テラス面と、一方向に配向したステップ端とからなり、
    前記テラス面は非極性面であり、
    前記ステップの端面は、非極性面およびSi面またはC面のいずれか一方の極性面からなり、
    前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面であることを特徴とする半導体素子。
  5. 前記接合面における前記一方の極性面の占める面積の割合が、接合面中の全極性面の面積を1としたときに、0.75〜1の範囲であることを特徴とする請求項1〜4のいずれかに記載の半導体素子。
  6. 前記テラス面の幅（ステップ端の配向方向と基板面内直交方向の幅）が、0〜100nmであることを特徴とする請求項2及び4のいずれかに記載の半導体素子。
  7. 前記半導体基板は、単結晶半導体基板上に形成された炭化珪素ホモエピタキシャル膜を含むことを特徴とする請求項1〜6のいずれかに記載の半導体素子。
  8. 前記半導体基板が立方晶炭化珪素であり、前記非極性面が｛001｝面または｛110｝面であることを特徴とする請求項1、3、5〜7のいずれかに記載の半導体素子。
  9. 前記半導体基板が六方晶炭化珪素であり、前記非極性面が｛11-20｝、｛1-100｝、｛03-38｝面のいずれかであることを特徴とする請求項1、3、5〜7のいずれかに記載の半導体素子。
  10. 前記極性面がSi極性面であることを特徴とする請求項1〜4のいずれかに記載の半導体素子。
  11. 接合面において占める面積の割合が0.75〜1の範囲である極性面がSi極性面であることを特徴とする請求項5に記載の半導体素子。
  12. 請求項1〜11のいずれかに記載の半導体素子の製造方法であって、
    少なくとも一方の主表面が非極性面である炭化珪素半導体基板を準備する工程、
    前記半導体基板の非極性面の少なくとも一部に、一方向に配向したステップを形成する工程、
    前記ステップの端面の極性を、特定の極性面に統一する工程、
    を含むことを特徴とする半導体素子の製造方法。
  13. 前記一方向に配向したステップを形成する工程およびステップの端面の極性を特定の極性面に統一する工程は、ゲート絶縁膜または電極を形成する工程の前に行われる請求項12に記載の製造方法。
JP2007293258A 2007-11-12 2007-11-12 半導体素子ならびに半導体素子製造法 Expired - Fee Related JP5307381B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007293258A JP5307381B2 (ja) 2007-11-12 2007-11-12 半導体素子ならびに半導体素子製造法
US12/742,398 US20110006310A1 (en) 2007-11-12 2008-11-11 Semiconductor device and semiconductor device manufacturing method
KR1020107012801A KR20100110295A (ko) 2007-11-12 2008-11-11 반도체 소자 및 반도체 소자 제조법
EP08849670A EP2221859A4 (en) 2007-11-12 2008-11-11 SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
CN2008801166609A CN101919032A (zh) 2007-11-12 2008-11-11 半导体元件以及半导体元件制造方法
PCT/JP2008/070458 WO2009063844A1 (ja) 2007-11-12 2008-11-11 半導体素子ならびに半導体素子製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007293258A JP5307381B2 (ja) 2007-11-12 2007-11-12 半導体素子ならびに半導体素子製造法

Publications (2)

Publication Number Publication Date
JP2009123753A JP2009123753A (ja) 2009-06-04
JP5307381B2 true JP5307381B2 (ja) 2013-10-02

Family

ID=40638693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293258A Expired - Fee Related JP5307381B2 (ja) 2007-11-12 2007-11-12 半導体素子ならびに半導体素子製造法

Country Status (6)

Country Link
US (1) US20110006310A1 (ja)
EP (1) EP2221859A4 (ja)
JP (1) JP5307381B2 (ja)
KR (1) KR20100110295A (ja)
CN (1) CN101919032A (ja)
WO (1) WO2009063844A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332216B2 (ja) * 2008-02-04 2013-11-06 住友電気工業株式会社 半導体装置およびその製造方法
KR20130045834A (ko) * 2010-03-12 2013-05-06 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
US8728941B2 (en) 2010-03-16 2014-05-20 Sharp Kabushiki Kaisha Semiconductor apparatus and manufacturing method of same
JP5741583B2 (ja) * 2010-08-03 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US9000448B2 (en) * 2011-03-29 2015-04-07 Hitachi, Ltd. Silicon carbide semiconductor device
JP5879770B2 (ja) * 2011-06-27 2016-03-08 住友電気工業株式会社 半導体装置およびその製造方法
CN103857765B (zh) 2011-10-07 2015-11-25 旭硝子株式会社 碳化硅单晶基板及研磨液
WO2013078219A1 (en) 2011-11-23 2013-05-30 University Of South Carolina Method of growing high quality, thick sic epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2014010006A1 (ja) * 2012-07-09 2014-01-16 株式会社日立製作所 Mos型電界効果トランジスタ
JP6070155B2 (ja) 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP5910801B1 (ja) 2014-08-01 2016-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
US9728628B2 (en) * 2014-08-29 2017-08-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6173493B2 (ja) * 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
FI126189B (fi) * 2015-09-21 2016-08-15 Innohome Oy Valvonta- ja ohjausmenetelmä huonon ilmanlaadun ja tulipalon ehkäisemiseksi sekä vaarallisen tilan hälyttämiseksi
JP6884532B2 (ja) * 2016-09-02 2021-06-09 住友電気工業株式会社 ＳｉＣ構造体の製造方法
JP6865431B2 (ja) * 2017-02-16 2021-04-28 国立大学法人埼玉大学 エッチング方法
EP3584821A4 (en) * 2017-02-16 2020-12-16 Shin-Etsu Chemical Co., Ltd. COMPOSITE SEMICONDUCTOR LAMINATE SUBSTRATE, METHOD FOR MANUFACTURING THEREOF, AND SEMICONDUCTOR ELEMENT
US10659175B2 (en) * 2018-07-16 2020-05-19 Litepoint Corporation System and method for over-the-air (OTA) testing to detect faulty elements in an active array antenna of an extremely high frequency (EHF) wireless communication device
GB2575804A (en) * 2018-07-23 2020-01-29 Sumitomo Chemical Co Top gate gas sensor
US11430867B2 (en) * 2020-01-24 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Channel mobility improvement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置
JP3600406B2 (ja) * 1997-06-19 2004-12-15 三菱電機株式会社 ＳｉＣ半導体装置とその製造方法
JP2000044396A (ja) 1998-07-29 2000-02-15 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法
JP2000294777A (ja) * 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
US7622741B2 (en) * 2004-02-27 2009-11-24 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
JP4442366B2 (ja) 2004-08-27 2010-03-31 住友電気工業株式会社 エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP4549167B2 (ja) 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP2006351744A (ja) 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
WO2007034761A1 (en) * 2005-09-20 2007-03-29 Showa Denko K.K. Semiconductor device and method for fabrication thereof
JP4769541B2 (ja) * 2005-10-27 2011-09-07 トヨタ自動車株式会社 半導体材料の製造方法
JP5037003B2 (ja) * 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法

Also Published As

Publication number Publication date
EP2221859A1 (en) 2010-08-25
CN101919032A (zh) 2010-12-15
US20110006310A1 (en) 2011-01-13
WO2009063844A1 (ja) 2009-05-22
EP2221859A4 (en) 2013-03-13
KR20100110295A (ko) 2010-10-12
JP2009123753A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5307381B2 (ja) 半導体素子ならびに半導体素子製造法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
US7772098B2 (en) Method for manufacturing semiconductor device
JP4224253B2 (ja) 半導体装置及びその製造方法
US9922838B2 (en) Selective, electrochemical etching of a semiconductor
KR20060123409A (ko) 탄화규소 반도체 소자 및 그 제조 방법
KR20090089362A (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP4956904B2 (ja) 炭化珪素半導体装置とその製造方法
WO2009119248A1 (ja) 半導体装置
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
US20210151611A1 (en) Schottky barrier diode
JP2017045969A (ja) ショットキーバリアダイオード
EP3584821A1 (en) Compound semiconductor laminate substrate, method for manufacturing same, and semiconductor element
JPH09321323A (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
CN115552630B (zh) SiC层叠体、其制造方法和半导体器件
JP2012253115A (ja) エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法
CN113540208B (zh) 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法
WO2022270525A1 (ja) 半導体素子および半導体素子の製造方法
CN117877977A (zh) 一种氧化镓肖特基二极管及其制备方法
CN112400237A (zh) 具有金刚石集电极和电流隧穿层的p-n二极管和p-n-p异质结双极晶体管
JP2006128492A (ja) エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees