CN111326573A - 场效应晶体管及制备方法、电子设备 - Google Patents
场效应晶体管及制备方法、电子设备 Download PDFInfo
- Publication number
- CN111326573A CN111326573A CN201811534680.XA CN201811534680A CN111326573A CN 111326573 A CN111326573 A CN 111326573A CN 201811534680 A CN201811534680 A CN 201811534680A CN 111326573 A CN111326573 A CN 111326573A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate oxide
- sic
- sic epitaxial
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 230000007704 transition Effects 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 27
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 27
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 27
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 27
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 11
- 210000000746 body region Anatomy 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了场效应晶体管及制备方法、电子设备。该场效应晶体管包括：依次层叠设置的SiC衬底、SiC外延层以及栅氧结构，其中，所述栅氧结构包括依次层叠设置的过渡层、阻挡层以及氧化层，所述过渡层设置在所述SiC外延层远离所述SiC衬底的一侧，构成所述过渡层以及所述氧化层的材料均为SiO2，所述过渡层的厚度小于所述氧化层的厚度。由此，该场效应晶体管的栅氧结构与SiC外延层之间的界面具有良好的界面态，使得栅氧结构与SiC外延层之间的界面具有较高的迁移率，栅氧结构具有较高的可靠性，进而使得该场效应晶体管具有良好的使用性能。
Description
技术领域
本发明涉及电子领域，具体地，涉及场效应晶体管及制备方法、电子设备。
背景技术
SiC是第三代宽禁带半导体材料的典型代表，具有宽禁带宽度、热导率高、击穿电场强度高、高饱和迁移率、耐辐射能力强等特点。基于SiC材料的金属-氧化物半导体场效应晶体管(以下简称SiCMOS管)具有高击穿电场、开关速度快、开关损耗低、导热能力强、抗辐射等特点，适用于高压、高频、高速、高功率等应用场合。
然而，目前的SiCMOS管及制备方法、电子设备仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，SiCMOS管仍存在性能较差的问题。发明人经过深入研究以及大量实验发现，这主要是由于目前的SiCMOS管中，SiO2栅氧化层与SiC外延层的界面，即SiO2/SiC界面质量较差导致的。具体的，目前SiCMOS管包括依次层叠设置的SiC衬底、SiC外延层、SiO2栅氧化层、电极层等结构，其中，SiO2栅氧化层通常是基于SiC外延层利用高温热氧化工艺形成的，为了保证SiCMOS管的使用性能，SiO2栅氧化层的厚度通常为几十纳米，甚至上百纳米，因此，热氧化工艺的时间较长且温度较高，导致形成的SiO2/SiC界面悬挂键较多、界面较粗糙以及界面散射较严重，进而导致SiO2/SiC界面迁移率较低，栅氧化层的可靠性较差，从而影响场效应晶体管的性能。此外，上述高温热氧化过程中由于氧气的扩散速率不同，也会形成较为粗糙的SiO2/SiC界面，影响界面的迁移率以及栅氧化层的可靠性。
目前，为了解决上述问题，在高温热氧化形成SiO2栅氧化层之后，采用N2O退火钝化悬挂键的方式，来改善界面态。然而上述方法只能钝化一些悬挂键，不能改变界面的粗糙度，并不能有效的解决上述问题，且N2O属于有毒气体。因此，针对SiCMOS管的上述问题，仍需新的方法去解决。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种场效应晶体管。该场效应晶体管包括：依次层叠设置的SiC衬底、SiC外延层以及栅氧结构，其中，所述栅氧结构包括依次层叠设置的过渡层、阻挡层以及氧化层，所述过渡层设置在所述SiC外延层远离所述SiC衬底的一侧，构成所述过渡层以及所述氧化层的材料均为SiO2，所述过渡层的厚度小于所述氧化层的厚度。由此，该场效应晶体管的栅氧结构与SiC外延层之间的界面具有良好的界面态，使得栅氧结构与SiC外延层之间的界面具有较高的迁移率，栅氧结构具有较高的可靠性，进而使得该场效应晶体管具有良好的使用性能。
在本发明的另一方面，本发明提出了一种制备场效应晶体管的方法。根据本发明的实施例，该方法包括：提供SiC衬底；在所述SiC衬底上形成SiC外延层；在所述SiC外延层远离所述SiC衬底的一侧形成栅氧结构，其中，形成所述栅氧结构包括：对所述SiC外延层远离所述SiC衬底的一侧进行第一热氧化处理形成过渡层；在所述过渡层远离所述SiC外延层的一侧形成阻挡层；在所述阻挡层远离所述过渡层的一侧形成氧化层，其中，构成所述过渡层以及所述氧化层的材料均为SiO2，所述过渡层的厚度小于所述氧化层的厚度。由此，利用该方法形成的栅氧结构与SiC外延层之间具有良好的界面态，从而获得界面迁移率较高、可靠性较高的栅氧结构，进而获得具有良好使用性能的场效应晶体管。
在本发明的另一方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括前面所述的场效应晶体管，由此，该电子设备具有前面所述的场效应晶体管的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有良好的使用性能。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的场效应晶体管的结构示意图；
图2显示了根据本发明一个实施例的场效应晶体管的元包的结构示意图；
图3显示了根据本发明一个实施例的制备场效应晶体管方法的流程示意图；以及
图4显示了根据本发明一个实施例的制备场效应晶体管中氧化层方法的流程示意图。
附图标记说明：
100：SiC衬底；200：SiC外延层；300：栅氧结构；310：过渡层；320：阻挡层；330：氧化层；400：多晶硅层；500：漏极金属层；600：源极金属层；700：栅极金属层；800：介质隔离层；10：体区；20：源区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种场效应晶体管。根据本发明的实施例，参考图1，该场效应晶体管包括依次层叠设置的SiC衬底100、SiC外延层200以及栅氧结构300。其中，栅氧结构300包括依次层叠设置的过渡层310、阻挡层320以及氧化层330，过渡层310设置在SiC外延层200远离SiC衬底100的一侧，构成过渡层310以及氧化层330的材料均为SiO2，过渡层310的厚度小于氧化层330的厚度。由此，该场效应晶体管的栅氧结构与SiC外延层之间的界面具有良好的界面态，使得栅氧结构与SiC外延层之间的界面具有较高的迁移率，栅氧结构具有较高的可靠性，进而使得该场效应晶体管具有良好的使用性能。
为了便于理解，下面首先对根据本发明实施例的场效应晶体管进行简单说明：
如前所述，目前的SiCMOS管中SiO2栅氧化层与SiC外延层之间的界面质量较差：界面悬挂键较多、界面较粗糙且界面散射较严重，导致SiO2/SiC界面迁移率较低，栅氧化层可靠性较差，影响SiCMOS管的使用性能。
根据本发明的实施例，该场效应晶体管中的栅氧结构包括过渡层、阻挡层以及氧化层，其中，过渡层是基于SiC外延层形成的，上述过渡层的厚度小于氧化层的厚度，可以减少SiO2/SiC界面的悬挂键，降低界面粗糙度，使得SiO2/SiC界面具有良好的界面态，且上述过渡层与SiC的晶格匹配度较高，在SiC外延层与阻挡层之间可以起到过渡作用，使得阻挡层与SiC外延层具有良好的结合力，氧化层可以是通过在阻挡层远离过渡层的一侧预先设置单晶硅层，并对单晶硅层进行热氧化形成的，氧化层实际为栅氧结构中起到栅氧作用的膜层，阻挡层可以防止在利用热氧化形成氧化层的过程中，底部SiC外延层中的Si被氧化，从而可以保证SiC外延层与栅氧结构之间具有平滑的界面，使得界面具有较高的迁移率，且栅氧结构具有良好的栅氧可靠性。
下面根据本发明的具体实施例，对该场效应晶体管的各个结构进行详细说明：
根据本发明的实施例，构成过渡层310和氧化层330的材料均为SiO2，过渡层310的厚度小于氧化层330的厚度。由此，过渡层可以起到减少SiO2/SiC界面悬挂键以及降低界面粗糙度的作用，在栅氧结构中预先设置厚度小于氧化层厚度的过渡层，可以使得栅氧结构与SiC外延层之间具有良好的界面态，提高界面的迁移率以及栅氧结构的可靠性。根据本发明的实施例，过渡层310的厚度可以为5-10nm。由此，过渡层具有较薄的厚度，可以有效减少SiO2/SiC界面悬挂键以及降低界面粗糙度，提高界面的迁移率以及栅氧结构的可靠性。例如，根据本发明的具体实施例，过渡层310的厚度可以为6nm、8nm。
根据本发明的实施例，阻挡层320设置在过渡层310远离SiC外延层的一侧，氧化层330设置在阻挡层320远离过渡层310的一侧，且氧化层320是通过预先在阻挡层320上设置单晶硅层，并对上述单晶硅层进行热氧化形成的。由此，在形成氧化层的过程中，阻挡层可以防止底部SiC外延层中的Si被氧化，从而可以保证SiC外延层与栅氧结构之间具有良好的界面态，且过渡层与SiC具有较高的晶格匹配度，在SiC外延层与阻挡层之间可以起到过渡作用，使得SiC外延层与阻挡层之间具有良好的结合力，保证栅氧结构与SiC外延层之间的结合性能。
根据本发明的实施例，构成阻挡层320的材料可以包括氮化硅(Si3N4)以及氮氧化硅的至少之一。由此，在形成氧化层的过程中，该阻挡层具有良好的阻挡作用，可以有效的防止底部SiC外延层中的Si被氧化，保证SiC外延层与栅氧结构之间具有良好的界面态。根据本发明的实施例，阻挡层320的厚度可以为5-10nm。由此，该阻挡层具有良好的阻挡作用，保证SiC外延层与栅氧结构之间具有良好的界面态。
根据本发明的实施例，氧化层330的厚度可以根据该场效应晶体管实际应用的环境而设定，只要栅氧结构300能够在相应的环境中实现良好的栅氧作用即可，本领域技术人员可以根据SiCMOS管实际应用环境的需求进行设计。
根据本发明的实施例，SiC衬底的厚度可以为300-500μm，SiC外延层的厚度可以为10-20μm。根据本发明的实施例，SiC衬底以及SiC外延层具有相同的掺杂类型，其中，SiC衬底的掺杂浓度可以为1×1018-1×1019cm-3，SiC外延层的掺杂浓度可以为1×1015-8×1016cm-3。关于SiC衬底以及SiC外延层的具体掺杂类型不受特别限制，例如，SiC衬底以及SiC外延层可以均为P型掺杂，或者，SiC衬底以及SiC外延层还可以均为N型掺杂。
关于该SiC MOS管的具体类型不受特别限制，任一类型的SiC MOS管中的栅氧结构均可以为根据本发明实施例的栅氧结构。例如，根据本发明的实施例，该SiC MOS管由多个元包构成，具体的，参考图2，构成SiC MOS管的元包除了包括上述膜层之外，还可以包括多晶硅层400、漏极金属层500、源极金属层600、栅极金属层700、介质隔离层800、体区10以及源区20。其中，多晶硅层400设置在栅氧结构远离SiC外延层200的一侧，介质隔离层800设置在多晶硅层400远离栅氧结构的一侧，栅极金属层700设置在介质隔离层800远离多晶硅层400的一侧，SiC外延层200远离SiC衬底100一侧的表面内设置有两个体区10，体区10位于SiC外延层200的两端，每个体区10中均设置有源区20，源区20靠近SiC外延层200远离SiC衬底100一侧的表面设置，栅氧结构位于SiC外延层200远离SiC衬底100一侧的表面上，并覆盖部分源区20以及部分体区10，源极金属层600设置在SiC外延层200远离SiC衬底100的一侧，且位于栅氧结构的两侧。由此，可以实现该SiC MOS管的使用功能，且该SiC MOS管中的栅氧结构界面迁移率较高、栅氧可靠性较高，使得该SiC MOS管具有良好的使用性能。
在本发明的另一方面，本发明提出了一种制备场效应晶体管的方法。根据本发明的实施例，由该方法制备的场效应晶体管可以为前面描述的场效应晶体管，由此，由该方法制备的场效应晶体管具有与前面描述的场效应晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，参考图3，该方法包括：
S100：提供SiC衬底
根据本发明的实施例，在该步骤中，提供SiC衬底。根据本发明的实施例，SiC衬底的厚度可以为300-500μm，且SiC衬底可以为P型掺杂衬底，还可以为N型掺杂衬底，SiC衬底的掺杂浓度可以为1×1018-1×1019cm-3，由此，可以为后续步骤提供良好的基底。
S200：在SiC衬底上形成SiC外延层
根据本发明的实施例，在该步骤中，在SiC衬底上形成SiC外延层。根据本发明的实施例，可以采用外延工艺在SiC衬底上形成SiC外延层，形成的SiC外延层的厚度可以为10-20μm，SiC外延层与SiC衬底具有相同的掺杂类型，SiC外延层的掺杂浓度可以为1×1015-8×1016cm-3。由此，便于后续步骤在SiC外延层上形成栅氧结构。
S300：在SiC外延层远离SiC衬底的一侧形成栅氧结构
根据本发明的实施例，在该步骤中，在SiC外延层远离SiC衬底的一侧形成栅氧结构。
根据本发明的实施例，参考图4，形成栅氧结构可以是通过以下步骤实现的：
S10：对SiC外延层远离SiC衬底的一侧进行第一热氧化处理形成过渡层
根据本发明的实施例，在该步骤中，对SiC外延层远离SiC衬底的一侧进行第一热氧化处理形成过渡层。根据本发明的实施例，对SiC外延层进行热氧化形成过渡层，由此，构成过渡层的材料为SiO2。
根据本发明的实施例，第一热氧化处理的温度可以为800-900℃，时间可以为0.5-1h。由此，采用低温热氧化工艺获得的SiO2层与SiC之间的界面质量，高于现有技术采用的高温热氧化工艺(温度在1200℃左右)获得的SiO2层与SiC之间的界面质量。
根据本发明的实施例，形成的过渡层的厚度可以为5-10nm。由此，过渡层可以有效减少SiO2/SiC界面悬挂键以及降低界面粗糙度，在栅氧结构中预先设置厚度较薄的过渡层，可以使得栅氧结构与SiC外延层之间具有良好的界面态，提高界面的迁移率以及栅氧结构的可靠性。
S20：在过渡层远离SiC外延层的一侧形成阻挡层
根据本发明的实施例，在该步骤中，在过渡层远离SiC外延层的一侧形成阻挡层。根据本发明的实施例，构成阻挡层的材料可以包括Si3N4以及氮氧化硅的至少之一，且阻挡层的厚度可以为5-10nm。由此，在后续步骤形成氧化层的过程中，该阻挡层具有良好的阻挡作用，可以有效的防止底部SiC外延层中的Si被氧化，保证SiC外延层与栅氧结构之间具有良好的界面态。
关于阻挡层的形成方法不受特别限制，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，阻挡层可以是通过低压力化学气相沉积(LPCVD)形成的。
S30：在阻挡层远离过渡层的一侧形成氧化层
根据本发明的实施例，在该步骤中，在阻挡层远离过渡层的一侧形成氧化层。根据本发明的实施例，形成氧化层可以是通过以下步骤实现的：
首先，在阻挡层远离过渡层的一侧沉积一层Si层。随后，对上述Si层进行第二热氧化处理，以形成SiO2层。随后，在上述SiO2层远离阻挡层的一侧沉积第二层Si层，并对第二层Si层进行第二热氧化处理，以形成第二层SiO2层。多次重复上述步骤，以形成多个SiO2层，多个SiO2层构成氧化层，以获得栅氧结构。
根据本发明的实施例，氧化层的厚度大于前面步骤中形成的过渡层的厚度，由此，利用氧化层实现栅氧结构的栅氧作用。
根据本发明的实施例，氧化层的厚度可以根据该场效应晶体管实际应用的环境而设定，只要栅氧结构能够在相应的环境中实现良好的栅氧作用即可，本领域技术人员可以根据SiCMOS管实际应用环境的需求进行设计。
根据本发明的实施例，当根据该SiCMOS管实际应用的环境确定栅氧结构中氧化层的厚度后，可以根据氧化层的目标厚度，设计每次沉积的Si层的厚度以及进行第二热氧化处理的次数。根据本发明的实施例，每次沉积的Si层的厚度可以为5-50nm，或者，每次沉积的Si层的厚度还可以为1-5nm，重复多次沉积以及第二热氧化处理的过程，直到获得具有目标厚度的氧化层为止。上述两种方案，均可以获得具有良好使用性能的氧化层。其中，每次沉积厚度较薄Si层的方案，可以获得热氧化更加均匀的氧化层，氧化层的性能更加优良。每次沉积厚度较厚Si层的方案，相对于前述方案，所需的时间以及成本较少。本领域技术人员可以根据实际要求，选择合适的方案。
根据本发明的实施例，当氧化层的目标厚度为100nm时，因氧化后SiO2的厚度会比Si厚，一般比如生成1nm的SiO2需要0.4nm的Si，若选择每次沉积Si的厚度为5-50nm，具体的，若每次沉积Si的厚度为10nm，则每次热氧化后形成的SiO2的厚度约为25nm，则需要重复4次左右获得具有目标厚度的氧化层。根据本发明的实施例，为了提高氧化层的均匀性，还可以选择每次沉积Si的厚度为1-5nm，具体的，若每次沉积Si的厚度为5nm，则每次热氧化后形成的SiO2的厚度约为12.5nm，则需要重复8次左右获得具有目标厚度的氧化层。
根据本发明的实施例，第二热氧化处理的温度可以为800-900℃，时间可以为0.5-1h。由此，便于将Si层转化成SiO2层，以便获得氧化层。
根据本发明的实施例，在获得栅氧结构之后，该方法还可以包括对栅氧结构进行退火处理，采用N2对栅氧结构进行退火，退火处理的温度可以为1050-1150℃，时间可以为2-4h。由此，可以提高栅氧结构的致密性，提升栅氧结构的性能。
根据本发明的实施例，SiCMOS管包括多个元包，构成SiCMOS管的元包除了包括前面描述的膜层之外，还包括多晶硅层、漏极金属层、源极金属层、栅极金属层、介质隔离层等结构。由此，可以实现SiCMOS管的使用功能。关于上述结构的制备方法不受特别限制，本领域技术人员可以根据常规方法进行制备。
综上，利用热氧化工艺预先在SiC外延层上形成一层厚度较薄的SiO2过渡层，利用过渡层降低SiO2/SiC界面悬挂键，并利用过渡层增加后续形成的阻挡层与SiC外延层之间的结合力。随后，在SiO2过渡层远离SiC外延层的一侧沉积一层阻挡层，在后续形成氧化层的过程中，利用阻挡层阻挡底部SiC外延层中的Si被氧化，保证栅氧结构与SiC外延层之间具有良好的界面态。最后，在阻挡层远离SiO2过渡层的一侧形成SiO2氧化层，以获得栅氧结构。由此，利用该方法形成的栅氧结构与SiC外延层之间具有良好的界面态，从而获得界面迁移率较高、可靠性较高的栅氧结构，进而获得具有良好使用性能的场效应晶体管。
在本发明的另一方面，本发明提出了一种电子设备。根据本发明的实施例，该电子设备包括前面描述的场效应晶体管，由此，该电子设备具有前面描述的场效应晶体管的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有良好的使用性能。
根据本发明的实施例，该电子设备可以包括逆变器、充电桩以及电控装置。由此，可以提升逆变器、充电桩以及电控装置的使用性能。根据本发明的实施例，逆变器、电控装置可以应用在电动汽车中，由此，可以提升电动汽车的使用性能。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (16)
1.一种场效应晶体管，其特征在于，包括：
依次层叠设置的SiC衬底、SiC外延层以及栅氧结构，
其中，所述栅氧结构包括依次层叠设置的过渡层、阻挡层以及氧化层，所述过渡层设置在所述SiC外延层远离所述SiC衬底的一侧，构成所述过渡层以及所述氧化层的材料均为SiO2，所述过渡层的厚度小于所述氧化层的厚度。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述过渡层的厚度为5-10nm。
3.根据权利要求1所述的场效应晶体管，其特征在于，构成所述阻挡层的材料包括氮化硅以及氮氧化硅的至少之一。
4.根据权利要求1所述的场效应晶体管，其特征在于，所述阻挡层的厚度为5-10nm。
5.根据权利要求1所述的场效应晶体管，其特征在于，所述SiC衬底以及所述SiC外延层具有相同的掺杂类型，所述SiC衬底的掺杂浓度为1×1018-1×1019cm-3，所述SiC外延层的掺杂浓度为1×1015-8×1016cm-3。
6.一种制备场效应晶体管的方法，其特征在于，包括：
提供SiC衬底；
在所述SiC衬底上形成SiC外延层；
在所述SiC外延层远离所述SiC衬底的一侧形成栅氧结构，
其中，形成所述栅氧结构包括：
对所述SiC外延层远离所述SiC衬底的一侧进行第一热氧化处理形成过渡层；
在所述过渡层远离所述SiC外延层的一侧形成阻挡层；
在所述阻挡层远离所述过渡层的一侧形成氧化层，
其中，构成所述过渡层以及所述氧化层的材料均为SiO2，所述过渡层的厚度小于所述氧化层的厚度。
7.根据权利要求6所述的方法，其特征在于，所述过渡层的厚度为5-10nm。
8.根据权利要求6所述的方法，其特征在于，所述第一热氧化处理的温度为800-900℃，所述第一热氧化处理的时间为0.5-1h。
9.根据权利要求6所述的方法，其特征在于，构成所述阻挡层的材料包括氮化硅以及氮氧化硅的至少之一，所述阻挡层的厚度为5-10nm。
10.根据权利要求6所述的方法，其特征在于，形成所述氧化层是通过以下步骤实现的：
(1)在所述阻挡层远离所述过渡层的一侧沉积一层Si层；
(2)对所述Si层进行第二热氧化处理，以形成SiO2层；
(3)依次重复上述步骤(1)和(2)，以形成多个所述SiO2层，多个所述SiO2层构成所述氧化层。
11.根据权利要求10所述的方法，其特征在于，每个所述Si层的厚度为5-50nm。
12.根据权利要求10所述的方法，其特征在于，每个所述Si层的厚度为1-5nm。
13.根据权利要求11或12所述的方法，其特征在于，所述第二热氧化处理的温度为800-900℃，所述第二热氧化处理的时间为0.5-1h。
14.根据权利要求6所述的方法，其特征在于，进一步包括：
对所述栅氧结构进行退火处理，所述退火处理的温度为1050-1150℃，所述退火处理的时间为2-4h。
15.一种电子设备，其特征在于，包括权利要求1-5任一项所述的场效应晶体管。
16.根据权利要求15所述的电子设备，其特征在于，包括逆变器、充电桩以及电控装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811534680.XA CN111326573A (zh) | 2018-12-14 | 2018-12-14 | 场效应晶体管及制备方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811534680.XA CN111326573A (zh) | 2018-12-14 | 2018-12-14 | 场效应晶体管及制备方法、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111326573A true CN111326573A (zh) | 2020-06-23 |
Family
ID=71164827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811534680.XA Pending CN111326573A (zh) | 2018-12-14 | 2018-12-14 | 场效应晶体管及制备方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111326573A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN114023633A (zh) * | 2021-10-29 | 2022-02-08 | 苏州华太电子技术有限公司 | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 |
| WO2024051166A1 (zh) * | 2022-09-08 | 2024-03-14 | 湖南三安半导体有限责任公司 | 一种半导体器件及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1336010A (zh) * | 1998-08-28 | 2002-02-13 | 克里公司 | 碳化硅半导体结构上的层叠电介质 |
| US20090090919A1 (en) * | 2007-10-03 | 2009-04-09 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of producing the same |
| JP2012151400A (ja) * | 2011-01-21 | 2012-08-09 | Mitsubishi Electric Corp | ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法 |
| CN102804349A (zh) * | 2010-03-12 | 2012-11-28 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| US20130234163A1 (en) * | 2011-03-29 | 2013-09-12 | Hitachi, Ltd. | Silicon carbide semiconductor device |
| JP2017195251A (ja) * | 2016-04-19 | 2017-10-26 | 富士電機株式会社 | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 |
| CN107437498A (zh) * | 2017-07-27 | 2017-12-05 | 湖南大学 | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 |
-
2018
- 2018-12-14 CN CN201811534680.XA patent/CN111326573A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1336010A (zh) * | 1998-08-28 | 2002-02-13 | 克里公司 | 碳化硅半导体结构上的层叠电介质 |
| US20090090919A1 (en) * | 2007-10-03 | 2009-04-09 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of producing the same |
| CN102804349A (zh) * | 2010-03-12 | 2012-11-28 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| JP2012151400A (ja) * | 2011-01-21 | 2012-08-09 | Mitsubishi Electric Corp | ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法 |
| US20130234163A1 (en) * | 2011-03-29 | 2013-09-12 | Hitachi, Ltd. | Silicon carbide semiconductor device |
| JP2017195251A (ja) * | 2016-04-19 | 2017-10-26 | 富士電機株式会社 | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 |
| CN107437498A (zh) * | 2017-07-27 | 2017-12-05 | 湖南大学 | 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN114023633A (zh) * | 2021-10-29 | 2022-02-08 | 苏州华太电子技术有限公司 | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 |
| WO2024051166A1 (zh) * | 2022-09-08 | 2024-03-14 | 湖南三安半导体有限责任公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4291875B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US9318573B2 (en) | Field effect transistor having germanium nanorod and method of manufacturing the same | |
| CN102576726B (zh) | 隧道场效应晶体管及其制造方法 | |
| CN111326573A (zh) | 场效应晶体管及制备方法、电子设备 | |
| KR20140024836A (ko) | 버티컬 나노와이어의 네트워크에 구현된 전계 효과 트랜지스터 소자의 제조 방법, 이 제조 방법에 따라 제조된 트랜지스터 소자 및 이 트랜지스터 소자를 적어도 하나 이상 포함하는 전자 소자 | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| US5648665A (en) | Semiconductor device having a plurality of cavity defined gating regions and a fabrication method therefor | |
| JP7054403B2 (ja) | 半導体装置の製造方法 | |
| CN114078970B (zh) | 半导体元件及其制备方法 | |
| US20240030325A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2020035917A (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
| CN111697071B (zh) | Mos场效应晶体管及制备的方法、电子设备 | |
| JP3148982B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006324517A (ja) | 半導体装置及びその製造方法 | |
| JPS63289960A (ja) | 電界効果型半導体装置 | |
| JP2018142653A (ja) | 半導体装置及びその製造方法、電力変換装置 | |
| CN113497115B (zh) | 半导体装置 | |
| CN114068703B (zh) | 晶体管及制备方法 | |
| US20040229412A1 (en) | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film | |
| US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
| JP7204547B2 (ja) | 半導体装置 | |
| TW202220059A (zh) | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 | |
| US20090026497A1 (en) | Method for Producing Semiconductor Device | |
| JPH10125611A (ja) | 炭化珪素半導体装置の製造方法 | |
| US11929403B2 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: BYD Semiconductor Co.,Ltd. |