CN111697071B - Mos场效应晶体管及制备的方法、电子设备 - Google Patents
Mos场效应晶体管及制备的方法、电子设备 Download PDFInfo
- Publication number
- CN111697071B CN111697071B CN201910181261.0A CN201910181261A CN111697071B CN 111697071 B CN111697071 B CN 111697071B CN 201910181261 A CN201910181261 A CN 201910181261A CN 111697071 B CN111697071 B CN 111697071B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- wafer
- semiconductor substrate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 35
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 33
- 238000011282 treatment Methods 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- 206010040844 Skin exfoliation Diseases 0.000 claims 1
- 239000010410 layer Substances 0.000 description 136
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000011276 addition treatment Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001668 ameliorated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- -1 epitaxial layer 200 Chemical compound 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明公开了MOS场效应晶体管及制备的方法、电子设备。该方法包括：提供半导体衬底，半导体衬底上设置有碳化硅外延层，对半导体衬底的碳化硅外延层一侧进行掺杂，以形成阱区，并在所述阱区中形成源极区；在所述外延层远离所述半导体衬底一侧形成氧化层；在所述氧化层远离所述外延层的一侧键合Si晶圆片，并对所述Si晶圆片进行减薄剥离处理，以形成Si层；对所述Si层进行氧化处理，以形成栅极氧化层，所述栅极氧化层由所述氧化层以及经过所述氧化处理的Si层构成；在所述栅极氧化层远离所述外延层的一侧，形成栅极结构。该方法可在不影响器件的耐压性和可靠性的同时，提升栅极氧化层与SiC之间的界面质量，从而可以提高MOS场效应晶体管的性能。
Description
技术领域
本发明涉及电子领域，具体地，涉及MOS场效应晶体管及制备的方法、电子设备。
背景技术
金属氧化物场效应晶体管(MOSFET)是目前应用较为广泛的功率半导体器件。在多种半导体材料中，碳化硅(SiC)材料由于具有热导率高、击穿场强高、电子饱和速度高等优点，因而适合于大功率、高电压、高工作温度、高工作频率的功率半导体器件。基于SiC的MOS场效应晶体管因具有功耗小、耐压高、频率高、散热好、小型化等优点，在国家电网、新能源汽车、光伏逆变器等高压高电流场所，得到了广泛的应用。
然而，目前的MOS场效应晶体管及制备的方法、利用MOS场效应晶体管的电子设备仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前基于SiC的MOSFET功率器件，由于多用于大功率、高电压等较为苛刻的工作环境中，因此对于栅极氧化层的质量要求较高。而目前基于SiC的MOS场效应晶体管，普遍存在存在栅极氧化层质量不佳的问题。发明人发现，这主要是由于SiC材料与栅极氧化层之间的界面状态不理想而导致的：与SiO2等氧化物构成的栅极氧化层之间的界面缺陷较多，在制备过程中，SiC容易氧化，反应生成的C元素，在界面处形成C簇和悬挂键，形成的复合中心导致沟道反向载流子迁移率降低。虽然该问题可以通过采用NO退火来得到一定程度的改善，但退火过程在改善反向载流子迁移率的同时，还会在栅极氧化层内引入空穴缺陷，从而导致器件的可靠性降低。因此，如能够在不影响器件性能的同时，改善栅极氧化层和碳化硅材料之间的界面状态，将有利于进一步提升基于碳化硅材料的MOS场效应晶体管的性能。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
为此，在本发明的一个方面，本发明提出了一种制备MOS场效应晶体管的方法。该方法包括：提供半导体衬底，半导体衬底上设置有碳化硅外延层，对半导体衬底的碳化硅外延层一侧进行掺杂，以形成阱区，并在所述阱区中形成源极区；在所述外延层远离所述半导体衬底的一侧形成氧化层；在所述氧化层远离所述外延层的一侧键合Si晶圆片，并对所述Si晶圆片进行减薄剥离处理，以形成Si层；对所述Si层进行氧化处理，以形成栅极氧化层，所述栅极氧化层由所述氧化层以及经过所述氧化处理的Si层构成；在所述栅极氧化层远离所述外延层的一侧，形成栅极结构。
该方法制备的栅极氧化层是分两次形成的，两次制备的氧化物共同构成该场效应晶体管的栅极氧化层，基于碳化硅直接生长的二氧化硅可以保证二者之间的界面质量，而后续基于单晶硅获得的二氧化硅可具有与常规的Si基场效应晶体管的栅氧质量相匹配的性能，因此可以在不影响器件的耐压性和可靠性的同时，提升栅极氧化层与SiC之间的界面质量，从而可以提高MOS场效应晶体管的性能。
在本发明的另一方面，本发明提出了一种MOS场效应晶体管。该MOS场效应晶体管是由前面所述的方法制备的。因此，该MOS场效应晶体管具有前面描述的方法获得的MOS场效应晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该MOS场效应晶体管可以在不影响器件的耐压性和可靠性的同时，具有较高的栅极氧化层与SiC之间的界面质量。
在本发明的又一方面，本发明提出了一种电子设备。该电子设备包括MOS场效应晶体管，所述MOS场效应晶体管为前面所述。因此，该电子设备具有前面描述的MOS场效应晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有较好的耐压性和可靠性。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的制备MOS场效应晶体管的方法的流程示意图；
图2显示了根据本发明一个实施例的MOS场效应晶体管的结构示意图；
图3显示了根据本发明一个实施例的制备MOS场效应晶体管的方法的部分流程示意图；
图4显示了根据本发明一个实施例的制备MOS场效应晶体管的方法的部分流程示意图；以及
图5显示了根据本发明一个实施例的制备MOS场效应晶体管的方法的部分流程示意图。
附图标记说明：
100：半导体衬底；200：外延层；300：阱区；400：源极区；500：接触区；700：栅极氧化层；800：栅介质层；900：栅极；10：第一电极金属层；20：第二电极金属层；30：碳保护层；70：氧化层；600：Si晶圆片；60：剩余Si晶圆片。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备MOS场效应晶体管的方法。该方法制备的栅极氧化层是分两次形成的，首先在外延层一侧基于碳化硅直接生长形成氧化物，在氧化物上键合Si晶圆片，并对Si晶圆片进行减薄剥离，形成厚度可控的单晶硅，并基于单晶硅形成氧化物。两次制备的氧化物共同构成该场效应晶体管的栅极氧化层，基于碳化硅直接生长的二氧化硅可以保证二氧化硅和碳化硅之间的界面质量，而后续基于单晶硅获得的二氧化硅可具有与常规的Si基场效应晶体管的栅氧质量相匹配的性能，因此可以在不影响器件的耐压性和可靠性的同时，提升栅极氧化层与SiC之间的界面质量，从而可以提高MOS场效应晶体管的性能。
根据本发明的一些实施例，参考图1，该方法包括：
S100：在外延衬底上形成阱区，并在所述阱区中形成源极区
根据本发明的实施例，在该步骤中，在外延衬底上形成阱区，并在阱区中形成源极区。可以利用SiC外延片，即具有外延层的半导体衬底，掺杂形成阱区等结构。半导体衬底可为SiC衬底。外延层的具体厚度、掺杂浓度等参数，可以根据器件具体的应用需求进行设计。具体地，参考图3中的(1)-(2)，半导体衬底100上具有外延层200，半导体衬底100、外延层200可以均具有第一掺杂类型，且外延层200的掺杂浓度可以低于半导体衬底100的掺杂浓度。具体地，半导体衬底100的掺杂浓度可以为1E17～1E20cm-3，外延层100的掺杂浓度可以为1E13～1E16cm-3。外延层200远离半导体衬底100的一侧为Si面，可通过对外延层200的Si面进行高能离子注入，在预定区域形成阱区300。类似地，在形成阱区300后，可通过离子注入，对阱区300的预定位置进行掺杂，形成源极区(如图中所示出的源极区400)。阱区300具有第二类型掺杂，源极区具有第一类型掺杂。具体的，可以在阱区300顶部边缘的位置处进行离子注入，形成两个源极区400。例如，可以通过选择区域离子注入，形成源极区400。每个阱区中，可形成有两个源极区。根据本发明的实施例，由于该步骤中形成阱区和形成源极区的过程，均需要对特定区域进行掺杂，因此，离子注入过程中可以采用设置掩膜的方式，保证离子注入的位置。例如，阱区300可以是基于高能离子注入机，对外延层200的表面进行注入掺杂，再结合光刻工艺而形成的。
根据本发明的实施例，该步骤中还可以进一步包括形成接触区500的操作。接触区500可以是通过对阱区的特定位置进行掺杂而形成的，其掺杂类型可以与阱区300相同。接触区500可降低与后续步骤形成的金属之间的欧姆接触电阻。
需要说明的是，在本发明中，第一掺杂类型以及第二掺杂类型中的一个为P型掺杂，另一个为N型掺杂，第一掺杂类型和第二掺杂类型的具体掺杂类型可以互换，术语“第一掺杂类型”和“第二掺杂类型”仅为了区分两种半导体掺杂类型，而不能够理解为对具体掺杂类型的限制。也即是说：第一掺杂类型可以为N型，此时第二掺杂类型为P型；或者，第一掺杂类型可以为P型，此时第二掺杂类型为N型。
也即是说，半导体衬底100、外延层200以及源极区400可以具有相同的掺杂类型，阱区300的掺杂类型与半导体衬底100以及外延层200的掺杂类型相反。
根据本发明的实施例，为了进一步提高利用该方法制备的MOS场效应晶体管的质量，在形成接触区之后，还可以对外延层远离半导体衬底一侧的表面进行处理。具体地，可以在外延层具有阱区一侧的表面形成碳保护膜层。参考图3中的(3)，形成的碳保护膜30可覆盖接触区500、源极区400远离外延层200一侧的表面，并覆盖外延层200未形成阱区300的表面。随后，对形成有碳保护膜层的结构进行退火处理。退火处理可以在1600～1800摄氏度下进行，碳保护膜层可降低表面的粗糙度：由于离子注入损伤，以及高温退火Si升华的原因，获得的半导体结构表面较为粗糙。随后，可以对形成有碳保护膜层30一侧的表面进行抛光处理，以去除所述碳保护膜。抛光处理的具体参数不受特别限制，只要能够使表面平整光滑，暴露出外延层200的Si面即可。例如，可选用CMP(化学机械抛光)工艺进行抛光处理，抛光处理过程中可能会消耗一部分SiC，依次可以对抛光处理的参数进行控制，减少消耗SiC的量，以避免影响器件的掺杂要求。抛光后的结构如图4中的(4)所示。
S200：在所述外延层远离所述半导体衬底的一侧形成氧化层
在该步骤中，在外延层远离半导体衬底的一侧形成氧化层。由此，在该步骤中可以形成基于SiC外延生长的氧化层。
根据本发明的一些实施例，参考图4中的(5)，氧化层70可以是使用低温氧化工艺形成的二氧化硅。具体的，可以在300～1000℃之间，氧气环境下，在SiC(即外延层200)表面生长一层较薄的氧化层SiO2。由此，一方面可以形成优质的SiC/SiO2界面态，另一方面，氧化层70还可以作为后续与Si晶圆做键合的媒介。根据本发明的实施例，为了进一步提高利用该方法制备的MOS场效应晶体管的质量，可以在形成氧化层之后进行退火处理。由此，可以获得与SiC材料界面相容性好、且界面状态较好的氧化层。
根据本发明的实施例，该步骤中形成的氧化层70的厚度范围可控制在10～100埃米之间。由此，可以减少C簇和悬挂键的产生。形成氧化层70后，可以使用NO或N2O气体，在高温环境下进行退火，进一步降低SiC与SiO2膜层之间的界面态缺陷，提高沟道反向载流子迁移率。退火的温度可以控制在900～1300℃之间。
S300：在所述氧化层远离所述外延层的一侧键合Si晶圆片，并形成Si层
根据本发明的实施例，在该步骤中，在氧化层远离外延层的一侧键合Si晶圆片，并对所述Si晶圆片进行减薄剥离处理，以形成Si层。具体地，可以首先将Si晶圆片键合在氧化层远离外延层的一侧，随后通过晶圆减薄技术剥离技术，去除一部分Si晶圆片，在氧化层上剩余一部分Si晶圆片，以形成Si层。
根据本发明一些具体的实施例，上述晶圆的减薄以及剥离，可以是基于SOI(Si oninsulator)键合技术和智能剥离技术而实现的。具体的，键合的Si晶圆片是预先进行了H离子注入处理的。也即是说，在该步骤中，基于SOI(Si on insulator)键合技术，在氧化层70上方(远离半导体衬底的一侧)键合Si晶片。由此，可在注入H离子的深度形成H离子微腔，后续可以利用智能剥离技术(smart cut)，去除部分Si晶片，在氧化层70上剩余一层厚度可控的Si层。随后，可基于该Si层生成二氧化硅。根据本发明的实施例，该步骤中键合的具体参数不受特别控制，本领域技术人员可根据SOI技术以及前面形成的半导体结构的具体情况进行选择。例如，可以在较高的温度下进行加入处理，即：可通过高温键合，将Si晶圆片形成在氧化层60上。
根据本发明的具体实施例，在该步骤中对Si晶圆片进行H离子注入处理时，可以通过控制H离子的注入深度，以控制后续形成的Si层的厚度。也即是说，在进行Si晶圆片键合之前，H离子注入的深度，即为Si晶圆片在后续步骤中剥离的位置，从而可以通过控制注入深度，控制后续形成的Si层的厚度。参考图4中的(6)，图中虚线示出的位置可以为键合之前H离子注入的深度，对Si晶圆片进行退火处理，即可在该位置处实现剥离。
根据本发明的实施例，该步骤中，基于智能剥离技术(smart cut)，在氧化层70远离半导体衬底100的一侧，形成一层厚度可控的剩余Si晶圆片60，即Si层。剥离后的结构如图5中的(7)所示。根据本发明的具体实施例，剥离部分Si晶圆片之后，剩余Si晶圆片60的厚度可以为0.1～2微米。
为了更好的控制形成的Si层的厚度，该方法还可进一步包括：
对剥离之后剩余Si晶圆片60进行表面氧化处理，并利用刻蚀去除经过氧化处理的剩余Si晶圆片60。由此，可较为精确的控制Si层的厚度，并提高剩余的Si晶圆片构成的Si层的质量。具体地：首先对Si晶圆片60的表面进行氧化，然后刻蚀消耗多余的Si，如可以选择干法或湿法氧化工艺，最后去除Si上面的氧化层，最终达到需要的Si晶圆片60厚度。需要特别说明的是，此处进行的氧化处理是针对Si晶圆片60的表面进行的，目的是获得厚度可控、且表面平整的Si晶圆片，而非是将Si晶圆片60转换为二氧化硅。
S400：对所述Si层进行氧化处理，以形成栅极氧化层
根据本发明的实施例，在该步骤中，对Si层进行氧化处理，以将Si转换为SiO2，从而与前面形成的氧化层一起，构成该场效应晶体管的栅极氧化层。
具体地，参考图5中的(8)，前面基于SiC原位生长的氧化层70，和基于Si晶片氧化形成的二氧化硅，共同构成栅极氧化层700。在该步骤中，对Si层进行氧化处理可以是在900-1200摄氏度之间进行的。具体的，可使用干氧氧化工艺消耗掉所有的Si层，形成二氧化硅。该步骤中的二氧化硅和前面形成的氧化层70形成一层结构，作为该场效应晶体管的栅极氧化层700的总厚度可以在200～2000埃米之间。
综上，该方法形成的栅极氧化层的一部分由Si在高温氧化下生长形成，与基于Si衬底的MOSFET的生长工艺相同，因此栅极氧化层的质量可以得到明显的改善，栅介质内空穴陷阱明显减少，能够提高栅极氧化层的可靠性，降低阈值电压负偏的风险，同时提高了栅极氧化层的耐压能力。而与外延层相接触的栅极氧化层是基于SiC生长获得的，因此可以保证在栅极氧化层和外延层的界面也可具有较高的界面质量。
S500：形成栅极结构
根据本发明的实施例，在该步骤中，可形成栅极结构，以及源、漏金属等结构。具体的，该步骤中形成的栅极可以为多晶硅栅。
根据本发明的实施例，参考图5中的(9)，形成栅极结构之前，还可预先对前面形成的栅极氧化层进行刻蚀，保留部分二氧化硅，刻蚀后的栅极氧化层700的结构可以如图5中的(9)所示。参考图5中的(9)，在形成栅极900的同时，还可以形成多晶硅的栅极导线。随后，可进行绝缘介质的沉积，并形成栅介质层800，从而可以实现后续制备的金属电极与多晶硅(如栅极900)和SiC(如外延层200等)非接触区之间的电性隔离。
根据本发明的实施例，随后可形成电极金属层，以构成该场效应晶体管的源极以及漏极。参考图5中的(9)，该步骤中形成的电极金属层包括第一电极金属层10和第二电极金属层20。第一电极金属层10和第二电极金属层20中的一个为源极金属，另一个为漏极金属。
根据本发明的实施例，第一电极金属层10和第二电极金属层20的具体形成顺序不受特别限制。例如，可首先沉积覆盖栅介质层800的第二电极金属层20，或称为沉积正面金属。随后，在半导体衬底100远离外延层200的一侧，形成第一电极金属层10，或称为淀积背面金属。
该场效应晶体管的金属电极(第一电极金属层10和第二电极金属层20)的具体材料，可以为本领域常用的源漏极金属，例如，当第一电极金属层10为漏极，第二电极金属层20为源极时，用于形成漏极的第一电极金属层10可以为银，第二电极金属层20可以为铝。
在本发明的另一方面，本发明提出了一种MOS场效应晶体管。根据本发明的实施例，该MOS场效应晶体管可以是由签名所述的方法制备的。因此，该MOS场效应晶体管具有前面描述的方法获得的MOS场效应晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该MOS场效应晶体管可以在不影响器件的耐压性和可靠性的同时，具有较高的栅极氧化层与SiC之间的界面质量。该MOS场效应晶体管可以具有如图2中所示出的结构。
在本发明的又一方面，本发明提出了一种电子设备。该电子设备包括前面所述的MOS场效应晶体管。由此，该电子设备具有前面描述的场效应晶体管所具有的全部特征以及优点，在此不再赘述。总的来说，该电子设备至少具有较好的耐压性和可靠性等优点的至少之一。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (14)
1.一种制备MOS场效应晶体管的方法，其特征在于，包括：
提供半导体衬底，半导体衬底上设置有碳化硅外延层，对半导体衬底的碳化硅外延层一侧进行掺杂，以形成阱区，并在所述阱区中形成源极区；
在所述外延层远离所述半导体衬底一侧形成氧化层；
在所述氧化层远离所述外延层的一侧键合Si晶圆片，并对所述Si晶圆片进行减薄剥离处理，以形成Si层；
对所述Si层进行氧化处理，以形成栅极氧化层，所述栅极氧化层由所述氧化层以及经过所述氧化处理的Si层构成；
在所述栅极氧化层远离所述外延层的一侧，形成栅极结构。
2.根据权利要求1所述的方法，其特征在于，形成所述源极区之后，形成所述氧化层之前，进一步包括：
在所述外延层具有所述阱区一侧的表面形成碳保护膜层；
对形成有所述碳保护膜层的结构进行退火处理；
对形成有所述碳保护膜层一侧的表面进行抛光处理，以去除所述碳保护膜。
3.根据权利要求2所述的方法，其特征在于，对形成有所述碳保护膜层的结构进行退火处理是在1600～1800摄氏度之间进行的。
4.根据权利要求1所述的方法，其特征在于，所述氧化层是由二氧化硅形成的，所述氧化层的厚度为10～100埃米。
5.根据权利要求1所述的方法，其特征在于，对所述氧化层进行退火处理是在具有NO或N2O气体的气氛下进行的，所述退火处理的温度为900～1300摄氏度。
6.根据权利要求1所述的方法，其特征在于，所述Si层是通过以下步骤形成的：
在将所述Si晶圆片键合至所述氧化层一侧之前，预先对所述Si晶圆片进行H离子注入处理；
在将所述Si晶圆片键合至所述氧化层之后，对具有所述Si晶圆片的结构进行退火处理。
7.根据权利要求6所述的方法，其特征在于，对所述Si晶圆片进行H离子注入处理时，控制所述H离子的注入深度，以控制形成的所述Si层的厚度。
8.根据权利要求1所述的方法，其特征在于，剥离部分所述Si晶圆片之后，剩余的所述Si晶圆片的厚度为0.1～2微米。
9.根据权利要求1所述的方法，其特征在于，对所述Si晶圆片进行减薄剥离处理之后，对剩余的所述Si晶圆片进行表面氧化处理，并利用刻蚀去除经过所述氧化处理的部分所述Si晶圆片，以控制形成的所述Si层的厚度。
10.根据权利要求1所述的方法，其特征在于，对所述Si层进行氧化处理是在900-1200摄氏度之间进行的，以令所述Si层氧化生成二氧化硅。
11.根据权利要求1-10任一项所述的方法，其特征在于，所述半导体衬底、所述外延层均具有第一掺杂类型，所述外延层的掺杂浓度低于所述半导体衬底的掺杂浓度；
所述阱区具有第二类型掺杂，所述源极区具有第一类型掺杂。
12.根据权利要求11所述的方法，其特征在于，所述半导体衬底的掺杂浓度为1E17～1E20cm-3，所述外延层的掺杂浓度为1E13～1E16cm-3。
13.一种MOS场效应晶体管，其特征在于，所述MOS场效应晶体管是由权利要求1-12任一项所述的方法制备的。
14.一种电子设备，其特征在于，所述电子设备包括MOS场效应晶体管，所述MOS场效应晶体管为权利要求1-12任一项所述的方法制备的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910181261.0A CN111697071B (zh) | 2019-03-11 | 2019-03-11 | Mos场效应晶体管及制备的方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910181261.0A CN111697071B (zh) | 2019-03-11 | 2019-03-11 | Mos场效应晶体管及制备的方法、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111697071A CN111697071A (zh) | 2020-09-22 |
| CN111697071B true CN111697071B (zh) | 2023-11-24 |
Family
ID=72474603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910181261.0A Active CN111697071B (zh) | 2019-03-11 | 2019-03-11 | Mos场效应晶体管及制备的方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111697071B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117326B (zh) * | 2020-09-25 | 2022-02-18 | 中国科学院半导体研究所 | Mos器件的制备方法及mos器件 |
| CN115706046A (zh) * | 2021-08-10 | 2023-02-17 | 苏州龙驰半导体科技有限公司 | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 |
| CN117438317A (zh) * | 2023-12-18 | 2024-01-23 | 芯联越州集成电路制造（绍兴）有限公司 | 一种SiC MOSFET器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101336473A (zh) * | 2006-01-30 | 2008-12-31 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
| JP2010067917A (ja) * | 2008-09-12 | 2010-03-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
| CN106571300A (zh) * | 2015-10-12 | 2017-04-19 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的栅极介质层的制造工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060284167A1 (en) * | 2005-06-17 | 2006-12-21 | Godfrey Augustine | Multilayered substrate obtained via wafer bonding for power applications |
| JP6168945B2 (ja) * | 2013-09-20 | 2017-07-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR20160094416A (ko) * | 2013-12-02 | 2016-08-09 | 주식회사 스트라티오코리아 | 탄화규소용 층 전사 기술 |
-
2019
- 2019-03-11 CN CN201910181261.0A patent/CN111697071B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101336473A (zh) * | 2006-01-30 | 2008-12-31 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
| JP2010067917A (ja) * | 2008-09-12 | 2010-03-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
| CN106571300A (zh) * | 2015-10-12 | 2017-04-19 | 南京励盛半导体科技有限公司 | 一种碳化硅半导体器件的栅极介质层的制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111697071A (zh) | 2020-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11777030B2 (en) | Semiconductor device | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| CN111697071B (zh) | Mos场效应晶体管及制备的方法、电子设备 | |
| US20120217513A1 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JP7054403B2 (ja) | 半導体装置の製造方法 | |
| CN108365008B (zh) | 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法 | |
| CN111684607A (zh) | 半导体装置及其制造方法 | |
| JP2009253072A (ja) | 半導体装置およびその製造方法 | |
| US9269765B2 (en) | Semiconductor device having gate wire disposed on roughened field insulating film | |
| TW200535930A (en) | Bipolar transistor, semiconductor device comprising the bipolar transistor and process for fabricating them | |
| KR20040022605A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| CN111489963B (zh) | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 | |
| JP7152117B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| TW202220059A (zh) | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000196074A (ja) | 半導体装置およびその製造方法 | |
| JPH0666327B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| CN109103180B (zh) | 一种功率器件芯片及其制造方法 | |
| JP2663371B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| CN111710608B (zh) | 沟槽mosfet及其制造方法 | |
| CN116504834A (zh) | SiC衬底高速LDMOS开关器件及其制作方法 | |
| JPH04115572A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: BYD Semiconductor Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |