CN115706046A - 半导体晶圆的复合结构、半导体晶圆及其制法和应用 - Google Patents
半导体晶圆的复合结构、半导体晶圆及其制法和应用 Download PDFInfo
- Publication number
- CN115706046A CN115706046A CN202110911403.1A CN202110911403A CN115706046A CN 115706046 A CN115706046 A CN 115706046A CN 202110911403 A CN202110911403 A CN 202110911403A CN 115706046 A CN115706046 A CN 115706046A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- semiconductor
- sic
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000002131 composite material Substances 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 239
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 53
- 230000003647 oxidation Effects 0.000 claims abstract description 45
- 238000002360 preparation method Methods 0.000 claims abstract description 23
- 239000002344 surface layer Substances 0.000 claims abstract description 21
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 150
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 149
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000004299 exfoliation Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 17
- 239000000969 carrier Substances 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 46
- 238000006243 chemical reaction Methods 0.000 description 27
- 230000000052 comparative effect Effects 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 239000002826 coolant Substances 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明公开了一种半导体晶圆的复合结构、半导体晶圆及其制法和应用。所述半导体晶圆的制备方法包括：将第一晶圆表层的SiC热氧化形成第一氧化物层；在第二晶圆表面形成第二氧化物层，并在第二晶圆内选定深度处形成剥离层，从而在第二晶圆内分隔出第一半导体层和第二半导体层，第二半导体层设于剥离层与第二氧化物层之间；将第一氧化物层与第二氧化物层结合，并利用所述剥离层将第一半导体层移除。本发明实施例提供的一种半导体晶圆的制备方法，避免了SiC热氧化带来的C污染问题，提高了SiC热氧化层的质量、减小了SiO2/SiC的界面缺陷、提高了沟道载流子的迁移率。
Description
技术领域
本发明涉及一种碳化硅晶圆，特别涉及一种半导体晶圆的复合结构、半导体晶圆及其制法和应用，属于第三代半导体技术领域。
背景技术
传统SiC的栅介质层采用热氧化的SiO2，由于C的存在，致使在SiC的热氧化过程的化学反应过程复杂，热氧化过程中会产生C、CO、SiO等副产物，严重影响SiO2层和SiO2/SiC界面的质量，进而致使得所制备的SiC MOSFET的沟道迁移率极低，很难超过20cm2/Vs(而SiC的体迁移率却可达900cm2/Vs)，因此由于热氧化过程中产生的杂质缺陷会导致SiC MOSFET的沟道性能不好，尽管其对于BV超过1000伏的器件影响较小，但是对于较低电压的器件所产生的影响极大，且远超其限值。
现有的一些研究采用薄层热栅氧改善界面态缺陷，再沉积如氧化铝(Al2O3)等其他介质形成Al2O3/SiO2/SiC结构，但是Al2O3/SiC的漏电显著大于SiO2/SiC，即使1nm薄层的SiO2夹层也无法显著改善该栅极漏电问题，因此，SiC的热氧化杂质对性能和栅的长期可靠性带来很大的影响。
例如，高压MOSFET需要厚栅氧满足应用要求，如图1所示，现有的SiO2介质是在SiC外延基础上热氧化生成SiO2，随着热氧化过程中栅氧越来越厚，生成的诸如C元素等副产物越不容易结合O2逃逸出去，从而使C元素以缺陷形式残留在SiO2/SiC界面中，这些缺陷显著减小了SiC沟道的载流子迁移率，进而造成高频性能下降。
发明内容
本发明的主要目的在于提供一种半导体晶圆的复合结构、半导体晶圆及其制法和应用，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种半导体晶圆的制备方法，其包括：
将第一晶圆表层的SiC热氧化形成第一氧化物层；
在第二晶圆表面形成第二氧化物层，并在第二晶圆内选定深度处形成剥离层，从而在第二晶圆内分隔出第一半导体层和第二半导体层，第二半导体层设于剥离层与第二氧化物层之间；
将第一氧化物层与第二氧化物层结合，并利用所述剥离层将第一半导体层移除。
进一步的，所述第一氧化物层与第二氧化物层均为氧化硅层。
进一步的，所述的制备方法具体包括：使氧源气体与碳化硅材料在1200-1400℃的温度条件下接触进行热氧化反应，从而在碳化硅材料表面形成预定厚度的第一氧化层，所述氧源气体包括氧气、含氧气体或水蒸气；
在所述的热氧化反应结束之后，将碳化硅材料快速降温至300℃以下。
进一步的，所述第一氧化物层的厚度大于0而小于20埃米。
进一步的，所述第二氧化物层的厚度在20埃米以上，优选为20-2000埃米。
进一步的，所述第二半导体层的厚度为200埃米以上，优选为200-3000埃米。
进一步的，所述第一晶圆包括SiC衬底和形成在SiC衬底上的SiC外延层，所述第一氧化物层形成于SiC外延层表面。
进一步的，所述第二晶圆包括硅晶圆。
进一步的，所述第二氧化物层是使第二晶圆表层热氧化形成。
进一步的，所述的制备方法具体包括：通过氢离子注入方式在第二晶圆内的选定深度处形成所述剥离层。
进一步的，所述的制备方法具体包括：采用键合方式使第一氧化物层与第二氧化物层结合为一体。
进一步的，所述的制备方法还包括：将第一半导体层移除后，去除余留在第二半导体层上的剥离层；和/或，将结合在被移除的所述第一半导体层上的剥离层去除，之后将所述第一半导体层作为施主晶圆使用。
进一步的，所述的晶圆制备方法还包括：将第一半导体层移除后，对所获半导体晶圆进行退火处理，所述退火处理在N2、NO、N2O中的任意一种气体气氛或两种以上气体形成的混合气体气氛条件下进行的，所述退火处理的温度为900-1700℃、时间为5-15h。
本发明实施例还提供了一种半导体晶圆，其包括：
第一晶圆，
由第一晶圆表层的SiC热氧化形成的第一氧化硅层，
第二半导体层，
形成第二半导体层上的第二氧化硅层，
其中，第一氧化硅层与第二氧化硅层结合。
进一步的，所述第一氧化硅层与第二氧化硅层键合为一体。
进一步的，所述第一氧化硅层的厚度大于0而小于20埃米。
进一步的，所述第二氧化硅层的厚度在100埃米以上，优选为100-2000埃米。
进一步的，所述第二半导体层的厚度为200埃米以上，优选为200-3000埃米。
进一步的，所述第一晶圆包括SiC衬底和形成在SiC衬底上的SiC外延层，所述第一氧化硅层形成于SiC外延层表面。
进一步的，所述第二氧化硅层是使第二半导体层的表层热氧化形成。
进一步的，所述第二半导体层是从第二晶圆中分离获得。
进一步的，所述第二晶圆包括硅晶圆。
本发明实施例还提供了一种半导体晶圆的复合结构，其包括所述的半导体晶圆；其中，所述第二半导体层的第一表面形成有第二氧化硅层，与第一表面相背对的第二表面依次结合有剥离层和第一半导体层。
进一步的，所述第一半导体层、剥离层、第二半导体层均分布在第二晶圆中，所述第二氧化硅层形成于第一晶圆表面，所述剥离层形成于第二晶圆内的设定深度处。
进一步的，所述剥离层是通过对第二晶圆进行氢离子注入处理形成的。
本发明实施例还提供了所述的半导体晶圆或所述的半导体晶圆的复合结构在制备半导体芯片中的用途。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的一种半导体晶圆的制备方法，避免了SiC热氧化带来的C污染问题，提高了SiC热氧化层的质量、减小了SiO2/SiC的界面缺陷、提高了半导体晶圆沟道载流子的迁移率；
2)本发明实施例提供的一种半导体晶圆的制备方法，为SiC提供了高质量的热氧化硅栅介质层；
3)本发明实施例提供的一种半导体晶圆的制备方法，减薄处理后残余的硅层可直接与热氧化硅栅介质层结合，其缺陷少，可以用于取代多晶硅栅。
附图说明
图1是传统的SiC晶圆的结构和制作原理结构示意图；
图2是本发明一典型实施案例中提供的硅施主晶圆的结构示意图；
图3是本发明一典型实施案例中提供的碳化硅支撑晶圆的结构示意图；
图4是本发明一典型实施案例中提供的一种具有高质量厚栅氧的碳化硅晶圆的结构示意图；
图5是本发明一典型实施案例中提供的一种SiC LDMOS器件的结构示意图；
图6a-6i是本发明一典型实施案例中提供的一种具有高质量厚栅氧的碳化硅晶圆的制备流程结构示意图；
图7本发明实施例1中具有10埃米薄栅氧的SiC MOSFET器件和对比例1中具有100埃米厚栅氧的SiC MOSFET器件的沟道迁移率曲线图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
碳化硅是一种宽禁带、高导热的第三代半导体材料，广泛应用于轨道交通、新能源汽车、电网、航空航天、雷达、微波基站等领域，例如，SiC MOSFET、SiC IGBT，SiC LDMOS、SiCVDMOS等器件在高压功率转换和电力系统中被广泛应用，其主要被用于制作诸如功率控制单元、逆变器、DC-DC转换器、功率放大器等。
本发明提供了一种在SiC晶圆上制造高质量栅极氧化层(栅氧)的方法，先将第一晶圆表层的SiC热氧化形成极薄的第一氧化物层；并在第二晶圆表面形成第二氧化物层，以及，在第二晶圆内选定深度处形成剥离层，从而在第二晶圆内分隔出第一半导体层和第二半导体层，第二半导体层设于剥离层与第二氧化物层之间；之后将第一氧化物层与第二氧化物层结合形成厚的栅极氧化层，并利用所述剥离层将第一半导体层移除，从而实现在SiC晶圆上制造高质量栅极氧化层(栅氧)。
本发明实施例提供的制备方法可以显著提高SiC晶圆界面载流子的迁移率，从而显著提高SiC器件(MOSFET、IGBT、VDMOS以及LDMOS等)的高频性能，为上述现有的商业应用提供更加广阔的空间。
本发明提供的一种具有高质量厚栅氧的碳化硅晶圆的制备方法，大幅减小了SiO2/SiC的界面缺陷，提高了沟道载流子的迁移率，从而提高了基由该晶圆所制备的器件的高频性能；以及，该制备方法可以在较大范围内实现SiO2介质层的任意厚度，解决了栅极漏电问题和栅极高压带来的长期可靠性问题；并且，该制备方法还可以利用现有的硅产线设备实现大规模量产，降低了该制备方法产业化和推广的问题。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例所采用的外延、减薄、抛光等工艺均可以采用本领域技术人员已知的。
本案发明人研究发现，采用热氧化的方式对SiC的表层进行氧化，且使所形成的SiO2层的厚度在20埃米以下时，SiO2层以下的气流和杂质容易透过SiO2层扩散，在热氧化过程所产生的副产物不容易残留在SiO2层内或者SiO2/SiC界面里，使得SiO2层和SiO2/SiC界面都非常干净，其缺陷密度可以控制在1011cm-2以下，载流子迁移率可以达到300cm2/Vs，甚至更高。
本发明实施例提供的具有高质量厚栅氧的碳化硅晶圆的制备方法分若干步来制造高质量的厚栅氧SiO2层。
在一较为具体的实施方案中，一种具有高质量厚栅氧的碳化硅晶圆的制备方法，具体包括如下步骤：
1)在SiC晶圆表层热氧化形成厚度小于20埃米的第一SiO2层(或称之为第一热氧化SiO2层)，热氧化处理后的SiC晶圆称之为支撑晶圆或SiC支撑晶圆，其结构如图2所示；
2)采用热氧化或薄膜沉积(例如化学沉积和物理沉积等)等方式在硅晶圆的表层形成厚度为600-1000埃米的第二SiO2层(或称之为第二热氧化SiO2层)，再自硅晶圆背对第二SiO2层的一侧表面注入氢离子而在所述硅晶圆的选定深度处形成离子注入层，该离子注入层作为用于后续硅晶圆剥离的剥离层，该硅晶圆称之为施主晶圆或si施主晶圆；
3)将SiC支撑晶圆的第一SiO2层与Si施主晶圆的第二SiO2层接触，并采用键合的方式将SiC支撑晶圆与Si施主晶圆键合为一体，其中，所述第一SiO2层和第二SiO2层结合形成厚栅氧层；然后在400-600℃环境温度下，自H+注入层剥离除去部分硅晶圆(Smart Cut技术)，从而得到如图4所示的具有高质量厚栅氧的碳化硅晶圆。
具体的，本发明实施例在SiC晶圆表层热氧化形成厚度小于20埃米的第一SiO2层的方法可以包括如下两种方式：
在一些较为具体的实施案例中，一种SiC晶圆表层热氧化的方法包括：
将SiC晶圆置入反应室；
以保护气体供给机构向反应室内输入保护性气体以隔绝氧气和水蒸气，再在保持反应室对环境正气压的条件下，以加热机构将反应室内温度快速升至1200-1400℃，然后以氧源气体供给机构向反应室内输入被预热至1200-1400℃的氧源气体，以进行所述的热氧化反应；
在所述的热氧化反应结束后，在保持反应室内温度不变的情况下，停止向反应室内输入氧源气体，同时再以保护气体供给机构向反应室内输入被预热至1200-1400℃的保护性气体，对反应室进行排氧；
停止对反应室的加热，并以保护气体供给机构向反应室内输入室温的保护性气体，以将SiC晶圆快速降温至300℃以下。
进一步的，所述保护性气体包括氮气和/或惰性气体，但不限于此。
进一步的，所述的方法具体包括：保持反应室内的压力在1.05atm以上，使反应室内的温度以10-50℃/s的升温速率升至1200-1400℃。
进一步的，所述的方法具体包括：在真空条件下将SiC晶圆的温度快速降至300℃以下。
进一步的，所述的方法具体包括：以100-400℃/s的降温速率将SiC晶圆的温度快速降至300℃以下。
在一些较为具体的实施案例中，一种SiC晶圆表层热氧化的方法包括：
将SiC晶圆置入反应室；
以真空发生机构对反应室抽真空以除去其中的空气；
在真空环境下对SiC晶圆进行加热以使其温度快速升至1000-1400℃，然后以氧源供给机构向反应室内输入被预热至1000-1400℃的氧源气体，以进行所述的热氧化反应；
在所述的热氧化反应结束后，在保持反应室内温度不变的情况下，停止向反应室内输入氧源气体，同时以真空发生机构对反应室再次抽真空；
停止对反应室的加热，并以冷却介质供给机构向反应室内输入作为冷却介质的气体，以将SiC晶圆快速降温至300℃以下。
进一步的，作为冷却介质的气体为室温的气体。
进一步的，所述作为冷却介质的气体包括一氧化氮、氮气和惰性气体中的任意一种或两种以上的组合，但不限于此。
进一步的，所述保护性气体包括氮气和/或惰性气体，但不限于此。
进一步的，所述的方法具体包括使反应室内的温度以10-50℃/s的升温速率升至1000-1400℃。
进一步的，所述的方法具体包括：在真空条件下将SiC晶圆快速降温至300℃以下。
进一步的，所述的方法具体包括：以100-400℃/s的降温速率将SiC晶圆的温度快速降至300℃以下。
本发明在SiC外延界面上形成一层高质量的超薄SiO2，而厚SiO2则是由硅施主晶圆提供，施主晶圆表层还有余留200-3000埃米的硅层用于制造栅极，以取代多晶硅栅；对于剥离剩下的硅施主晶圆经过CMP(抛光)后还可以重复利用，称为新的施主晶圆。
具体的，本发明所制作获得的碳化硅晶圆的厚栅氧层的绝大部分由硅施主晶圆提供，而界面处的超薄SiO2则是由SiC自身热氧化而来，这既保证了高压应用的厚栅氧要求，也极大降低了SiO2/SiC界面缺陷密度，从而增加了沟道的载流子迁移率，硅施主晶圆的热氧化和最后的硅片剥离可以利用现有的硅线设备，因此可以实现大规模量产。
本发明制备的具有高质量厚栅氧的碳化硅晶圆可以用来制造SiC MOSFET、SiCVDMOS、SiC LDMOS和SiC IGBT等。
实施例1
一种具有高质量厚栅氧的碳化硅晶圆的制备方法，具体包括如下步骤：
1)请参阅图6a，提供碳化硅晶圆，所述碳化硅晶圆包括依次叠设的碳化硅衬底和碳化硅外延层，采用热氧化处理的方式将碳化硅外延层的表层氧化形成一层厚度为10埃米的第一氧化硅层；
2)请参阅图6b，提供硅晶圆，采用热氧化处理的方式将所述硅晶圆的表层氧化形成一层厚度为800埃米的第二氧化硅层；
3)请参阅图6c，自所述硅晶圆背对第二氧化硅层的一侧表面对硅晶圆进行氢离子注入，注入深度为3000埃米，从而在硅晶圆内部形成氢离子注入层，所述氢离子注入层将所述硅晶圆分隔形成第一硅层和第二硅层，其中，氢离子注入层将用于对厚硅片或硅晶圆进行剥离的剥离层；
4)请参阅图6d和图6e，将步骤3)处理的硅晶圆作为施主晶圆，将步骤1)中处理后的碳化硅晶圆作为支撑晶圆，将施主晶圆翻转并使第二氧化硅层对准第一氧化硅层，之后进行晶圆键合，以使所述第二氧化硅层与第一氧化硅层结合形成厚栅氧层；
5)采用Smart Cut技术，于400-600℃条件下自氢离子注入层将第一硅层剥离，分离得到图6f所示的硅施主晶圆(即第一硅层和部分氢离子注入层)和SiC支撑晶圆，紧接着对分离获得的SiC支撑晶圆进行高温快速退火，以除去厚栅氧层中的残余氢，从而改善第一氧化硅层和第二氧化硅层界面的融合程度，余留的厚度为200-3000埃米的第二硅层则取代多晶硅作为栅极，所述高温快速退火在N2、NO、N2O中的任意一种气体气氛或两种以上气体形成的混合气体气氛条件下进行的，所述高温快速退火的温度为900-1700℃、时间为5-15h；
6)采用化学机械抛光(CMP)等方式对步骤5)所获硅施主晶圆进行处理，得到如图6g所示的硅片，该硅片可以作为施主晶圆重复利用；采用化学机械抛光(CMP)等方式对步骤5)所获SiC支撑晶圆进行处理，以除去顶端剥离表面残留的氢离子注入层，得到如图6h所示的碳化硅晶圆，其中的第二硅层可以在后续加工过程中加工成栅极，若对器件的质量要求并不高，CMP工序可以省略，直接生成硅化物改善栅极的电阻率；
7)如图6i所示，采用刻蚀等方式对碳化硅晶圆顶层的第二硅层进行图形化处理，以形成碳化硅器件的栅极；
8)在步骤7所形成的外延结构的基础上加工形成如图5所示的SiC基增强型RFLDMOS器件，其中，11为SiC基P型重掺杂衬底，12为SiC基P型外延层，21为SiC基N型漂移区，22为SiC基N型重掺杂源区，23为SiC基N型重掺杂漏区，25’为SiC基P型阱区，26为SiC基P型重掺杂区，31为栅氧化层，32为硅栅极，33为金属SiC化合物用于连接源区和源区金属电极，34为栅极侧壁，35为场板，41为连接源极和衬底的导电通道，本示例中为钨塞通孔，42为接触孔金属，51为绝缘介质层，61为金属电极。
本发明实施例提供的一种SiC基增强型RF LDMOS器件的制作方法主要包括：在SiC基P型外延层内形成N型掺杂类型的沟道区、偏移区、源区和漏区的步骤，具体如下：采用本发明实施例提供的方法得到SiC晶圆，如图5所示，其中SiC基p型外延12厚度为2-20um，外延长在SiC重掺衬底11上，SiC的栅氧厚度为155埃米，硅层厚度为3000埃米；
2)利用光刻和蚀刻，形成硅栅极32；
3)采用光刻和注入等工艺在SiC基P型轻掺杂外延层12内注入N型形成SiC基N型漂移区；
4)采用光刻和注入等工艺在SiC基P型轻掺杂外延层12内注入P型杂质，形成SiC基P型阱区25’；
5)采用光刻和注入等工艺在SiC基P型轻掺杂外延层12内注入N型杂质形成重掺杂的SiC基N型重掺杂源区22、SiC基N型重掺杂漏区23；
经测试获悉，相对于Si LDMOS器件，该SiC LDMOS器件的传热系数提高了6倍，击穿电压提高了6倍，而载流子迁移率与Si LDMOS器件相当，因此，SiC LDMOS器件能够在更高的电压、更高的频率条件下工作，以及，SiC LDMOS器件拥有更高的输出功率密度、放大效率以及线性度，并且具有良好的散热性能，从而其对系统的热影响也会降到最低。
对比例1
对比例1中的一种具有高质量厚栅氧的碳化硅晶圆的制备方法与实施例1基本相同，不同之处在于：对比例1采用热氧化处理的方式将碳化硅外延层的表层氧化形成一层厚度为100埃米的第一氧化硅层。
经测试，具有10埃米薄栅氧和100埃米厚栅氧的SiC LDMOS器件的沟道迁移率曲线如图7所示，实施例1和对比例1中SiC LDMOS器件的电子迁移率分别为300cm2/(VS)和从58cm2/(VS)，这充分说明了碳化硅界面的热氧化薄栅氧是形成高质量、低缺陷沟道的关键。
对比例2
一种碳化硅晶圆的制备方法，如图1所示，直接采用传统的热氧化的方式对碳化硅晶圆的表面进行氧化处理以形成厚度为800埃米的栅氧层；然而，在以传统的SiC热氧化过程中，不可避免会发生如下反应：(a)SiC+O2→SiO2(s)+C(s)；(b)SiC+O2→SiO(g)+CO；
这两种反应都会导致沟道界面缺陷，在SiC热氧化初期，典型的氧化层厚度在10埃米以内，C(碳)和SiO(一氧化硅)和这些副产物还可以继续再氧化，C被氧化后以气态形式逃逸出SiC界面，这个阶段缺陷形成较少。但当热氧化持续进行，直至800埃米的栅氧层形成，栅氧中残留大量的C元素，导致栅氧的质量低下，沟道载流子迁移率低至20cm2/(VS)，从而在此基础上制造的器件高频特性很差。
对比例3
对比例3中碳化硅晶圆的制备方法与实施例基本相同，不同之处在于，对比例3的步骤1)为：
1)提供碳化硅晶圆，所述碳化硅晶圆包括依次叠设的碳化硅衬底和碳化硅外延层，采用热氧化处理的方式将碳化硅外延层的表层氧化形成一层厚度为30埃米的第一氧化硅层；经测试，对比例3中获得的栅氧层的电子迁移率低、质量差、缺陷多，器件性能接近于传统方式获得的器件性能。
对比例4
对比例4中碳化硅晶圆的制备方法与实施例基本相同，不同之处在于，对比例4的步骤5)为：5)采用Smart Cut技术，于400-600℃条件下自氢离子注入层剥离硅晶圆，，分离得到图6f所示的硅施主晶圆和SiC支撑晶圆，但不对分离获得的SiC支撑晶圆进行高温快速退火处理。经测试，对比例4中获得的栅氧层的电子迁移率低、质量差、缺陷多，器件性能接近于传统方式获得的器件性能。
需要说明的是，本发明实施例中的第二SiO2层可以采用常规的热氧化工艺形成，也可以采用化学沉积和物理沉积等方式制作形成，在此不对第二SiO2层的形成工艺作具体的限定；本发明实施例中主要采用氢注入(Smart Cut)方法用于顶层硅片剥离，当然，本领域技术人员还可以采用其他硅片剥离技术来实现顶层硅片的剥离，比如多孔硅剥离技术、Sim Split(200810038335.7)技术等，在此不作具体的限定。
本发明实施例提供的一种半导体晶圆的制备方法，避免了SiC热氧化带来的C污染问题，提高了SiC热氧化层的质量、减小了SiO2/SiC的界面缺陷、提高了沟道载流子的迁移率；以及，本发明实施例提供的一种半导体晶圆的制备方法，为SiC提供了高质量的热氧化硅栅介质层。
本发明实施例提供的一种半导体晶圆的制备方法，减薄处理后残余的硅层可直接与热氧化硅栅介质层结合，其缺陷少，可以用于取代多晶硅栅。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (26)
1.一种半导体晶圆的制备方法，其特征在于包括：
将第一晶圆表层的SiC热氧化形成第一氧化物层；
在第二晶圆表面形成第二氧化物层，并在第二晶圆内选定深度处形成剥离层，从而在第二晶圆内分隔出第一半导体层和第二半导体层，第二半导体层设于剥离层与第二氧化物层之间；
将第一氧化物层与第二氧化物层结合，并利用所述剥离层将第一半导体层移除。
2.根据权利要求1所述的制备方法，其特征在于：所述第一氧化物层与第二氧化物层均为氧化硅层。
3.根据权利要求1所述的制备方法，其特征在于具体包括：
使氧源气体与碳化硅材料在1200-1400℃的温度条件下接触进行热氧化反应，从而在碳化硅材料表面形成预定厚度的第一氧化层，所述氧源气体包括氧气、含氧气体或水蒸气；
在所述的热氧化反应结束之后，将碳化硅材料快速降温至300℃以下。
4.根据权利要求1或3所述的制备方法，其特征在于：所述第一氧化物层的厚度大于0而小于20埃米。
5.根据权利要求1所述的制备方法，其特征在于：所述第二氧化物层的厚度在20埃米以上，优选为20-2000埃米。
6.根据权利要求1所述的制备方法，其特征在于：所述第二半导体层的厚度为200埃米以上，优选为200-3000埃米。
7.根据权利要求1所述的制备方法，其特征在于：所述第一晶圆包括SiC衬底和形成在SiC衬底上的SiC外延层，所述第一氧化物层形成于SiC外延层表面。
8.根据权利要求1所述的制备方法，其特征在于：所述第二晶圆包括硅晶圆。
9.根据权利要求1或8所述的制备方法，其特征在于：所述第二氧化物层是使第二晶圆表层热氧化形成。
10.根据权利要求1所述的制备方法，其特征在于具体包括：通过氢离子注入方式在第二晶圆内的选定深度处形成所述剥离层。
11.根据权利要求1所述的制备方法，其特征在于具体包括：采用键合方式使第一氧化物层与第二氧化物层结合为一体。
12.根据权利要求1所述的制备方法，其特征在于还包括：将第一半导体层移除后，去除余留在第二半导体层上的剥离层；和/或，将结合在被移除的所述第一半导体层上的剥离层去除，之后将所述第一半导体层作为施主晶圆使用。
13.根据权利要求1所述的晶圆制备方法，其特征在于还包括：将第一半导体层移除后，对所获半导体晶圆进行退火处理，所述退火处理在N2、NO、N2O中的任意一种气体气氛或两种以上气体形成的混合气体气氛条件下进行的，所述退火处理的温度为900-1700℃、时间为5-15h。
14.一种半导体晶圆，其特征在于包括：
第一晶圆，
由第一晶圆表层的SiC热氧化形成的第一氧化硅层，
第二半导体层，
形成第二半导体层上的第二氧化硅层，
其中第一氧化硅层与第二氧化硅层结合。
15.根据权利要求14所述的半导体晶圆，其特征在于：所述第一氧化硅层与第二氧化硅层键合为一体。
16.根据权利要求14所述的半导体晶圆，其特征在于：所述第一氧化硅层的厚度大于0而小于20埃米。
17.根据权利要求14所述的半导体晶圆，其特征在于：所述第二氧化硅层的厚度在100埃米以上，优选为20-2000埃米。
18.根据权利要求14所述的半导体晶圆，其特征在于：所述第二半导体层的厚度为200埃米以上，优选为200-3000埃米。
19.根据权利要求14所述的半导体晶圆，其特征在于：所述第一晶圆包括SiC衬底和形成在SiC衬底上的SiC外延层，所述第一氧化硅层形成于SiC外延层表面。
20.根据权利要求14所述的半导体晶圆，其特征在于：所述第二氧化硅层是使第二半导体层的表层热氧化形成。
21.根据权利要求14所述的半导体晶圆，其特征在于：所述第二半导体层是从第二晶圆中分离获得。
22.根据权利要求14所述的半导体晶圆，其特征在于：所述第二晶圆包括硅晶圆。
23.一种半导体晶圆的复合结构，其特征在于包括权利要求14-22中任一项所述的半导体晶圆；其中，所述第二半导体层的第一表面形成有第二氧化硅层，与第一表面相背对的第二表面依次结合有剥离层和第一半导体层。
24.根据权利要求23所述的半导体晶圆的复合结构，其特征在于：所述第一半导体层、剥离层、第二半导体层均分布在第二晶圆中，所述第二氧化硅层形成于第一晶圆表面，所述剥离层形成于第二晶圆内的设定深度处。
25.根据权利要求24所述的半导体晶圆的复合结构，其特征在于：所述剥离层是通过对第二晶圆进行氢离子注入处理形成的。
26.权利要求14-22中任一项所述的半导体晶圆或权利要求23-25中任一项所述的半导体晶圆的复合结构在制备半导体芯片中的用途。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110911403.1A CN115706046A (zh) | 2021-08-10 | 2021-08-10 | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 |
| PCT/CN2021/114429 WO2023015611A1 (zh) | 2021-08-10 | 2021-08-25 | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110911403.1A CN115706046A (zh) | 2021-08-10 | 2021-08-10 | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115706046A true CN115706046A (zh) | 2023-02-17 |
Family
ID=85180022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110911403.1A Pending CN115706046A (zh) | 2021-08-10 | 2021-08-10 | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115706046A (zh) |
| WO (1) | WO2023015611A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116613069A (zh) * | 2023-06-20 | 2023-08-18 | 中国科学院上海微系统与信息技术研究所 | 一种场效晶体管的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9590067B2 (en) * | 2012-12-18 | 2017-03-07 | Global Power Technologies Group, Inc. | Silicon carbide semiconductor devices having nitrogen-doped interface |
| CN111697071B (zh) * | 2019-03-11 | 2023-11-24 | 比亚迪半导体股份有限公司 | Mos场效应晶体管及制备的方法、电子设备 |
| CN112652567A (zh) * | 2019-10-10 | 2021-04-13 | 苏州华太电子技术有限公司 | 碳化硅晶圆衬底的回收利用方法 |
| CN111564368A (zh) * | 2020-05-20 | 2020-08-21 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN113097124B (zh) * | 2021-04-02 | 2023-12-05 | 中国科学院上海微系统与信息技术研究所 | 异质集成GaN薄膜及GaN器件的制备方法 |
-
2021
- 2021-08-10 CN CN202110911403.1A patent/CN115706046A/zh active Pending
- 2021-08-25 WO PCT/CN2021/114429 patent/WO2023015611A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116613069A (zh) * | 2023-06-20 | 2023-08-18 | 中国科学院上海微系统与信息技术研究所 | 一种场效晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023015611A1 (zh) | 2023-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347723B2 (en) | Method of manufacturing a semiconductor device having graphene material | |
| CN102194885B (zh) | N型隐埋沟道的碳化硅demosfet器件及制备方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN104952938A (zh) | 一种氮化镓异质结mis栅控功率二极管及其制造方法 | |
| JP2015103631A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2019119959A1 (zh) | SiC肖特基二极管的制备方法及其结构 | |
| CN111697071B (zh) | Mos场效应晶体管及制备的方法、电子设备 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| WO2023015611A1 (zh) | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106783987A (zh) | 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法 | |
| JP2006074024A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN107871781A (zh) | 一种碳化硅mosfet及其制造方法 | |
| CN112614890A (zh) | 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法 | |
| JP2006080273A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3188870B2 (ja) | パワー集積回路、その製造方法およびそれを含む変換装置 | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN216389377U (zh) | 碳化硅沟槽mosfet器件结构 | |
| CN216311791U (zh) | 一种GaN基HEMT器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |