JP3188870B2 - パワー集積回路、その製造方法およびそれを含む変換装置 - Google Patents
パワー集積回路、その製造方法およびそれを含む変換装置Info
- Publication number
- JP3188870B2 JP3188870B2 JP23700398A JP23700398A JP3188870B2 JP 3188870 B2 JP3188870 B2 JP 3188870B2 JP 23700398 A JP23700398 A JP 23700398A JP 23700398 A JP23700398 A JP 23700398A JP 3188870 B2 JP3188870 B2 JP 3188870B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diamond
- insulating layer
- integrated circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 title description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 25
- 229910052799 carbon Inorganic materials 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 229910003460 diamond Inorganic materials 0.000 claims description 18
- 239000010432 diamond Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 238000004857 zone melting Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001069 Raman spectroscopy Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 38
- 235000012431 wafers Nutrition 0.000 description 22
- 239000000377 silicon dioxide Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- -1 silane Chemical compound 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
層、異なる電位にある複数の構成部品を形成するドーピ
ングした半導体材料の活性層、および上記構成部品を電
気的に絶縁する絶縁層を備えるパワー集積回路に関する
ものである。
パワー電子モジュール内に異なる構成部品を集積するこ
と自体は知られている。この種の集積回路は、トランジ
スタおよびダイオードを含むマイクロプロセッサによる
パワー電子部品、制御回路、保護回路、およびインター
フェース回路を備える。この集積により、接続が減少
し、これにより浮遊インダクタンスが減少し、電磁的整
合性の問題が限定され、その結果処理速度が著しく増大
する。
は、非常に異なる電圧で動作するため、相互に電気的に
絶縁しなければならない。
活性層との間に挿入して、これを行うことが知られてい
る。
る各種の方法が、「Silicon-On-Insulator-An Emerging
High-Leverage Technology」パートA、vol.1
8、NE.1、IEEE review、1995年3
月に記載されている。
エーハに酸素を注入するか、いずれか一枚を前もって酸
化させた二枚のシリコンウエーハを高温で接着させる
か、非晶質または多結晶シリコン皮膜を酸化させたシリ
コンウエーハの上に付着させ、ゾーン溶融により再結晶
させるかにより形成する。
リカ絶縁層を有するパワー集積回路は何らかの欠点を有
する。これらの回路は、耐電圧が約500Vに限られ、
すなわちこれより高い電圧で動作する構成部品を、低電
圧で動作する構成部品と同一の回路に集積すると、低電
圧で動作する構成部品の破損の原因となるため、同一の
回路に集積することができない。
引輸送技術では特に重要である。
て低いため、半導体の過熱の原因となり、その完全性を
危うくすることである。
目的は、上述の欠点を解決する絶縁層を有する集積回路
を提供することにある。
め、本発明は、絶縁層がダイアモンドの形態の炭素を含
有する上述の種類のパワー集積回路からなる。
電気絶縁体であり、はるかに良好な伝熱体であるため、
本発明は上記目的を達成することができる。
1332cm-1の波長でピークを有し、その中央高さに
おける幅が5cm-1未満、好ましくは3cm-1未満であ
ることが有利である。そこで、ダイアモンドの形態の炭
素を含有する絶縁層は、その電気絶縁の役割を果たすた
めに必要な純度を有する。
くは5μmより厚く、さらに好ましくは10μmより厚
い。
モンドの形態の炭素を含有する絶縁層は、基板層と部分
的に重なる。これにより絶縁層は局部的にシリカ絶縁層
と接触する。ダイアモンドの形態の炭素を含有する層を
介在させることは、シリカ層に許容される電圧より高い
電圧で動作する構成部品と、高い電圧の影響を受ける可
能性のある低電圧で動作する構成部品との間の接合部に
限定することができる。
集積回路上に絶縁ゲート・バイポーラ・トランジスタ
(IGBT)などの縦型構造を有する構成部品を形成す
るため、基板層の少なくとも一部は、ドーピングした半
導体材料で形成する。
る電位で動作する複数の構成部品を形成するドーピング
した半導体材料の活性層、および上記構成部品を電気的
に絶縁する絶縁層を有するパワー集積回路を製造する方
法において、 −基板層を真空室中に置き、 −上記真空室を脱気し、 −絶縁層を形成し、 −上記絶縁層上に異なる電圧で動作する構成部品を構成
する半導体の上部層を形成する工程からなり、 上記絶縁層を形成する方法が、 −上記真空室中に炭素を含有するガスを導入し、 −上記基板層を、600℃〜1000℃の範囲の温度に
加熱し、上記基板層の一部分上に、酸化物、特にシリカ
を含有する層と接触する、ダイアモンド形態の炭素を含
有する絶縁層をコーティングする工程を有する方法にあ
る。
ド形態の炭素を含有する層の上面に半導体の上部層を形
成する工程が、上記ダイアモンド形態の炭素を含有する
層の自由表面上に単結晶ウエーハを付着させる工程、こ
のアセンブリを800℃〜1000℃の範囲の温度でア
ニーリングする工程、および上記単結晶ウエーハをドー
ピングする工程を有する。
モンド形態の炭素を含有する層の上面に半導体の上部層
を形成する工程が、上記ダイアモンド形態の炭素を含有
する層の上に非晶質または多結晶の層を付着させる工
程、上記非晶質または多結晶の層を単結晶の層に変換す
るためのゾーン溶融再結晶工程、および上記単結晶の層
をドーピングする工程を有する。
の間に取り入れるために設計され、少なくとも一個の上
述のパワー集積回路を有する、電動車両用変換装置から
なる。
面を参照しながら説明する。
晶シリコンの薄いウエーハを示す。ウエーハ2の厚みは
約200μm、表面積は1cm2台である。ウエーハ2
は、化学的気相付着(CVD)法を使用してコーティン
グする。
きるチェンバ(図示せず)中に置く。チェンバを0.0
8hPa〜0.8hPaの範囲の圧力に減圧し、炭素を
含有するガス、たとえば1容量%のメタンを水素で希釈
したガスを導入する。次にコーティングするウエーハ2
とチェンバの一部との間に放電すると、気体の水素が水
素原子に分解する。放電の代わりに、プラズマまたは火
焔を使用することもできる。適当な手段により、ウエー
ハの温度を約600℃〜1000℃に加熱する。ウエー
ハ2を上記条件に約10分間露出すると、表面にダイア
モンドにおける炭素原子間結合と同種の炭素原子間結合
の割合が高い炭素で構成された層4が形成する。
シリコンの薄層6が形成し、この層は極めて薄いので回
路の動作を妨害することなく、ウエーハ2上へ層4を機
械的に確実に保持する。
なわち約10μmより厚いダイアモンドの形態の炭素を
含有する絶縁層4が得られるように調節する。
面にさらに単結晶シリコンウエーハ8を取り付ける。次
に各種の重ねた層を、約1000℃の温度で真空アニー
リングして、層4とウエーハ8との結合力を増大させ
る。グラファイト層4に含有されるダイアモンドの転換
を防止するため、この操作は1000℃より高い温度で
行わないことが重要である。
ウエーハ8を、たとえばAppl. Phys. Lett.vol.4
8、NE.1、1986年、p.78に記載された機械
的方法により、必要な厚みまで薄くする。
構成部品を形成させるため、標準のドーピング操作を行
う。
路を製造する別の方法を連続的に示す図である。最初
に、図1Aを参照して説明したのと同様の方法により、
シリコンウエーハ2を絶縁層4で被覆する。
シリコンの層10を化学的に、または蒸着により絶縁層
4の上面に付着させる。このために、また従来の方法に
より、シランなどのシリコンの気体前駆物質を真空チェ
ンバに導入し、酸素を絶って約600℃に加熱する。
グできる単結晶シリコン層12に変換するように、層1
0をゾーン溶融により再結晶させる。このゾーン溶融に
よる再結晶の操作は、たとえば「Role of impurities i
n zone melting recrystallization 10 m High poly-cr
ystalline silicon film」、J. APPl. PHYS.、vol.
63、NE.8、1998年、p.2660〜2668
に記載されている。次に、単結晶シリコン層12を、上
述の方法と同様の方法によりドーピングする。
部品を結合させた、本発明の集積回路を示す。
い電圧で動作する縦型IGBT14と、約15Vで動作
するCMOS回路を含み、NMOSトランジスタ16と
PMOSトランジスタ18で構成されている。
24を形成するドーピングした基板20から、周知の方
法により形成する。コレクタ26を、この基板の底部に
取り付ける。
+ドープ領域28とN+ドープ領域30を有する。周知
の方法によりIGBTをゲート32およびエミッタ34
により完成させる。エミッタ34とコレクタ26の間の
電圧は1000Vより高い。
よび24により形成される。しかし、IGBTと異な
り、ダイアモンドの形態の炭素を含有する層36を、N
−層24の上面に付着させる。この層36は、図1Aを
参照して説明した化学的気相付着法により形成されてお
り、厚みは通常たとえば10μmである。
結晶シリコンの層は、ゾーン溶融再結晶法により単結晶
に変換される。次に単結晶シリコンを周知の方法により
ドーピングして、N+型にドーピングされた領域38、
N−型にドーピングされた領域40、N型にドーピング
された領域41、P−型にドーピングされた領域42、
およびP+型にドーピングされた領域44を形成する。
次に二個のゲート46および四個のエミッタ48をドー
ピングされた領域38、40、42、44の上面に付着
させ、NMOSである第一のトランジスタ16およびP
MOSである第二のトランジスタ18を形成する。
ため、基板20の全表面には形成されない。
縁層49で被覆して、ゲートとエミッタの相互絶縁を可
能にする。しかし、この追加の層は、ゲートとエミッタ
の間の電圧がコネクタとエミッタの間の電圧より低く、
この種の材料に許容されるため、シリカなどの酸化物で
形成される。
6、18の接合部で層50により、トランジスタ16、
18の各ゲート46の近傍で同様の追加した層52、5
4へと延びる。トランジスタ16、18が層36により
IBGTから絶縁されていれば、層50、52、54は
十分に高い耐電圧を有する。
ドを含有する絶縁層が、シリカ絶縁層より高い性能を有
することを示すものである。
厚みが400nm〜500nmのシリカ絶縁層、および
厚みが250nmのドーピングした単結晶シリコンの上
層を有し、一または複数のIBGTおよび(または)一
または複数のMOSトランジスタを構成する。
と、上記第一の回路と同様の上層を、厚みが10μm
の、ダイアモンドの形態の炭素を含有する絶縁層ととも
に有する。この第二の集積回路は、図1Aから図1Cを
参照して説明した方法により形成されたものである。
500W/m.k.程度であるダイアモンドの熱伝導率
は、わずか1.5W/m.k.であるシリカの熱伝導率
よりはるかに高く、その結果第二の回路の絶縁層が第一
の回路の絶縁層より、動作中に発生する熱の放出が著し
く良好であった。したがって、本発明の絶縁層は集積回
路の過熱を著しく減少させた。
た。ダイアモンドの耐電圧が100kV/mmであり、
シリカの耐電圧がわずか10kV/mmであるため、第
二の回路の絶縁層だけが、電気絶縁機能を果たし続け
た。
絶縁層に比較して明らかに優れていることを示す。
で、本発明の層は回路の完全性を保つための放熱がはる
かに良好であることを保証する。
性でなくなる極めて高い電圧での電気絶縁機能を確実に
継続する。
間に厚みを容易に増大させることができるため、この絶
縁機能を極めて高い電圧まで保持する。このことは、イ
オン注入によって形成したものも、厚みを1μm未満に
制限するシリコンの酸化によって形成したものも、シリ
カ層の場合には不可能である。
り、厚みが約10μmの、したがって約1500Vの耐
電圧を有するダイアモンドの形態の炭素の顕著な層を得
ることができることを着想することが可能である。
アモンドの形態の炭素を含有する層との界面に化学的気
相付着中に形成した炭化シリコンが存在するため、機械
的強度も優れている。
リカ層に許容される電圧より著しく高い電動車両のパワ
ー電子部品に適用される。本発明による層は、同一の集
積回路にどのような種類の構成部品も集積することが可
能であり、このことはシリカ層では不可能なことであ
る。
の、工程を順次示す略図である。
の、工程を順次示す略図である。
の、工程を順次示す略図である。
の、工程を順次示す、図1Aと類似の略図である。
の、工程を順次示す、図1Bと類似の略図である。
の、工程を順次示す、図1Cと類似の略図である。
を含む、本発明による集積回路の、縮尺を拡大した略図
である。
Claims (6)
- 【請求項1】 半導体材料の基板層、異なる電位で動作
する複数の構成部品を形成するドーピングした半導体材
料の活性層、および上記構成部品を電気的に絶縁し、上
記基板層と部分的に重なり、酸化物を含有する層と接触
する、ダイアモンド形態の炭素を含有する絶縁層を備
え、該絶縁層が、ラマン分光分析により試験した場合、
1332cm −1 の波長でピークを有し、その中央高さ
における幅が5cm −1 未満であるパワー集積回路。 - 【請求項2】 上記絶縁層の厚みが、1μmより厚い請
求項1に記載の集積回路。 - 【請求項3】 上記基板層の少なくとも一部が、ドーピ
ングした半導体材料製である請求項1に記載の集積回
路。 - 【請求項4】 半導体材料の基板層、異なる電位で動作
する複数の構成部品を形成するドーピングした半導体材
料の活性層、および上記構成部品を電気的に絶縁する絶
縁層を有するパワー集積回路を製造する方法において、 基板層を真空室中に置き、 上記真空室を脱気し、 絶縁層を形成し、 上記絶縁層上に異なる電圧で動作する構成部品を構成す
る半導体の上部層を形成する工程からなり、 上記絶縁層を形成する方法が、 上記真空室中に炭素を含有するガスを導入し、 上記基板層を、600℃〜1000℃の範囲の温度に加
熱し、上記基板層の一部分上に、酸化物を含有する層と
接触する、ダイアモンド形態の炭素を含有する絶縁層を
コーティングする工程を有する方法。 - 【請求項5】 ダイアモンド形態の炭素を含有する層の
上面に半導体の上部層を形成する工程が、上記ダイアモ
ンド形態の炭素を含有する層の自由表面上に単結晶ウエ
ーハを付着させる工程、このアセンブリを800℃〜1
000℃の範囲の温度でアニーリングする工程、および
上記単結晶ウエーハをドーピングする工程を有する請求
項4に記載の方法。 - 【請求項6】 ダイアモンド形態の炭素を含有する層の
上面に半導体の上部層を形成する工程が、上記ダイアモ
ンド形態の炭素を含有する層の上に非晶質または多結晶
の層を付着させる工程、上記非晶質または多結晶の層を
単結晶の層に変換するためのゾーン溶融再結晶工程、お
よび上記単結晶の層をドーピングする工程を有する請求
項4に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9710625 | 1997-08-25 | ||
FR9710625A FR2767605B1 (fr) | 1997-08-25 | 1997-08-25 | Circuit integre de puissance, procede de fabrication d'un tel circuit et convertisseur incluant un tel circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150269A JPH11150269A (ja) | 1999-06-02 |
JP3188870B2 true JP3188870B2 (ja) | 2001-07-16 |
Family
ID=9510477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23700398A Expired - Fee Related JP3188870B2 (ja) | 1997-08-25 | 1998-08-24 | パワー集積回路、その製造方法およびそれを含む変換装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0901158B1 (ja) |
JP (1) | JP3188870B2 (ja) |
DE (1) | DE69834878T2 (ja) |
FR (1) | FR2767605B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2834828B1 (fr) * | 2002-01-17 | 2005-04-29 | Alstom | Convertisseur matriciel pour la transformation d'energie electrique |
DE102004053016A1 (de) * | 2004-11-03 | 2006-05-04 | Atmel Germany Gmbh | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
FR2935838B1 (fr) * | 2008-09-05 | 2012-11-23 | Commissariat Energie Atomique | Procede de preparation d'une couche mince auto-supportee de silicium cristallise |
JP6248458B2 (ja) * | 2013-08-05 | 2017-12-20 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE465492B (sv) * | 1990-01-24 | 1991-09-16 | Asea Brown Boveri | Halvledarkomponent innehaallande ett diamantskikt som aer anordnat mellan ett substrat och ett aktivt skikt och foerfarande foer dess framstaellning |
US5186785A (en) * | 1991-04-05 | 1993-02-16 | The United States Of America As Represented By The Secretary Of The Air Force | Zone melted recrystallized silicon on diamond |
DE69225911T2 (de) * | 1992-12-18 | 1999-02-11 | Harris Corp | Silizium-auf-diamant-schaltungsstruktur und herstellungsverfahren dafür |
IT1268123B1 (it) * | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
-
1997
- 1997-08-25 FR FR9710625A patent/FR2767605B1/fr not_active Expired - Lifetime
-
1998
- 1998-08-21 EP EP19980402090 patent/EP0901158B1/fr not_active Expired - Lifetime
- 1998-08-21 DE DE1998634878 patent/DE69834878T2/de not_active Expired - Lifetime
- 1998-08-24 JP JP23700398A patent/JP3188870B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2767605B1 (fr) | 2001-05-11 |
JPH11150269A (ja) | 1999-06-02 |
DE69834878D1 (de) | 2006-07-27 |
FR2767605A1 (fr) | 1999-02-26 |
DE69834878T2 (de) | 2007-02-01 |
EP0901158A1 (fr) | 1999-03-10 |
EP0901158B1 (fr) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4889829A (en) | Method for producing a semiconductor device having a silicon-on-insulator structure | |
JP2670563B2 (ja) | 半導体装置の製造方法 | |
US4965872A (en) | MOS-enhanced, self-aligned lateral bipolar transistor made of a semiconductor on an insulator | |
JPS6245712B2 (ja) | ||
JPH0357613B2 (ja) | ||
CN102104074A (zh) | 半导体器件及其制造方法 | |
JP3296936B2 (ja) | 電力半導体素子 | |
JPH03196668A (ja) | 半導体装置の製法 | |
JPH01158774A (ja) | Mis型電界効果トランジスタの製造法 | |
JP3188870B2 (ja) | パワー集積回路、その製造方法およびそれを含む変換装置 | |
US20070096107A1 (en) | Semiconductor devices with dielectric layers and methods of fabricating same | |
CN115706046A (zh) | 半导体晶圆的复合结构、半导体晶圆及其制法和应用 | |
US6309938B1 (en) | Deuterated bipolar transistor and method of manufacture thereof | |
US7101750B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
JP2540724B2 (ja) | 半導体装置の作製方法 | |
JP2006049402A (ja) | インバータ装置 | |
JP3276168B2 (ja) | 薄膜soi基板の製法 | |
JPS61116873A (ja) | 半導体装置 | |
JPS63308377A (ja) | バイポ−ラトランジスタの製造方法 | |
JPH0334462A (ja) | 電界効果型半導体装置並びに作製方法 | |
JP3313388B2 (ja) | 半導体装置の製造方法 | |
JPH06342907A (ja) | 半導体装置 | |
JPH05109748A (ja) | 半導体装置およびその製造方法 | |
JPS62216271A (ja) | Mis型半導体装置 | |
JPS6058651A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |