JP3313388B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3313388B2 JP3313388B2 JP06017092A JP6017092A JP3313388B2 JP 3313388 B2 JP3313388 B2 JP 3313388B2 JP 06017092 A JP06017092 A JP 06017092A JP 6017092 A JP6017092 A JP 6017092A JP 3313388 B2 JP3313388 B2 JP 3313388B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region layer
- base region
- film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図６） ・発明が解決しようとする課題（図７） ・課題を解決するための手段（図１） ・作用 ・実施例（図２〜図５） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、自己整合型のバイポーラト
ランジスタを有する半導体装置に関する。
に関し、更に詳しく言えば、自己整合型のバイポーラト
ランジスタを有する半導体装置に関する。
【０００３】バイポーラトランジスタを有する半導体装
置は、高速化・微細化を図るため、自己整合型のバイポ
ーラトランジスタが採用されるようになっている。しか
し、更なる高速化を図るため、改良が望まれている。
置は、高速化・微細化を図るため、自己整合型のバイポ
ーラトランジスタが採用されるようになっている。しか
し、更なる高速化を図るため、改良が望まれている。
【０００４】
【従来の技術】図６（ａ），（ｂ）は、従来例の製造方
法により形成された自己整合型のバイポーラトランジス
タを有する半導体装置の断面図で、図６（ｂ）は図６
（ａ）の内部ベース領域層付近の拡大図と、内部ベース
領域層の表層の横方向（ｘ方向）の導電型不純物濃度分
布とを示す。
法により形成された自己整合型のバイポーラトランジス
タを有する半導体装置の断面図で、図６（ｂ）は図６
（ａ）の内部ベース領域層付近の拡大図と、内部ベース
領域層の表層の横方向（ｘ方向）の導電型不純物濃度分
布とを示す。
【０００５】１はコレクタ領域層となるシリコン基板、
２は素子分離領域のシリコン基板１表面に選択的に形成
された素子分離絶縁膜である。３は外部ベース領域層４
に接続されている、ポリシリコン膜からなるベース引出
し電極、５はベース引出し電極３上の層間絶縁膜で、ポ
リシリコン膜及び絶縁膜を全面に形成した後、素子分離
領域に囲まれた素子領域内であって、内部ベース領域層
／エミッタ領域層を形成すべき領域のポリシリコン膜及
び絶縁膜を除去して開口部６を形成することにより形成
されている。４はベース引出し電極３下の素子領域内の
シリコン基板１に形成されたドーナツ状の外部ベース領
域層で、ベース引出し電極３のポリシリコン膜に含まれ
る高濃度の導電型不純物を加熱処理によりシリコン基板
１に導入することにより形成されている。７は外部ベー
ス領域層４の内側であって、外部ベース領域層４に隣接
して形成された内部ベース領域層で、開口部６を介して
シリコン基板１に低濃度の導電型不純物を導入すること
により形成されている。８は開口部の側壁に形成された
側壁絶縁膜、９は開口部６内の側壁絶縁膜８の膜厚だけ
内側のシリコン基板２１表面であって、内部ベース領域
層７内に形成されたエミッタ領域層、１０はエミッタ領
域層９と接続して形成されたエミッタ電極、１１は層間
絶縁膜５の開口部を介してベース引出し電極３と接続す
るベース配線層である。
２は素子分離領域のシリコン基板１表面に選択的に形成
された素子分離絶縁膜である。３は外部ベース領域層４
に接続されている、ポリシリコン膜からなるベース引出
し電極、５はベース引出し電極３上の層間絶縁膜で、ポ
リシリコン膜及び絶縁膜を全面に形成した後、素子分離
領域に囲まれた素子領域内であって、内部ベース領域層
／エミッタ領域層を形成すべき領域のポリシリコン膜及
び絶縁膜を除去して開口部６を形成することにより形成
されている。４はベース引出し電極３下の素子領域内の
シリコン基板１に形成されたドーナツ状の外部ベース領
域層で、ベース引出し電極３のポリシリコン膜に含まれ
る高濃度の導電型不純物を加熱処理によりシリコン基板
１に導入することにより形成されている。７は外部ベー
ス領域層４の内側であって、外部ベース領域層４に隣接
して形成された内部ベース領域層で、開口部６を介して
シリコン基板１に低濃度の導電型不純物を導入すること
により形成されている。８は開口部の側壁に形成された
側壁絶縁膜、９は開口部６内の側壁絶縁膜８の膜厚だけ
内側のシリコン基板２１表面であって、内部ベース領域
層７内に形成されたエミッタ領域層、１０はエミッタ領
域層９と接続して形成されたエミッタ電極、１１は層間
絶縁膜５の開口部を介してベース引出し電極３と接続す
るベース配線層である。
【０００６】以上のようなバイポーラトランジスタで
は、内部ベース領域層の表層の横方向（ｘ方向）の導電
型不純物濃度分布が、図６（ｂ）の下の図に示すように
なっており、エミッタ領域層９と外部ベースベース領域
層４とは殆ど重なっていない。このため、十分なエミッ
タ／ベース間の逆方向ブレークダウン電圧（以下、ＥＢ
間逆耐圧と称する）が得られる。
は、内部ベース領域層の表層の横方向（ｘ方向）の導電
型不純物濃度分布が、図６（ｂ）の下の図に示すように
なっており、エミッタ領域層９と外部ベースベース領域
層４とは殆ど重なっていない。このため、十分なエミッ
タ／ベース間の逆方向ブレークダウン電圧（以下、ＥＢ
間逆耐圧と称する）が得られる。
【０００７】
【発明が解決しようとする課題】ところで、上記のバイ
ポーラトランジスタの高速化を図るべく、コレクタ−ベ
ース間の寄生容量（以下、Ｃｃｂと称する）を低減し、
かつ高密度化を図るべく、パターンを微細化しようとす
る場合、主な対策として外部ベース領域層４の領域幅と
ともに内部ベース領域層７の領域幅を狭くすることが考
えられる。このため、特に、図７（ａ），（ｂ）に示す
ように、開口部６ａの側壁絶縁膜８ａの膜厚を薄くし
て、エミッタ領域層９ａと外部ベース領域層４ａとの間
の内部ベース領域層７ａの幅を狭くする必要がある。
ポーラトランジスタの高速化を図るべく、コレクタ−ベ
ース間の寄生容量（以下、Ｃｃｂと称する）を低減し、
かつ高密度化を図るべく、パターンを微細化しようとす
る場合、主な対策として外部ベース領域層４の領域幅と
ともに内部ベース領域層７の領域幅を狭くすることが考
えられる。このため、特に、図７（ａ），（ｂ）に示す
ように、開口部６ａの側壁絶縁膜８ａの膜厚を薄くし
て、エミッタ領域層９ａと外部ベース領域層４ａとの間
の内部ベース領域層７ａの幅を狭くする必要がある。
【０００８】しかし、内部ベース領域層７ａに隣接する
外部ベース領域層４ａは加熱処理による拡散現象を用い
てポリシリコン膜３ａ中の導電型不純物を導入すること
により形成されているので、外部ベース領域層４ａの高
濃度層は内部ベース領域層７ａ内に広がっている。この
ため、エミッタ領域層９ａと外部ベース領域層４ａとの
間の内部ベース領域層７ａの幅を狭くした場合、内部ベ
ース領域層７ａの表層の横方向（ｘ方向）の導電型不純
物の濃度分布を表す図７（ｂ）に示すように、エミッタ
領域層９ａと外部ベース領域層４ａの高濃度層とが交差
するので、ＥＢ間逆耐圧が小さくなる。従って、過電圧
耐量が低下する等の問題がある。
外部ベース領域層４ａは加熱処理による拡散現象を用い
てポリシリコン膜３ａ中の導電型不純物を導入すること
により形成されているので、外部ベース領域層４ａの高
濃度層は内部ベース領域層７ａ内に広がっている。この
ため、エミッタ領域層９ａと外部ベース領域層４ａとの
間の内部ベース領域層７ａの幅を狭くした場合、内部ベ
ース領域層７ａの表層の横方向（ｘ方向）の導電型不純
物の濃度分布を表す図７（ｂ）に示すように、エミッタ
領域層９ａと外部ベース領域層４ａの高濃度層とが交差
するので、ＥＢ間逆耐圧が小さくなる。従って、過電圧
耐量が低下する等の問題がある。
【０００９】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、ＥＢ間逆耐圧の低下を防止し
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる半導体装置の提供を目的とする。
て創作されたものであり、ＥＢ間逆耐圧の低下を防止し
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる半導体装置の提供を目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体装置の製造方法に係
り、一導電型の半導体基体の上に反対導電型不純物の導
入された第１の半導体膜及び第１の絶縁膜を順次形成す
る工程と、内部ベース領域層を形成すべき領域の前記第
１の半導体膜及び第１の絶縁膜に開口部を形成した後、
加熱処理により前記第１の半導体膜内の反対導電型不純
物を前記半導体基体に導入し、前記開口部の底部に延在
する外部ベース領域層を形成する工程と、前記開口部を
介して前記半導体基体に反対導電型不純物を導入し、前
記開口部の底部に延在する外部ベース領域層と重なる内
部ベース領域層を形成する工程と、前記開口部の側壁に
露出する第１の半導体膜を被覆してノンドープの第２の
絶縁膜を形成する工程と、前記第２の絶縁膜をエッチン
グして、前記第1の半導体膜の側壁に、前記第２の絶縁
膜からなる側壁絶縁膜を形成する工程と、前記開口部を
被覆して一導電型不純物が導入された第２の半導体膜を
形成する工程と、前記側壁絶縁膜直下の外部ベース領域
層に含まれる反対導電型不純物を前記側壁絶縁膜に取り
込む加熱処理を行って、前記延在する外部ベース領域層
の反対導電型不純物濃度を低下させる工程と、その後、
新たな加熱処理により該第２の半導体膜中の一導電型不
純物を該内部ベース領域層内に導入してエミッタ領域層
を形成する工程とを有することを特徴とし、請求項２記
載の発明は、請求項１記載の半導体装置の製造方法に係
り、前記外部ベース領域層の反対導電型不純物はボロン
であり、かつ前記第２の絶縁膜はシリコン酸化膜である
ことを特徴とし、請求項３記載の発明は、請求項１又は
２記載の半導体装置の製造方法に係り、前記側壁絶縁膜
直下の外部ベース領域層に含まれる反対導電型不純物を
前記側壁絶縁膜に取り込む加熱処理は、水素ガス及び酸
素ガスを含む混合ガス中で行うことを特徴としている。
め、請求項１記載の発明は、半導体装置の製造方法に係
り、一導電型の半導体基体の上に反対導電型不純物の導
入された第１の半導体膜及び第１の絶縁膜を順次形成す
る工程と、内部ベース領域層を形成すべき領域の前記第
１の半導体膜及び第１の絶縁膜に開口部を形成した後、
加熱処理により前記第１の半導体膜内の反対導電型不純
物を前記半導体基体に導入し、前記開口部の底部に延在
する外部ベース領域層を形成する工程と、前記開口部を
介して前記半導体基体に反対導電型不純物を導入し、前
記開口部の底部に延在する外部ベース領域層と重なる内
部ベース領域層を形成する工程と、前記開口部の側壁に
露出する第１の半導体膜を被覆してノンドープの第２の
絶縁膜を形成する工程と、前記第２の絶縁膜をエッチン
グして、前記第1の半導体膜の側壁に、前記第２の絶縁
膜からなる側壁絶縁膜を形成する工程と、前記開口部を
被覆して一導電型不純物が導入された第２の半導体膜を
形成する工程と、前記側壁絶縁膜直下の外部ベース領域
層に含まれる反対導電型不純物を前記側壁絶縁膜に取り
込む加熱処理を行って、前記延在する外部ベース領域層
の反対導電型不純物濃度を低下させる工程と、その後、
新たな加熱処理により該第２の半導体膜中の一導電型不
純物を該内部ベース領域層内に導入してエミッタ領域層
を形成する工程とを有することを特徴とし、請求項２記
載の発明は、請求項１記載の半導体装置の製造方法に係
り、前記外部ベース領域層の反対導電型不純物はボロン
であり、かつ前記第２の絶縁膜はシリコン酸化膜である
ことを特徴とし、請求項３記載の発明は、請求項１又は
２記載の半導体装置の製造方法に係り、前記側壁絶縁膜
直下の外部ベース領域層に含まれる反対導電型不純物を
前記側壁絶縁膜に取り込む加熱処理は、水素ガス及び酸
素ガスを含む混合ガス中で行うことを特徴としている。
【００１１】
【作 用】本発明の半導体装置の製造方法によれば、図
１（ｂ）に示すように、外部ベース領域層２５及び内部
ベース領域層２６を形成し、開口部２４の側壁に第２の
絶縁膜２７を形成した後、処理ガス、例えば水素及び酸
素を含む処理ガス雰囲気中で加熱している。
１（ｂ）に示すように、外部ベース領域層２５及び内部
ベース領域層２６を形成し、開口部２４の側壁に第２の
絶縁膜２７を形成した後、処理ガス、例えば水素及び酸
素を含む処理ガス雰囲気中で加熱している。
【００１２】ところで、水素及び酸素を含む処理ガス雰
囲気中での加熱により、半導体基板内の導電型不純物は
半導体基板に接する絶縁膜内に取り込まれ、半導体基板
内の導電型不純物濃度は低下することが知られている。
このことは、特に、ボロンが導入されたシリコン基板と
シリコン基板上のシリコン酸化膜との構成の場合に顕著
である。
囲気中での加熱により、半導体基板内の導電型不純物は
半導体基板に接する絶縁膜内に取り込まれ、半導体基板
内の導電型不純物濃度は低下することが知られている。
このことは、特に、ボロンが導入されたシリコン基板と
シリコン基板上のシリコン酸化膜との構成の場合に顕著
である。
【００１３】これにより、開口部２４の側壁の第２の絶
縁膜２７直下であって、エミッタ領域層２９に隣接する
内部ベース領域層２６に延在する比較的高濃度の外部ベ
ース領域層２５の反対導電型不純物濃度を低下させるこ
とができる。このため、側壁の第２の絶縁膜２７を薄く
して外部ベース領域層２５とエミッタベース接合とを近
づけてもＥＢ間逆耐圧の低下を防止することができる。
これによって、内部ベース領域層２６形成のための開口
部２４の幅が縮小化でき、従って外部ベース領域層２５
の幅も縮小化が可能となり、ベース領域全体の幅の縮小
化が可能となる。
縁膜２７直下であって、エミッタ領域層２９に隣接する
内部ベース領域層２６に延在する比較的高濃度の外部ベ
ース領域層２５の反対導電型不純物濃度を低下させるこ
とができる。このため、側壁の第２の絶縁膜２７を薄く
して外部ベース領域層２５とエミッタベース接合とを近
づけてもＥＢ間逆耐圧の低下を防止することができる。
これによって、内部ベース領域層２６形成のための開口
部２４の幅が縮小化でき、従って外部ベース領域層２５
の幅も縮小化が可能となり、ベース領域全体の幅の縮小
化が可能となる。
【００１４】これにより、ＥＢ間逆耐圧の低下を防止し
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる。
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる。
【００１５】
【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。図２（ａ）〜（ｃ），図３（ｄ）〜
（ｆ），図４（ｇ）〜（ｉ），図５（ｊ）は、本発明の
実施例の自己整合型バイポーラトランジスタの製造方法
について説明する図で、図２（ａ），図４（ｉ），図５
（ｊ）は素子形成領域全体を示す断面図、そのほかの図
は内部ベース領域層の近辺の拡大断面図を示す。また、
図２（ｃ），図４（ｇ），（ｈ）の右側に、内部ベース
領域層の表層の横方向の導電型不純物濃度分布を示す。
ついて説明する。図２（ａ）〜（ｃ），図３（ｄ）〜
（ｆ），図４（ｇ）〜（ｉ），図５（ｊ）は、本発明の
実施例の自己整合型バイポーラトランジスタの製造方法
について説明する図で、図２（ａ），図４（ｉ），図５
（ｊ）は素子形成領域全体を示す断面図、そのほかの図
は内部ベース領域層の近辺の拡大断面図を示す。また、
図２（ｃ），図４（ｇ），（ｈ）の右側に、内部ベース
領域層の表層の横方向の導電型不純物濃度分布を示す。
【００１６】図２（ａ）は、外部ベース領域層が形成さ
れる前であって、内部ベース領域層を形成すべき領域に
シリコン膜（第１の半導体膜）／シリコン酸化膜（第１
の絶縁膜）の開口部が形成された後の状態を示す断面図
である。図中符号３１はｐ型のシリコン基板、３２はシ
リコン基板３１に高濃度のアンチモン（Ｓｂ）がイオン
注入又は熱拡散等により導入されたｎ型の埋込み層、３
３はシリコン基板３１上の埋込み層３２上にエピタキシ
ャル成長により形成された低濃度のｎ型のシリコン層、
３４は選択酸化法により形成された素子分離領域のフィ
ールド絶縁膜、３５は素子分離を行うために形成された
分離溝で、内壁には絶縁膜が形成され、シリコン膜が埋
め込まれている。また、埋め込まれたシリコン膜上には
絶縁膜が形成されている。３６は素子形成領域のコレク
タ引出し領域層３７と外部ベース引き出し領域層とを分
離するフィールド絶縁膜であり、以上が半導体基体を構
成する。３８はベース引出し電極となる、ドーズ量３×
１０15ｃｍ-2のイオン注入によりボロン粒子が高濃度に
ドープされている膜厚約3000Åのシリコン膜（第１の半
導体膜）、３９はシリコン膜３８及び全面を被覆する膜
厚約3000Åのシリコン酸化膜（第１の絶縁膜）で、とも
にＣＶＤ（化学気相成長）法により形成されている。フ
ィールド絶縁膜３４，３６間の素子形成領域であって、
内部ベース領域層を形成すべき領域上のシリコン膜３８
及びシリコン酸化膜３９に開口部４０が形成されてい
る。
れる前であって、内部ベース領域層を形成すべき領域に
シリコン膜（第１の半導体膜）／シリコン酸化膜（第１
の絶縁膜）の開口部が形成された後の状態を示す断面図
である。図中符号３１はｐ型のシリコン基板、３２はシ
リコン基板３１に高濃度のアンチモン（Ｓｂ）がイオン
注入又は熱拡散等により導入されたｎ型の埋込み層、３
３はシリコン基板３１上の埋込み層３２上にエピタキシ
ャル成長により形成された低濃度のｎ型のシリコン層、
３４は選択酸化法により形成された素子分離領域のフィ
ールド絶縁膜、３５は素子分離を行うために形成された
分離溝で、内壁には絶縁膜が形成され、シリコン膜が埋
め込まれている。また、埋め込まれたシリコン膜上には
絶縁膜が形成されている。３６は素子形成領域のコレク
タ引出し領域層３７と外部ベース引き出し領域層とを分
離するフィールド絶縁膜であり、以上が半導体基体を構
成する。３８はベース引出し電極となる、ドーズ量３×
１０15ｃｍ-2のイオン注入によりボロン粒子が高濃度に
ドープされている膜厚約3000Åのシリコン膜（第１の半
導体膜）、３９はシリコン膜３８及び全面を被覆する膜
厚約3000Åのシリコン酸化膜（第１の絶縁膜）で、とも
にＣＶＤ（化学気相成長）法により形成されている。フ
ィールド絶縁膜３４，３６間の素子形成領域であって、
内部ベース領域層を形成すべき領域上のシリコン膜３８
及びシリコン酸化膜３９に開口部４０が形成されてい
る。
【００１７】まず、図２（ｂ）に示すように、温度９０
０℃で加熱処理を行い、拡散によりシリコン膜３８中の
ボロン粒子をシリコン層３３に導入する。これにより、
シリコン膜３８直下及び開口部４０の低部に延在する高
濃度のｐ型の外部ベース領域層４１が形成される。図に
は開口部４０の端部を基準として開口部４０の中央部方
向にｘ軸を取った場合のシリコン層３３の表層のボロン
の不純物濃度分布を示す。
０℃で加熱処理を行い、拡散によりシリコン膜３８中の
ボロン粒子をシリコン層３３に導入する。これにより、
シリコン膜３８直下及び開口部４０の低部に延在する高
濃度のｐ型の外部ベース領域層４１が形成される。図に
は開口部４０の端部を基準として開口部４０の中央部方
向にｘ軸を取った場合のシリコン層３３の表層のボロン
の不純物濃度分布を示す。
【００１８】次いで、開口部４０の低部に露出している
シリコン層３３に膜厚約１００Åの薄い不図示のシリコ
ン酸化膜を形成した後、ドーズ量約３×１０13ｃｍ-2，
加速エネルギ１０ＫｅＶの条件でイオン注入により、開
口部４０を介してシリコン層３３にボロン（反対導電型
不純物）粒子を導入し、開口部４０の低部に延在する外
部ベース領域層４１と重なる低濃度の内部ベース領域層
４２を形成する（図２（ｃ））。なお、内部ベース領域
層４２は加熱処理によるボロンイオンの活性化によりｐ
型化する。
シリコン層３３に膜厚約１００Åの薄い不図示のシリコ
ン酸化膜を形成した後、ドーズ量約３×１０13ｃｍ-2，
加速エネルギ１０ＫｅＶの条件でイオン注入により、開
口部４０を介してシリコン層３３にボロン（反対導電型
不純物）粒子を導入し、開口部４０の低部に延在する外
部ベース領域層４１と重なる低濃度の内部ベース領域層
４２を形成する（図２（ｃ））。なお、内部ベース領域
層４２は加熱処理によるボロンイオンの活性化によりｐ
型化する。
【００１９】次に、開口部４０を被覆して膜厚約3000Å
のシリコン酸化膜４３をＣＶＤ法により形成した（図３
（ｄ））後、異方性エッチングにより、少なくとも側壁
に露出するシリコン膜３８を被覆するようにシリコン酸
化膜４３からなる側壁絶縁膜（第２の絶縁膜）43ａを残
存する（図３（ｅ））。
のシリコン酸化膜４３をＣＶＤ法により形成した（図３
（ｄ））後、異方性エッチングにより、少なくとも側壁
に露出するシリコン膜３８を被覆するようにシリコン酸
化膜４３からなる側壁絶縁膜（第２の絶縁膜）43ａを残
存する（図３（ｅ））。
【００２０】次いで、開口部４０を被覆して膜厚約1000
Åのシリコン膜（第２の半導体膜）４４をＣＶＤ法によ
り形成した（図３（ｆ））後、ドーズ量約１×１０16ｃ
ｍ-2，加速エネルギ４０ＫｅＶの条件でイオン注入によ
り、砒素（Ａｓ）（一導電型不純物）粒子を導入する。
続いて、シリコン膜４４をパターニングし、開口部４０
及びその周辺部にのみ残存する。
Åのシリコン膜（第２の半導体膜）４４をＣＶＤ法によ
り形成した（図３（ｆ））後、ドーズ量約１×１０16ｃ
ｍ-2，加速エネルギ４０ＫｅＶの条件でイオン注入によ
り、砒素（Ａｓ）（一導電型不純物）粒子を導入する。
続いて、シリコン膜４４をパターニングし、開口部４０
及びその周辺部にのみ残存する。
【００２１】次に、酸化防止のためパターニングされた
シリコン膜44ａを被覆して膜厚約1500Åのシリコン窒化
膜４５を形成する。続いて、酸素（Ｏ2 ）ガス及び水素
（Ｈ 2 ）ガスの混合ガス（処理ガス）雰囲気中で温度８
００℃，時間５０分の条件で加熱処理を行う。これによ
り、側壁絶縁膜43ａ直下の開口部４０低部に延在する外
部ベース領域層４１のボロンは側壁絶縁膜43ａに取り込
まれるので、外部ベース領域層４１のボロン濃度は側壁
絶縁膜43ａの直下のみ低下する。図には開口部４０の端
部を基準として開口部４０の中央部方向にｘ軸を取った
場合のシリコン層３３の表層のボロンの不純物濃度分布
を示す。なお、上記の加熱処理を行っても温度が低いた
め、シリコン膜44ａ中のＡｓ粒子はシリコン層３３中に
拡散しない（図４（ｇ））。
シリコン膜44ａを被覆して膜厚約1500Åのシリコン窒化
膜４５を形成する。続いて、酸素（Ｏ2 ）ガス及び水素
（Ｈ 2 ）ガスの混合ガス（処理ガス）雰囲気中で温度８
００℃，時間５０分の条件で加熱処理を行う。これによ
り、側壁絶縁膜43ａ直下の開口部４０低部に延在する外
部ベース領域層４１のボロンは側壁絶縁膜43ａに取り込
まれるので、外部ベース領域層４１のボロン濃度は側壁
絶縁膜43ａの直下のみ低下する。図には開口部４０の端
部を基準として開口部４０の中央部方向にｘ軸を取った
場合のシリコン層３３の表層のボロンの不純物濃度分布
を示す。なお、上記の加熱処理を行っても温度が低いた
め、シリコン膜44ａ中のＡｓ粒子はシリコン層３３中に
拡散しない（図４（ｇ））。
【００２２】次いで、シリコン窒化膜４５を燐酸により
除去した後、温度1100℃，時間１０秒の条件でランプア
ニール等による新たな加熱処理を行い、シリコン膜44ａ
中のＡｓ粒子を内部ベース領域層４２内に導入してｎ型
のエミッタ領域層４６を形成する。このとき、内部ベー
ス領域層４２及び外部ベース領域層４２のボロン粒子も
十分にシリコン層３３内に拡散する。図には開口部４０
の端部を基準として開口部４０の中央部方向にｘ軸を取
った場合の内部ベース領域層４２内のボロン粒子及びＡ
ｓ粒子の不純物濃度分布を示す。図に示すように、内部
ベース領域層４２内の側壁絶縁膜43ａの直下の領域42ａ
のボロン濃度が低下しているため、ボロン粒子及びＡｓ
粒子により形成されるｐｎ接合側面の濃度は低濃度とな
っている（図４（ｈ））。
除去した後、温度1100℃，時間１０秒の条件でランプア
ニール等による新たな加熱処理を行い、シリコン膜44ａ
中のＡｓ粒子を内部ベース領域層４２内に導入してｎ型
のエミッタ領域層４６を形成する。このとき、内部ベー
ス領域層４２及び外部ベース領域層４２のボロン粒子も
十分にシリコン層３３内に拡散する。図には開口部４０
の端部を基準として開口部４０の中央部方向にｘ軸を取
った場合の内部ベース領域層４２内のボロン粒子及びＡ
ｓ粒子の不純物濃度分布を示す。図に示すように、内部
ベース領域層４２内の側壁絶縁膜43ａの直下の領域42ａ
のボロン濃度が低下しているため、ボロン粒子及びＡｓ
粒子により形成されるｐｎ接合側面の濃度は低濃度とな
っている（図４（ｈ））。
【００２３】次に、図４（ｉ）に示すように、コレクタ
引出し領域層３７上及びベース引出し電極３８上のシリ
コン酸化膜３９に開口部47ａ，47ｂを形成する。続い
て、Ａｌ膜を全面に形成した後、パターニングし、コレ
クタ配線層48ａ，エミッタ配線層48ｂ及びベース配線層
48ｃを形成すると、自己整合型のバイポーラトランジス
タが完成する（図５（ｊ））。
引出し領域層３７上及びベース引出し電極３８上のシリ
コン酸化膜３９に開口部47ａ，47ｂを形成する。続い
て、Ａｌ膜を全面に形成した後、パターニングし、コレ
クタ配線層48ａ，エミッタ配線層48ｂ及びベース配線層
48ｃを形成すると、自己整合型のバイポーラトランジス
タが完成する（図５（ｊ））。
【００２４】以上のように、本発明の実施例によれば、
図４（ｇ）に示すように、外部ベース領域層４１を形成
し、開口部４０に側壁絶縁膜43ａを形成した後、水素及
び酸素の混合ガス雰囲気中で加熱している。
図４（ｇ）に示すように、外部ベース領域層４１を形成
し、開口部４０に側壁絶縁膜43ａを形成した後、水素及
び酸素の混合ガス雰囲気中で加熱している。
【００２５】従って、内部ベース領域層４２内に延在す
る外部ベース領域層４１内のボロン粒子は延在領域に接
する開口部４０の側壁絶縁膜43ａ内に取り込まれるの
で、開口部４０の側壁絶縁膜43ａ直下であって、エミッ
タ領域層４６に隣接する内部ベース領域層４２に延在す
る比較的高濃度の外部ベース領域層４１のボロン濃度を
低下させることができる。このため、側壁絶縁膜43ａを
薄くして外部ベース領域層４１とエミッタ−ベース接合
とを近づけてもＥＢ間逆耐圧の低下を防止することがで
きる。しかも、外部ベース領域層４１とエミッタ−ベー
ス接合とを近づけることにより、内部ベース領域層４２
の幅を小さくすることができ、従って外部ベース領域層
２５の幅も縮小化が可能となり、ベース領域全体の幅の
縮小化が可能となる。
る外部ベース領域層４１内のボロン粒子は延在領域に接
する開口部４０の側壁絶縁膜43ａ内に取り込まれるの
で、開口部４０の側壁絶縁膜43ａ直下であって、エミッ
タ領域層４６に隣接する内部ベース領域層４２に延在す
る比較的高濃度の外部ベース領域層４１のボロン濃度を
低下させることができる。このため、側壁絶縁膜43ａを
薄くして外部ベース領域層４１とエミッタ−ベース接合
とを近づけてもＥＢ間逆耐圧の低下を防止することがで
きる。しかも、外部ベース領域層４１とエミッタ−ベー
ス接合とを近づけることにより、内部ベース領域層４２
の幅を小さくすることができ、従って外部ベース領域層
２５の幅も縮小化が可能となり、ベース領域全体の幅の
縮小化が可能となる。
【００２６】これにより、ＥＢ間逆耐圧の低下を防止し
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる。なお、上記の実施例では、エミッタ引出し電極
としてのシリコン膜44ａを形成した後、低濃度化のため
の加熱処理を行っているが、低濃度化のための加熱処理
はこの工程のときに限られるものではなく、側壁絶縁膜
43ａを形成した後であれば、適当な工程で行うことがで
きる。
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる。なお、上記の実施例では、エミッタ引出し電極
としてのシリコン膜44ａを形成した後、低濃度化のため
の加熱処理を行っているが、低濃度化のための加熱処理
はこの工程のときに限られるものではなく、側壁絶縁膜
43ａを形成した後であれば、適当な工程で行うことがで
きる。
【００２７】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、外部ベース領域層及び内部ベース領域
層を形成し、開口部の側壁に第２の絶縁膜を形成した
後、水素及び酸素を含むガス雰囲気中で加熱している。
造方法によれば、外部ベース領域層及び内部ベース領域
層を形成し、開口部の側壁に第２の絶縁膜を形成した
後、水素及び酸素を含むガス雰囲気中で加熱している。
【００２８】従って、開口部の側壁の第２の絶縁膜直下
であって、エミッタ領域層に隣接する内部ベース領域層
に延在する比較的高濃度の外部ベース領域層の反対導電
型不純物濃度を低下させることができるので、側壁の第
２の絶縁膜を薄くして外部ベース領域層とエミッタ−ベ
ース接合とを近づけてもＥＢ間逆耐圧の低下を防止する
ことができる。しかも、外部ベース領域層とエミッタベ
ース接合とを近づけることにより、内部ベース領域層の
幅を小さくすることができ、従って外部ベース領域層２
５の幅も縮小化が可能となり、ベース領域全体の幅の縮
小化が可能となる。
であって、エミッタ領域層に隣接する内部ベース領域層
に延在する比較的高濃度の外部ベース領域層の反対導電
型不純物濃度を低下させることができるので、側壁の第
２の絶縁膜を薄くして外部ベース領域層とエミッタ−ベ
ース接合とを近づけてもＥＢ間逆耐圧の低下を防止する
ことができる。しかも、外部ベース領域層とエミッタベ
ース接合とを近づけることにより、内部ベース領域層の
幅を小さくすることができ、従って外部ベース領域層２
５の幅も縮小化が可能となり、ベース領域全体の幅の縮
小化が可能となる。
【００２９】これにより、ＥＢ間逆耐圧の低下を防止し
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる。
つつ、パターンの微細化及びＣｃｂの低減を図ることが
できる。
【図１】本発明の半導体装置の製造方法について説明す
る原理図である。
る原理図である。
【図２】本発明の実施例の自己整合型バイポーラトラン
ジスタの製造方法について説明する図（その１）であ
る。
ジスタの製造方法について説明する図（その１）であ
る。
【図３】本発明の実施例の自己整合型バイポーラトラン
ジスタの製造方法について説明する図（その２）であ
る。
ジスタの製造方法について説明する図（その２）であ
る。
【図４】本発明の実施例の自己整合型バイポーラトラン
ジスタの製造方法について説明する図（その３）であ
る。
ジスタの製造方法について説明する図（その３）であ
る。
【図５】本発明の実施例の自己整合型バイポーラトラン
ジスタの製造方法について説明する図（その４）であ
る。
ジスタの製造方法について説明する図（その４）であ
る。
【図６】従来例の自己整合型バイポーラトランジスタの
製造方法について説明する図である。
製造方法について説明する図である。
【図７】従来例の問題点について説明する図である。
２１ 半導体基体、 ２２ 第１の半導体膜、 ２３ 第１の絶縁膜、 ２４，４０，47ａ，47ｂ 開口部、 ２５，４１ 外部ベース領域層、 ２６，４２ 内部ベース領域層、 ２７ 第２の絶縁膜、 ２８ 第２の半導体膜、 ２９，４６ エミッタ領域層、 ３１ シリコン基板、 ３２ 埋込み層、 ３３ シリコン層、 ３４，３６ フィールド絶縁膜、 ３５ 分離溝、 ３７ コレクタ引出し領域層、 ３８ シリコン膜（第１の半導体膜）、 ３９ シリコン酸化膜（第１の絶縁膜）、 42ａ 側壁絶縁膜の直下の領域、 ４３ シリコン酸化膜（第２の絶縁膜）、 43ａ 側壁絶縁膜（第２の絶縁膜）、 ４４，44ａ シリコン膜（第２の半導体膜）、 ４５ シリコン窒化膜、 48ａ コレクタ配線層、 48ｂ エミッタ配線層、 48ｃ ベース配線層。
Claims (3)
- 【請求項１】 一導電型の半導体基体の上に反対導電型
不純物の導入された第１の半導体膜及び第１の絶縁膜を
順次形成する工程と、 内部ベース領域層を形成すべき領域の前記第１の半導体
膜及び第１の絶縁膜に開口部を形成した後、加熱処理に
より前記第１の半導体膜内の反対導電型不純物を前記半
導体基体に導入し、前記開口部の底部に延在する外部ベ
ース領域層を形成する工程と、 前記開口部を介して前記半導体基体に反対導電型不純物
を導入し、前記開口部の底部に延在する外部ベース領域
層と重なる内部ベース領域層を形成する工程と、 前記開口部の側壁に露出する第１の半導体膜を被覆して
ノンドープの第２の絶縁膜を形成する工程と、 前記第２の絶縁膜をエッチングして、前記第1の半導体
膜の側壁に前記第２の絶縁膜からなる側壁絶縁膜を形成
する工程と、 前記開口部を被覆して一導電型不純物が導入された第２
の半導体膜を形成する工程と、 前記側壁絶縁膜直下の外部ベース領域層に含まれる反対
導電型不純物を前記側壁絶縁膜に取り込む加熱処理を行
って、前記延在する外部ベース領域層の反対導電型不純
物濃度を低下させる工程と、 その後、新たな加熱処理により前記第２の半導体膜中の
一導電型不純物を該内部ベース領域層内に導入してエミ
ッタ領域層を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記外部ベース領域層の反対導電型不純
物はボロンであり、かつ前記第２の絶縁膜はシリコン酸
化膜であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】 前記側壁絶縁膜直下の外部ベース領域層
に含まれる反対導電型不純物を前記側壁絶縁膜に取り込
む加熱処理は、水素ガス及び酸素ガスを含む混合ガス中
で行うことを特徴とする請求項１又は２記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06017092A JP3313388B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06017092A JP3313388B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267310A JPH05267310A (ja) | 1993-10-15 |
| JP3313388B2 true JP3313388B2 (ja) | 2002-08-12 |
Family
ID=13134427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06017092A Expired - Fee Related JP3313388B2 (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313388B2 (ja) |
-
1992
- 1992-03-17 JP JP06017092A patent/JP3313388B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267310A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| EP0281235B1 (en) | Bipolar transistor fabrication utilizing cmos techniques | |
| JP3313388B2 (ja) | 半導体装置の製造方法 | |
| JP2914117B2 (ja) | 半導体装置の製造方法 | |
| JP3472623B2 (ja) | 半導体装置及びその製造方法 | |
| KR100292717B1 (ko) | 반도체장치및그제조방법 | |
| JP2000068281A (ja) | バイポーラトランジスタ半導体装置及びその製造方法 | |
| JPH0340436A (ja) | バイポーラ型半導体装置 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP3056766B2 (ja) | 半導体装置の製造方法 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0693458B2 (ja) | バイポ−ラトランジスタ | |
| JP2008159675A (ja) | 半導体装置及びその製造方法 | |
| JPH0695573B2 (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0235458B2 (ja) | ||
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH08236536A (ja) | 半導体装置およびその製造方法 | |
| JPH10335343A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |