JPH05102172A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH05102172A JPH05102172A JP28547591A JP28547591A JPH05102172A JP H05102172 A JPH05102172 A JP H05102172A JP 28547591 A JP28547591 A JP 28547591A JP 28547591 A JP28547591 A JP 28547591A JP H05102172 A JPH05102172 A JP H05102172A
- Authority
- JP
- Japan
- Prior art keywords
- base
- film
- oxide film
- polycrystalline silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高速動作が可能でかつ歩留りの高い半導体集
積回路装置の製造方法を提供することを目的とする。 【構成】 半導体基板上の第１の酸化膜１０５とベース
電極ポリシリコン１０６と第１の窒化膜１０７を選択的
に除去して溝を形成し、溝の側壁にのみベース取り出し
ポリシリコン１０９を残存させて、ボロンをイオン注入
して半導体基板に活性ベース１１３を形成するとともに
ベース取り出しポリシリコン１０９からのポロンの拡散
により不活性ベース１１４を活性ベース１１３の周辺に
形成する。
積回路装置の製造方法を提供することを目的とする。 【構成】 半導体基板上の第１の酸化膜１０５とベース
電極ポリシリコン１０６と第１の窒化膜１０７を選択的
に除去して溝を形成し、溝の側壁にのみベース取り出し
ポリシリコン１０９を残存させて、ボロンをイオン注入
して半導体基板に活性ベース１１３を形成するとともに
ベース取り出しポリシリコン１０９からのポロンの拡散
により不活性ベース１１４を活性ベース１１３の周辺に
形成する。
Description
【０００１】
【産業上の利用分野】この発明は、高集積、高速動作を
可能とするバイポーラ型の半導体集積回路装置の製造方
法に関するものである。
可能とするバイポーラ型の半導体集積回路装置の製造方
法に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の用途としては、特
に高速動作性を必要とする分野では、一般にＥＣＬ／Ｃ
ＭＬ（Emitter Coupled Logic ／ Current Mode Logic)
系のバイポーラ型半導体集積回路装置が用いられてい
る。このＥＣＬ／ＣＭＬ系回路においては、消費電力、
論理振幅を一定とした場合、回路を構成する素子、配線
の寄生容量およびトランジスタのベース抵抗、利得帯域
幅積によって動作速度が決定される。
に高速動作性を必要とする分野では、一般にＥＣＬ／Ｃ
ＭＬ（Emitter Coupled Logic ／ Current Mode Logic)
系のバイポーラ型半導体集積回路装置が用いられてい
る。このＥＣＬ／ＣＭＬ系回路においては、消費電力、
論理振幅を一定とした場合、回路を構成する素子、配線
の寄生容量およびトランジスタのベース抵抗、利得帯域
幅積によって動作速度が決定される。
【０００３】このうち、寄生容量の低減には、特くに動
作速度への寄与が大きいトランジスタのベース−コレク
タ間の接合容量を低減する事が必要である。このため、
多結晶シリコンを用いてベース電極を素子域の外部に引
き出し、ベース面積を縮小することが有効である。ま
た、多結晶シリコン抵抗および金属配線を厚い分離酸化
膜上に形成して、これらの寄生容量を低減する方法が一
般に採用されている。
作速度への寄与が大きいトランジスタのベース−コレク
タ間の接合容量を低減する事が必要である。このため、
多結晶シリコンを用いてベース電極を素子域の外部に引
き出し、ベース面積を縮小することが有効である。ま
た、多結晶シリコン抵抗および金属配線を厚い分離酸化
膜上に形成して、これらの寄生容量を低減する方法が一
般に採用されている。
【０００４】一方、ベース抵抗の低減には、不活性ベー
ス層を低抵抗化して可能な限り、エミッタを細くして、
エミッタ直下の活性ベース層の抵抗を縮少させることが
必要である。
ス層を低抵抗化して可能な限り、エミッタを細くして、
エミッタ直下の活性ベース層の抵抗を縮少させることが
必要である。
【０００５】また、利得帯域幅積の向上には、エミッタ
およびベース接合を浅接合化するとともに、コレクタの
エピタキシャル層を薄くすることが有効である。
およびベース接合を浅接合化するとともに、コレクタの
エピタキシャル層を薄くすることが有効である。
【０００６】これらの事項を実現することを目的として
提案された特願昭６２−０９５３５８号明細書に記載さ
れた先願のバイポーラ型半導体集積回路装置の製造方法
を、図４（Ａ）〜図４（Ｄ）から図７（ａ）、図７
（ｂ）について説明する。
提案された特願昭６２−０９５３５８号明細書に記載さ
れた先願のバイポーラ型半導体集積回路装置の製造方法
を、図４（Ａ）〜図４（Ｄ）から図７（ａ）、図７
（ｂ）について説明する。
【０００７】図４（Ａ）〜図４（Ｄ）は従来の第１段の
工程断面図であり、図５（Ａ）および図５（Ｂ）はその
第２段の工程断面図である。また、図６（ａ）〜図６
（ｄ）および図７（ａ）、図７（ｂ）はベースおよびエ
ミッタ領域周辺の部分詳細工程断面図である。なお、図
４および図５では、図面が煩雑になるのをさけるため、
一部の線が省略されている。
工程断面図であり、図５（Ａ）および図５（Ｂ）はその
第２段の工程断面図である。また、図６（ａ）〜図６
（ｄ）および図７（ａ）、図７（ｂ）はベースおよびエ
ミッタ領域周辺の部分詳細工程断面図である。なお、図
４および図５では、図面が煩雑になるのをさけるため、
一部の線が省略されている。
【０００８】また、図４（Ａ）に示すように、Ｐ- 型シ
リコン基板２０１上にＮ- 埋込拡散層２０２を形成した
後、このシリコン基板２０１とＮ- 型埋込拡散層２０２
上に素子分離酸化膜２０４を形成する。
リコン基板２０１上にＮ- 埋込拡散層２０２を形成した
後、このシリコン基板２０１とＮ- 型埋込拡散層２０２
上に素子分離酸化膜２０４を形成する。
【０００９】この素子分離酸化膜２０４の形成後、Ｎ-
型埋込拡散層２０２上にＮ- 型エピタキシャル層２０３
を形成し、その後Ｎ- 型エピタキシャル層２０３上と素
子分離酸化膜２０４上に約３０００Å程度酸化（図示せ
ず）した後、１０００〜２０００Åの窒化膜２０７をベ
ース電極とコレクタ電極を形成する部分に選択的に形成
する。
型埋込拡散層２０２上にＮ- 型エピタキシャル層２０３
を形成し、その後Ｎ- 型エピタキシャル層２０３上と素
子分離酸化膜２０４上に約３０００Å程度酸化（図示せ
ず）した後、１０００〜２０００Åの窒化膜２０７をベ
ース電極とコレクタ電極を形成する部分に選択的に形成
する。
【００１０】次に、図４（Ｂ）に示すように、多結晶シ
リコン２０６を選択酸化し、ベース電極多結晶シリコン
２０６ａ，２０６ｃ、コレクタ電極多結晶シリコン２０
６ｄを形成する。２０９は多結晶シリコン酸化膜であ
る。
リコン２０６を選択酸化し、ベース電極多結晶シリコン
２０６ａ，２０６ｃ、コレクタ電極多結晶シリコン２０
６ｄを形成する。２０９は多結晶シリコン酸化膜であ
る。
【００１１】次に、図４（Ｃ）に示すように、コレクタ
電極上の窒化膜２０７を選択的に除去し、コレクタ電極
多結晶シリコン２０６ｄに燐をイオン注入し、熱処理を
行なって、コレクタ抵抗低減用Ｎ- 型領域２０５を形成
する。
電極上の窒化膜２０７を選択的に除去し、コレクタ電極
多結晶シリコン２０６ｄに燐をイオン注入し、熱処理を
行なって、コレクタ抵抗低減用Ｎ- 型領域２０５を形成
する。
【００１２】その後、ベース電極多結晶２０６ａ，２０
６ｃに窒化膜を介してホウ素を１×５×１０15cm-2程度
にイオン注入を行い、９００℃程度の温度でアニールを
行なってベース電極多結晶シリコン２０６ａ，２０６ｃ
中のホウ素濃度を均一化する。
６ｃに窒化膜を介してホウ素を１×５×１０15cm-2程度
にイオン注入を行い、９００℃程度の温度でアニールを
行なってベース電極多結晶シリコン２０６ａ，２０６ｃ
中のホウ素濃度を均一化する。
【００１３】次いで、多結晶シリコン酸化膜２０９のエ
ミッタ形成領域２０９ｂを選択的に除去し、図６（ａ）
より明らかなように、内壁を酸化して２００Å程度の内
壁酸化膜２１４を形成する。
ミッタ形成領域２０９ｂを選択的に除去し、図６（ａ）
より明らかなように、内壁を酸化して２００Å程度の内
壁酸化膜２１４を形成する。
【００１４】さらに、ベース多結晶シリコン膜２０６
ａ，２０６ｃからの拡散によりＰ+ 型の不活性ベース２
１０が形成される。
ａ，２０６ｃからの拡散によりＰ+ 型の不活性ベース２
１０が形成される。
【００１５】次に、図４（Ｄ）および図６（ｂ）に示す
ように、BF2 を１〜５×１０13cm-2程度イオン注入して
活性ベース２１１を形成した後、全面に１０００Å程度
の多結晶シリコン２１６をＣＶＤで形成する。なお、図
４（Ｄ）では、ＣＶＤ酸化膜２１５は省略されている。
ように、BF2 を１〜５×１０13cm-2程度イオン注入して
活性ベース２１１を形成した後、全面に１０００Å程度
の多結晶シリコン２１６をＣＶＤで形成する。なお、図
４（Ｄ）では、ＣＶＤ酸化膜２１５は省略されている。
【００１６】次に、図６（ｃ）より明らかなように、反
応性イオンエッチングを用いて、多結晶シリコン２１６
をエッチングし、さらに内壁酸化膜２１４、酸化膜２１
５のエッチングを行い、図５（Ａ）、図６（ｃ）のよう
に、エミッタの開口を行なう。多結晶シリコン２１５は
図６（ｃ）のように、内壁のみに限り、窒化膜２０７の
開口部よりも狭いエミッタがセルフアラインで開口され
る。また、同時に図５（Ａ）のように、コレクタ多結晶
シリコン２０６ｄが露出する。
応性イオンエッチングを用いて、多結晶シリコン２１６
をエッチングし、さらに内壁酸化膜２１４、酸化膜２１
５のエッチングを行い、図５（Ａ）、図６（ｃ）のよう
に、エミッタの開口を行なう。多結晶シリコン２１５は
図６（ｃ）のように、内壁のみに限り、窒化膜２０７の
開口部よりも狭いエミッタがセルフアラインで開口され
る。また、同時に図５（Ａ）のように、コレクタ多結晶
シリコン２０６ｄが露出する。
【００１７】次に、図６（ｄ）に示すように、全面に３
０００Å程度の多結晶シリコン２１７を堆積し、その表
面を２０００Å程度酸化して酸化膜２１８を形成した
後、ヒ素を１０16cm-2程度イオン注入する。
０００Å程度の多結晶シリコン２１７を堆積し、その表
面を２０００Å程度酸化して酸化膜２１８を形成した
後、ヒ素を１０16cm-2程度イオン注入する。
【００１８】次に、図７（ａ）に示すように、ベース、
エミッタ形成領域以外の酸化膜２１８、多結晶シリコン
２１７をエッチングし、そのエッチング断面を１００Å
程度の酸化膜２２０をＣＶＤで形成する。
エミッタ形成領域以外の酸化膜２１８、多結晶シリコン
２１７をエッチングし、そのエッチング断面を１００Å
程度の酸化膜２２０をＣＶＤで形成する。
【００１９】この後、熱処理により多結晶シリコン２１
７からの拡散で活性ベース２１１にエミッタ２１２を形
成する。
７からの拡散で活性ベース２１１にエミッタ２１２を形
成する。
【００２０】次に、図７（ｂ）に示すように、エミッ
タ、ベース、コレクタの電極上の酸化膜２２０を選択的
に除去した後、全面に白金を蒸着し、熱処理を行なっ
て、多結晶シリコン２１７の表面に白金シリサイド２１
９を形成する。
タ、ベース、コレクタの電極上の酸化膜２２０を選択的
に除去した後、全面に白金を蒸着し、熱処理を行なっ
て、多結晶シリコン２１７の表面に白金シリサイド２１
９を形成する。
【００２１】酸化膜２２０上に未反応のまま残った白金
は王水によって除去する。この後、図５（Ｂ）より明ら
かなように、金属電極配線２１３の形成を行なう。
は王水によって除去する。この後、図５（Ｂ）より明ら
かなように、金属電極配線２１３の形成を行なう。
【００２２】以上のように、上記従来の製造方法によれ
ば、多結晶シリコン２０６の選択酸化領域にエミッタ２
１２を形成し、この選択酸化領域に隣接する残存した多
結晶シリコンからの拡散により、高濃度の不活性ベース
２１０を形成するので、高濃度の不活性ベース２１０
と、エミッタ２１２との間隔を著しく縮小することがで
きる。
ば、多結晶シリコン２０６の選択酸化領域にエミッタ２
１２を形成し、この選択酸化領域に隣接する残存した多
結晶シリコンからの拡散により、高濃度の不活性ベース
２１０を形成するので、高濃度の不活性ベース２１０
と、エミッタ２１２との間隔を著しく縮小することがで
きる。
【００２３】さらに、ベース領域全体の幅は最小設計寸
法の３倍でよいため、ベース、コレクタ接合容量を低減
することができる。
法の３倍でよいため、ベース、コレクタ接合容量を低減
することができる。
【００２４】加えて、エミッタ接合の殆ど全てが低濃度
の活性ベース２１１との接合であり、エミッタ幅の縮少
と相まってエミッタ、ベース接合容量も減少されるとと
もに、最大接合深さを０．３μｍ以下にすることが出来
るので、Ｎ- 型エピタキシャル層２０３を１μｍ以下ま
たはそれ以下に薄膜化することが出来、キャリアのコレ
クタ空乏層走行時間が短縮する。
の活性ベース２１１との接合であり、エミッタ幅の縮少
と相まってエミッタ、ベース接合容量も減少されるとと
もに、最大接合深さを０．３μｍ以下にすることが出来
るので、Ｎ- 型エピタキシャル層２０３を１μｍ以下ま
たはそれ以下に薄膜化することが出来、キャリアのコレ
クタ空乏層走行時間が短縮する。
【００２５】また、上述の接合容量の減少により、コレ
クタ時定数が短縮し、これらにより利得帯域幅積を向上
させることが出来る。
クタ時定数が短縮し、これらにより利得帯域幅積を向上
させることが出来る。
【００２６】さらに、上記のように、トランジスタのベ
ース抵抗、寄生容量を低減し、利得帯域幅積を向上させ
ることが出来るので、著しい高速化が出来るという特徴
を有していた。
ース抵抗、寄生容量を低減し、利得帯域幅積を向上させ
ることが出来るので、著しい高速化が出来るという特徴
を有していた。
【００２７】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法で製造された半導体集積回路装置では、不
活性ベースが分離酸化膜までに達っしているため、不活
性ベース領域の面積が活性ベース領域の面積に比較して
大きい。そのため、コレクタ−ベース間容量が大きく、
高速動作に悪影響を与える。
来の製造方法で製造された半導体集積回路装置では、不
活性ベースが分離酸化膜までに達っしているため、不活
性ベース領域の面積が活性ベース領域の面積に比較して
大きい。そのため、コレクタ−ベース間容量が大きく、
高速動作に悪影響を与える。
【００２８】また、コレクタ−ベース接合が分離酸化膜
と接しているため、接合リーク電流が大きくなり、素子
の歩留りが低くなると言う問題点があった。この接合リ
ーク電流が大きくなる理由のはっきりしたメカニズムは
わかっていないが、分離酸化膜近傍には転位や積層欠陥
などの結晶欠陥が多いため、コレクタ−ベース接合が接
することの欠陥によりリーク電流が大きくなると考えら
れている。
と接しているため、接合リーク電流が大きくなり、素子
の歩留りが低くなると言う問題点があった。この接合リ
ーク電流が大きくなる理由のはっきりしたメカニズムは
わかっていないが、分離酸化膜近傍には転位や積層欠陥
などの結晶欠陥が多いため、コレクタ−ベース接合が接
することの欠陥によりリーク電流が大きくなると考えら
れている。
【００２９】この発明は前記従来技術が持っていた問題
点のうち、コレクタ−ベース間の容量が大きいと言う点
とコレクタ−ベース接合リーク電流が大きいという問題
点について解決した半導体集積回路装置の製造方法を提
供するものである。
点のうち、コレクタ−ベース間の容量が大きいと言う点
とコレクタ−ベース接合リーク電流が大きいという問題
点について解決した半導体集積回路装置の製造方法を提
供するものである。
【００３０】
【課題を解決するための手段】この発明は前記問題点を
解決するために半導体集積回路装置の製造方法におい
て、第１の多結晶シリコンと半導体基板との間に酸化膜
を形成して選択酸化エッチングにより溝を形成した後に
第２の多結晶シリコンを形成し、再度選択酸化エッチン
グにより、溝の側壁にのみ、第２の多結晶シリコンを残
し、第２の多結晶シリコンからの拡散で不活性ベースを
形成する工程を導入したものである。
解決するために半導体集積回路装置の製造方法におい
て、第１の多結晶シリコンと半導体基板との間に酸化膜
を形成して選択酸化エッチングにより溝を形成した後に
第２の多結晶シリコンを形成し、再度選択酸化エッチン
グにより、溝の側壁にのみ、第２の多結晶シリコンを残
し、第２の多結晶シリコンからの拡散で不活性ベースを
形成する工程を導入したものである。
【００３１】
【作用】この発明によれ、半導体集積回路装置の製造方
法において、以上のような工程を導入したので、溝の側
壁のみに残存した第２の多結晶シリコンからの拡散によ
り活性ベースの周辺のみに不活性ベースが形成されるこ
とになり、コレクタ−ベース間の寄生容量が小さくな
り、したがって、前記問題点を除去することができる。
法において、以上のような工程を導入したので、溝の側
壁のみに残存した第２の多結晶シリコンからの拡散によ
り活性ベースの周辺のみに不活性ベースが形成されるこ
とになり、コレクタ−ベース間の寄生容量が小さくな
り、したがって、前記問題点を除去することができる。
【００３２】
【実施例】以下、この発明の半導体集積回路装置の製造
方法の実施例について図面に基づいて説明する。図１
（ａ）ないし図１（ｅ）はこの発明の第１の実施例の第
１段の工程断面図である。また、図２（ａ）ないし図２
（ｅ）はその第２段の工程断面図である。さらに、図３
（ａ）ないし図３（ｄ）はその第３段の工程断面図であ
る。
方法の実施例について図面に基づいて説明する。図１
（ａ）ないし図１（ｅ）はこの発明の第１の実施例の第
１段の工程断面図である。また、図２（ａ）ないし図２
（ｅ）はその第２段の工程断面図である。さらに、図３
（ａ）ないし図３（ｄ）はその第３段の工程断面図であ
る。
【００３３】まず、図１の第１段の工程から説明する。
図１（ａ）に示すように、従来技術と同工程を最初から
順次施し、半導体基板１０１に埋め込み層１０２、エピ
タキシャル層１０３、分離酸化膜１０４を形成した後、
熱酸化により厚さ２５００Å程度の第１の酸化膜１０５
を形成する。
図１（ａ）に示すように、従来技術と同工程を最初から
順次施し、半導体基板１０１に埋め込み層１０２、エピ
タキシャル層１０３、分離酸化膜１０４を形成した後、
熱酸化により厚さ２５００Å程度の第１の酸化膜１０５
を形成する。
【００３４】次に、ＣＶＤ法により厚さ３０００Å程度
のベース電極多結晶シリコン（以下、ポリシリコンと言
う）１０６を形成する。次に、このＣＶＤ法により、厚
さ１５００Å程度の第１の窒化膜１０７を形成する。
のベース電極多結晶シリコン（以下、ポリシリコンと言
う）１０６を形成する。次に、このＣＶＤ法により、厚
さ１５００Å程度の第１の窒化膜１０７を形成する。
【００３５】次に、図１（ｂ）に示すように、ホトリソ
エッチングにより前記第１の窒化膜１０７のベース形成
領域の部分を除去する。
エッチングにより前記第１の窒化膜１０７のベース形成
領域の部分を除去する。
【００３６】次に、図１（ｃ）に示すように、前記第１
の窒化膜１０７をマスクとする選択酸化により、前記ベ
ース電極ポリシリコン１０６のベース形成領域の部分を
酸化し、第１の選択酸化膜１０８を形成する。次いで、
前記ベース電極ポリシリコン１０６にボロンを１〜５×
１０15ions／cm2 程度イオン注入を行う。
の窒化膜１０７をマスクとする選択酸化により、前記ベ
ース電極ポリシリコン１０６のベース形成領域の部分を
酸化し、第１の選択酸化膜１０８を形成する。次いで、
前記ベース電極ポリシリコン１０６にボロンを１〜５×
１０15ions／cm2 程度イオン注入を行う。
【００３７】次に、図１（ｄ）に示すように、エッチン
グにより、前記第１の選択酸化膜１０８を除去した後に
異方性エッチングにより、前記第１の酸化膜１０５のベ
ース形成領域の部分を除去する。
グにより、前記第１の選択酸化膜１０８を除去した後に
異方性エッチングにより、前記第１の酸化膜１０５のベ
ース形成領域の部分を除去する。
【００３８】次に、図１（ｅ）に示すように、ＣＶＤ法
により、厚さ１５００Å程度にボロンを１×１０19ions
／cm2 程度含んだベース取り出しポリシリコン１０９お
よび厚さ１０００Å程度の第２の窒化膜１１０を形成す
る。
により、厚さ１５００Å程度にボロンを１×１０19ions
／cm2 程度含んだベース取り出しポリシリコン１０９お
よび厚さ１０００Å程度の第２の窒化膜１１０を形成す
る。
【００３９】次に、第２段の工程段階に入り、図２
（ａ）に示すように、異方性エッチングにより、前記第
２の窒化膜１１０を溝の側壁のみを残して除去する。
（ａ）に示すように、異方性エッチングにより、前記第
２の窒化膜１１０を溝の側壁のみを残して除去する。
【００４０】次に、図２（ｂ）に示すように、前記第２
の窒化膜１１０をマスクとする選択酸化により、第２の
選択酸化膜１１１を形成する。
の窒化膜１１０をマスクとする選択酸化により、第２の
選択酸化膜１１１を形成する。
【００４１】次に、図２（ｃ）に示すように、エッチン
グにより、前記第２の窒化膜１１０を除去する。
グにより、前記第２の窒化膜１１０を除去する。
【００４２】次に、図２（ｄ）に示すように、エッチン
グにより、前記第２の選択酸化膜１１１を除去する。
グにより、前記第２の選択酸化膜１１１を除去する。
【００４３】次に、ボロンを１〜５×１０13ions／cm2
程度イオン注入し、活性ベース１１３を形成し、前記ベ
ース取り出しポリシリコン１０９からのボロンの拡散に
より、不活性ベース１１４を形成する。
程度イオン注入し、活性ベース１１３を形成し、前記ベ
ース取り出しポリシリコン１０９からのボロンの拡散に
より、不活性ベース１１４を形成する。
【００４４】次に、図２（ｅ）に示すように、熱酸化に
より、厚さ５００Å程度のキャップ酸化膜１１５を形成
する。
より、厚さ５００Å程度のキャップ酸化膜１１５を形成
する。
【００４５】次に、図３に示す第３段の工程段階に入
り、図３（ａ）に示すように、ＣＶＤにより、厚さ３０
００Å程度の埋め込み酸化膜１１６を形成する。
り、図３（ａ）に示すように、ＣＶＤにより、厚さ３０
００Å程度の埋め込み酸化膜１１６を形成する。
【００４６】次に、図３（ｂ）に示すように、反応性イ
オンエッチングにより、前記埋め込み酸化膜１１６およ
び前記キャップ酸化膜１１５をエッチングし、エミッタ
の開口を行なう。
オンエッチングにより、前記埋め込み酸化膜１１６およ
び前記キャップ酸化膜１１５をエッチングし、エミッタ
の開口を行なう。
【００４７】次に、図３（ｃ）に示すように、ＣＶＤに
より、厚さ３０００Å程度のエミッタ電極ポリシリコン
１１７を形成した後、ヒ素を１×１０16ions／cm2 程度
イオン注入する。
より、厚さ３０００Å程度のエミッタ電極ポリシリコン
１１７を形成した後、ヒ素を１×１０16ions／cm2 程度
イオン注入する。
【００４８】次に、図３（ｅ）に示すように、熱処理に
より、前記エミッタ電極ポリシリコン１１７からのヒ素
の拡散でエミッタ１１８を形成する。
より、前記エミッタ電極ポリシリコン１１７からのヒ素
の拡散でエミッタ１１８を形成する。
【００４９】
【発明の効果】以上詳細に説明したように、この発明に
よれば、第１のポリシリコンと基板の間に酸化膜を形成
し、選択、酸化、エッチングにより、溝を形成した後、
第２のポリシリコンを形成し、再度選択酸化により、溝
の側壁のみに第２のポリシリコンを残して第２のポリシ
リコンからの拡散で不活性ベースを活性ベースの周辺の
みに形成するようにしたので、コレクタ−ベース間の寄
生容量が小さく高速動作が可能であり、また、コレクタ
−ベース間のリーク電流が少なく歩留りの高い半導体集
積回路装置を製造することが出来る。
よれば、第１のポリシリコンと基板の間に酸化膜を形成
し、選択、酸化、エッチングにより、溝を形成した後、
第２のポリシリコンを形成し、再度選択酸化により、溝
の側壁のみに第２のポリシリコンを残して第２のポリシ
リコンからの拡散で不活性ベースを活性ベースの周辺の
みに形成するようにしたので、コレクタ−ベース間の寄
生容量が小さく高速動作が可能であり、また、コレクタ
−ベース間のリーク電流が少なく歩留りの高い半導体集
積回路装置を製造することが出来る。
【図１】この発明の半導体集積回路装置の製造方法の一
実施例の第１段の工程断面図。
実施例の第１段の工程断面図。
【図２】同上実施例の第２段の工程断面図。
【図３】同上実施例の第３段の工程断面図。
【図４】従来の半導体集積回路装置の製造方法の第１段
の工程断面図。
の工程断面図。
【図５】従来の半導体集積回路装置の製造方法の第２段
の工程断面図。
の工程断面図。
【図６】従来の半導体集積回路装置の製造方法の前段の
部分の詳細工程断面図。
部分の詳細工程断面図。
【図７】従来の半導体集積回路装置の製造方法の後段の
部分の詳細工程断面図。
部分の詳細工程断面図。
１０１ 基板 １０２ 埋め込み層 １０３ エピタキシャル層 １０４ 分離酸化膜 １０５ 第１の酸化膜 １０６ ベース電極ポリシリコン １０７ 第１の窒化膜 １０８ 第１の選択酸化膜 １０９ ベース取り出しポリシリコン １１０ 第２の窒化膜 １１１ 第２の選択酸化膜 １１３ 活性ベース １１４ 不活性ベース １１５ キャップ酸化膜 １１６ 埋め込み酸化膜 １１７ エミッタ電極ポリシリコン
Claims (1)
- 【請求項１】 第１の導電型を有する半導体基板の主表
面に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に前記半導体基板とは逆の第２の導
電形を有する第１の多結晶シリコン膜を形成する工程
と、 前記第１の多結晶シリコン膜上に第１の耐酸化性膜を形
成した後この第１の耐酸化性膜の一部を除去する工程
と、 前記第１の耐酸化性膜をマスクとする選択酸化により前
記第１の多結晶シリコン膜を酸化し、第１の選択酸化膜
を形成する工程と、 前記第１の選択酸化膜を除去してこの第１の選択酸化膜
を除去した部分の前記第１の絶縁膜を除去する工程と、 第２の多結晶シリコン膜を形成した後に第２の耐酸化性
膜を形成して異方性エッチングにより、前記第２の耐酸
化性膜を溝の側壁のみに残して除去する工程と、 前記第２の耐酸化性膜をマスクとする選択酸化により前
記第２の多結晶シリコン膜を酸化し、第２の選択酸化膜
を形成した後この第２の選択酸化膜を除去する工程と、 イオン注入により活性ベースを形成するとともに前記第
２の多結晶シリコンからの不純物の拡散により前記活性
ベースの周辺に不活性ベースを形成する工程と、 よりなる半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547591A JPH05102172A (ja) | 1991-10-07 | 1991-10-07 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547591A JPH05102172A (ja) | 1991-10-07 | 1991-10-07 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102172A true JPH05102172A (ja) | 1993-04-23 |
Family
ID=17692002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28547591A Pending JPH05102172A (ja) | 1991-10-07 | 1991-10-07 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015202176A1 (de) | 2014-02-07 | 2015-10-01 | Ngk Spark Plug Co., Ltd. | Gasdetektor |
-
1991
- 1991-10-07 JP JP28547591A patent/JPH05102172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015202176A1 (de) | 2014-02-07 | 2015-10-01 | Ngk Spark Plug Co., Ltd. | Gasdetektor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| AU601575B2 (en) | High performance sidewall emitter transistor | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH0241170B2 (ja) | ||
| JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JP3121636B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2918248B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3190324B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JPH0582537A (ja) | 半導体集積回路装置の製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05326538A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH06124958A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH05326689A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0684930A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05190782A (ja) | バイポーラ型半導体集積回路装置およびその製造方法 |