JPH0582537A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 エミッタ・ベース間の耐圧劣化の防止と歩留
りの向上と製造コストの低減を期す半導体集積回路装置
の製造方法を提供することを目的とする。 【構成】 エミッタ形成領域の多結晶シリコン酸化膜と
窒化膜を選択的に除去して、硼素をドープしたＢＳＧを
内壁面に形成後、熱処理を行って、多結晶シリコンとＢ
ＳＧから硼素の拡散を行って、活性ベースと不活性ベー
スとの間に、活性ベースより濃度が高く、不活性ベース
より濃度が低いリンクベースを形成するようにしたもの
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高集積，高速動作を
可能とするバイポーラ型の半導体集積回路装置の製造方
法に関するものである。

【０００２】

【従来の技術】半導体集積回路装置の用途として特に高
速動作を必要とする分野では、一般にＥＣＬ／ＣＭＬ
（Emitter Coupled Logic／Carrent Mode Logic）系の
バイポーラ型半導体集積回路装置が用いられている。

【０００３】ＥＣＬ／ＣＭＬ系回路においては、消費電
力、論理振幅を一定とした場合、回路を構成する素子、
配線の寄生容量およびトランジスタのベース抵抗、利得
帯域積によって動作速度が決定される。

【０００４】このうち、寄生容量の低減には、特に動作
速度への寄与が大きいトランジスタのベース・コレクタ
間の接合容量を低減することが必要である。

【０００５】このためには、多結晶シリコンを用いてベ
ース電極を素子領域の外部に引き出し、ベース面積を縮
小することが有効である。

【０００６】また、多結晶シリコン抵抗および金属配線
を厚い分離酸化膜上に形成して、これらの寄生容量を低
減する方法が一般に採用されている。

【０００７】一方、ベース抵抗の低減には、不活性ベー
ス層を低抵抗化して可能な限り、エミッタを細くして、
エミッタ直下の活性ベース層の抵抗を減少させることが
必要である。

【０００８】また、利得帯域幅積の向上には、エミッタ
およびベース接合を浅接合化するとともに、コレクタの
エピタキシャル層を薄くすることが有効である。

【０００９】これらの事項を実現することを目的として
提案された特開昭６３−２６１７４６号公報に記載され
たバイポーラ型半導体集積回路装置の製造方法を図１１
〜図１４について説明する。

【００１０】図１１（Ａ）〜図１１（Ｄ）は従来の製造
方法の第１段の工程断面図であり、図１２（Ａ），図１
２（Ｂ）は第２段の工程断面図である。

【００１１】また、図１３（ａ）〜図１３（ｄ）は従来
の部分詳細の第１段の工程断面図であり、図１４
（ａ），図１４（ｂ）はその第２段の部分詳細の工程断
面図である。なお、図１１，図１２では、図面が煩雑に
なるのを避けるために、一部の膜が省略されている。

【００１２】まず、図１１（Ａ）に示すように、Ｐ^- 型
のシリコン基板２０１上にＮ⁺ 型埋込拡散層２０２を形
成した後、このシリコン基板２０１とＮ⁺ 型埋込拡散層
２０２上に素子分離酸化膜２０４を形成する。

【００１３】この素子分離酸化膜２０４の形成後、Ｎ⁺
型埋込拡散層２０２上にＮ^- 型エピタキシャル層２０３
を形成し、その後、エピタキシャル層２０３上および素
子分離酸化膜２０４上に約３０００Åの多結晶シリコン
２０６を形成し、この多結晶シリコン２０６の表面を２
０００Å程度酸化（図示せず）した後、１０００〜２０
００Åの窒化膜２０７をベース電極およびコレクタ電極
を形成する部分に選択的に形成する。

【００１４】次に、図１１（Ｂ）に示すように、多結晶
シリコン２０６を選択酸化し、ベース電極多結晶シリコ
ン２０６ａ，２０６ｃ、コレクタ電極多結晶シリコン２
０６ｄを形成する。

【００１５】次に、図１１（Ｃ）に示すように、コレク
タ電極上の窒化膜２０７を選択的に除去し、コレクタ電
極多結晶シリコン２０６ｄにリンイオン注入し、熱処理
を行って、コレクタ抵抗低減用Ｎ⁺ 型領域２０５を形成
する。

【００１６】その後、ベース電極多結晶シリコン２０６
ａ，２０６ｃに窒化膜を介して硼素を１〜５×１０¹⁵cm
^-2程度にイオン注入を行い、９００℃程度の温度でアニ
ールを行って、ベース電極多結晶シリコン２０６ａ，２
０６ｃ中の硼素濃度を均一化する。

【００１７】次いで、多結晶シリコン酸化膜２０９のエ
ミッタ形成領域２０９ｂを選択的に除去し、図１３
（ａ）より明らかなように、内壁を酸化して、２００Å
程度の内壁酸化膜２１４を形成する。

【００１８】さらに、ベース多結晶シリコン２０６ａ，
２０６ｃからの拡散により、Ｐ⁺ 型の不活性ベース２１
０が形成される。

【００１９】次に、図１１（Ｄ）および図１３（ｂ）に
示すように、ＢＦ₂を１〜５×10¹³cm^-2程度イオン注入
して活性ベース２１１を形成した後、全面に１０００Å
程度の酸化膜２１５と２０００Å程度の多結晶シリコン
２１６をＣＶＤで形成する。なお、図１１（Ｄ）では、
ＣＶＤ酸化膜２１５は省略されている。

【００２０】次に、図１３（ｃ）より明らかなように、
反応性イオンエッチングを用いて、多結晶シリコン２１
６をエッチングし、さらに、内壁酸化膜２１４，酸化膜
２１５のエッチングを行い、図１２（Ａ），図１３
（ｃ）のように、エミッタの開口を行う。

【００２１】多結晶シリコン２１６とＣＶＤによる酸化
膜２１５は図１３（ｃ）のように、側壁のみに残り、窒
化膜２０７の開口部よりも狹いエミッタがセルフアライ
ンで開口される。

【００２２】また、同時に、図１２（Ａ）のように、コ
レクタ多結晶シリコン２０６ｄが露出する。

【００２３】次に、図１３（ｄ）に示すように、全面に
３０００Å程度の多結晶シリコン２１７を堆積し、その
表面を２０００Å程度酸化して、酸化膜２１８を形成し
た後、砒素を１０¹⁶cm^-2程度イオン注入する。

【００２４】次に、図１４（ａ）に示すように、ベース
・エミッタ形成領域以外の酸化膜２１８，多結晶シリコ
ン２１７をエッチングし、そのエッチング断面を１００
Å程度酸化し、ベース電極上の窒化膜２０７を除去し、
全表面に２０００Å程度の酸化膜２２０をＣＶＤで形成
する。

【００２５】この後、熱処理により、多結晶シリコン２
１７からの拡散で活性ベース２１１中にエミッタ２１２
を形成する。

【００２６】次に、図１２（Ｂ），図１４（ｂ）に示す
ように、エミッタ，ベース，コレクタの電極上の酸化膜
２２０を選択的に除去した後、全面に白金を蒸着し、熱
処理を行って、多結晶シリコン２１７の表面に白金シリ
サイド２１９を形成する。

【００２７】次に、酸化膜２２０上に未反応のまま残っ
た白金は王水によって除去する。この後、図１２（Ｂ）
より明らかなように、金属電極配線２１３の形成を行
う。

【００２８】以上のように、上記従来の製造方法によれ
ば、多結晶シリコン２０６の選択酸化領域にエミッタ２
１２を形成し、この選択酸化領域に隣接する残存した多
結晶シリコンからの拡散により、高濃度の不活性ベース
２１０を形成するので、高濃度の不活性ベース２１０
と、エミッタ２１２との間隔を著しく縮小することがで
き、また、最小設計寸法よりも狹いエミッタを容易に形
成することができる。

【００２９】さらに、ベース領域全体の幅は最小設計寸
法の３倍でよいため、ベース，コレクタ接合容量を低減
することができる。

【００３０】加えて、エミッタ接合の殆ど全てが低濃度
の活性ベース２１１との接合であり、エミッタ幅の縮小
と相まってエミッタ・ベース接合容量も減少されるとと
もに、最大接合深さを0.３μｍ以下にすることができる
ので、Ｎ^- 型エピタキシャル層２０３を１μｍまたはそ
れ以下に薄膜化することができ、キャリアのコレクタ空
乏層走行時間が短縮する。

【００３１】また、上記接合容量の減少により、コレク
タ時定数、エミッタ時定数が短縮し、これらにより、利
得帯域幅積を向上させることができる。

【００３２】さらに、上記のように、トランジスタのベ
ース抵抗、寄生容量を低減し、利得帯域幅積を向上させ
ることができるので、著しい高速化を達成することがで
きるという特徴を有していた。

【００３３】

【発明が解決しようとする課題】しかしながら、上記の
ような半導体集積回路装置の製造方法で製造された半導
体集積回路装置では、不活性ベース２１０がエミッタ２
１２に接触した場合、エミッタ・ベース間耐圧が劣化し
てしまい、回路動作が不可能になる。

【００３４】逆に、不活性ベース２１０が活性ベース２
１１から離れてしまった場合も、トランジスタ動作が不
可能となり、回路が動作しなくなる。

【００３５】そのため、これらのことが起こらないよう
に、不活性ベース２１０がエミッタ２１２に接触せず
に、活性ベース２１１に接触するように、条件を設定し
て製造を行うが、ばらつきによる不活性ベース２１０の
位置ずれにより、歩留りが低くなり、製造コストが増大
するという問題点があった。

【００３６】請求項１の発明は前記従来技術が持ってい
る問題点のうち、歩留りが低いという問題点のうち、製
造上のばらつきによる不活性ベースの位置のずれにより
エミッタ・ベース間の接合耐圧が劣化し、回路が動作し
なくなるという問題点について解決した半導体集積回路
装置の製造方法を提供するものである。

【００３７】請求項２の発明は前記従来技術が持ってい
る問題点のうち、歩留りが低いという問題点と、製造上
のばらつきによる不活性ベースの位置のずれにより、エ
ミッタ・ベース間の接合耐圧が劣化して回路が動作しな
くなるという問題点について解決した半導体集積回路装
置の製造方法を提供するものである。

【００３８】

【課題を解決するための手段】請求項１の発明は前記問
題点を解決するために、半導体集積回路装置の製造方法
において、耐酸化性膜のひさしをマスクとして、反応性
イオンエッチングにより、ベース領域上に形成した選択
酸化膜の活性ベース上の部分だけを除去して熱処理によ
り不純物を拡散することにより、活性ベースの周囲にリ
ンクベースをセルフアラインで形成する工程を導入した
ものである。

【００３９】請求項２の発明は前記問題点を解決するた
めに、半導体集積回路装置の製造方法において、ベース
領域上に形成した選択酸化膜からの不純物の拡散によっ
て活性ベースを形成した後、この活性ベース上の選択酸
化膜を除去する工程と、残った選択酸化膜からさらに不
純物の拡散を行ってリンクベースを形成する工程とを導
入したものである。

【００４０】

【作用】請求項１の発明によれば、半導体集積回路装置
の製造方法において、以上のような工程を導入したの
で、ベース領域上の選択酸化膜の活性ベースの部分だけ
を除去して熱処理を施すことにより、不純物が活性ベー
スの周囲に拡散されて、リンクベースがセルフアライン
で形成されることになり、したがって、前記問題点が除
去できる。

【００４１】請求項２の発明によれば、半導体集積回路
装置の製造方法において、以上のような工程を導入した
ので、活性ベース上の残存した選択酸化膜からの不純物
の拡散を行うと、リンクベースが形成され、このリンク
ベースを形成することにより、活性ベース，リンクベー
ス，不活性ベースをセルフアラインで形成されることに
なり、したがって、前記問題点を除去できる。

【００４２】

【実施例】以下、この発明の半導体集積回路装置の製造
方法の実施例について図面に基づき説明する。図１〜図
３はその第１実施例の工程断面図であり、図１（ａ）〜
図１（ｄ）はその第１段の工程断面図、図２（ａ）〜図
２（ｄ）はその第２段の工程断面図、図３（ａ），図３
（ｂ）はその第３段の工程断面図である。

【００４３】まず、図１（ａ）は図１１（ａ）で示した
従来例と同様にＰ型のシリコン基板２０１に素子分離酸
化膜２０４を形成する。この素子分離酸化膜２０４の形
成後、シリコン基板２０１および素子分離酸化膜２０４
上に多結晶シリコン２０６を形成し、この多結晶シリコ
ン２０６上に２０００Å程度の多結晶シリコン酸化膜２
０６ｅを形成し、１０００〜２０００Å程度の窒化膜１
０３を形成し、エミッタ形成領域の多結晶シリコン酸化
膜２０６ｅを選択的に除去する工程までが終了した状態
を示している。なお、図１３（ａ）で示した内壁酸化膜
２１４を形成する前の工程までを示している。

【００４４】次に、図１（ｂ）に示すように、全面に厚
さ１０００Åで硼素を１〜８×10¹⁸ions cm^-3ドープし
たボロンシリカガラス（以下、ＢＳＧという）１０２を
ＣＶＤで形成する。

【００４５】次に、図１（ｃ）に示すように、窒化膜１
０３をマスクにして、反応性イオンエッチングによりＢ
ＳＧ１０２をエッチングする。

【００４６】次に、図１（ｄ）に示すように、９００
℃，３０分程度の熱処理により多結晶シリコン２０６お
よびＢＳＧ１０２から硼素の拡散を行い、不活性ベース
１０５とリンクベースを形成する。

【００４７】このとき、多結晶シリコン２０６中には、
硼素が５×１０¹⁹ ions cm^-3程度含まれており、ＢＳＧ
１０２中には１〜８×１０¹⁸ ions cm^-3程度含まれてい
るため、リンクベース１０６中の硼素濃度の方が不活性
ベース１０５中の硼素濃度よりも低くなっている。

【００４８】次に、第２段の工程に入り、図２（ａ）に
示すように、エッチングにより、ＢＳＧ１０２の除去を
行う。

【００４９】次に、図２（ｂ）に示すように、内壁を酸
化して、２００Å程度の内壁酸化膜１０７を形成する。
続いて、窒化膜２０７をマスクにして、硼素を不純物と
して、１〜５×１０¹³ ions cm^-2程度イオン注入して、
活性ベース１０８を形成する。

【００５０】次に、図２（ｃ）に示すように、全面に１
０００Å程度の酸化膜１０９をＣＶＤにより形成する。

【００５１】次に、図２（ｄ）に示すように、全面に２
０００Å程度の多結晶シリコン１１０をＣＶＤで形成す
る。

【００５２】次に、第３段の工程に入り、図３（ａ）に
示すように、反応性イオンエッチングを用いて、多結晶
シリコン１１０をエッチングし、さらに、酸化膜１０９
と内壁酸化膜１０７のエッチングを行い、エミッタの開
口を行う。

【００５３】次に、図３（ｂ）に示すように、全面に３
０００Å程度の多結晶シリコン１１１を形成し、表面を
２００Å程度酸化した後、砒素を１０¹⁶cm^-2程度イオン
注入する。

【００５４】次に、多結晶シリコン１１１，窒化膜２０
７をエッチングして、熱処理により、多結晶シリコン１
１１からの拡散で活性ベース１０８中にエミッタ１１３
を形成する。その後、全面にＣＶＤ酸化膜１１６を形成
する。

【００５５】次に、この発明の第２実施例について図４
（ａ）〜図４（ｄ）および図５（ａ）〜図５（ｄ）によ
り説明する。図４（ａ）〜図４（ｄ）はその第１段の工
程断面図であり、図５（ａ）〜図５（ｄ）はその第２段
の工程断面図である。

【００５６】この第２実施例において、図１〜図３で示
した上記第１実施例と同一部分には、同一符号を付して
述べる。まず、図４（ａ）は図１（ａ）の場合と同様
に、図１（ａ）で述べたのと同様の工程を最初から順に
施し、エミッタ形成領域の多結晶シリコン酸化膜を選択
的に除去する工程までが終了した状態である。

【００５７】次に、図４(b) に示すように、全面に厚さ
１０００Åでボロンを１〜８×10¹⁸ions cm^-3ドープし
たＢＳＧ１０２をＣＶＤで形成する。

【００５８】次に、図４（ｃ）に示すように、窒化膜２
０７をマスクとして、反応性イオンエッチングにより、
ＢＳＧ１０２をエッチングして窒化膜２０７の上面から
除去する。

【００５９】次に、図４（ｄ）に示すように、９００
℃，３０分程度の熱処理により、多結晶シリコン２０６
およびＢＳＧ１０２からボロンの拡散を行い、不活性ベ
ース１０５，リンクベース１２６を形成する。

【００６０】このとき、多結晶シリコン２０６中にはボ
ロンが５×１０¹⁹ ions cm^-3程度含まれており、ＢＳＧ
１０２中には、１〜８×１０¹⁸ ions ／cm³ 程度含まれ
ているため、リンクベース１０６中のボロン濃度の方が
不活性ベース１０５中のボロン濃度よりも低くなってい
る。

【００６１】次に、第２段の工程段階に入り、図５
（ａ）に示すように、内壁を酸化して、２００Å程度の
内壁酸化膜１０７を形成する。次に、窒化膜２０７をマ
スクにして、ボロンを１〜５×１０¹³ ions cm^-2程度イ
オン注入して、活性ベース１０８を形成する。

【００６２】次に、図５（ｂ）に示すように、全面に２
０００Å程度の厚さの多結晶シリコン１０９をＣＶＤで
形成する。

【００６３】次に、図５（ｃ）に示すように、反応性イ
オンエッチングを用いて、多結晶シリコン１０９をエッ
チングして、窒化膜２０７上の多結晶シリコン１０９を
除去するとともに、内壁酸化膜１０７のエッチングを行
い、エミッタの開口を行う。

【００６４】次に、図５（ｄ）に示すように、全面に３
０００Å程度の多結晶シリコン１１０を形成し、表面を
２００Å程度酸化した後、砒素を１０¹⁶cm^-2程度イオン
注入する。

【００６５】次に、多結晶シリコン１１０，窒化膜２０
７をエッチングし、熱処理により、多結晶シリコン１１
０からの拡散で活性ベース１０８中にエミッタ１１３を
形成する。その後、全面にＣＶＤ酸化膜１１６を形成す
る。

【００６６】次に、この発明の第３の実施例について図
面に基づき説明する。図６〜図８はその工程断面図であ
り、図６（ａ）〜図６（ｄ）はその第１段の工程断面図
を示し、図７（ａ）〜図７（ｄ）はその第２段の工程断
面図であり、さらに図８（ａ），図８（ｂ）はその第３
段の工程断面図である。これらの図６〜図８において、
図１〜図５と同一部分には同一符号を付して述べる。

【００６７】まず、図６（ａ）は上記図１（ａ）および
図４（ａ）の場合と同様であり、これらの図１（ａ），
図４（ａ）と同一部分には同一符号を付すのみにとどめ
るが、エミッタ形成領域の多結晶シリコン酸化膜２０６
ｅを選択的に除去する工程までが終了した状態を示して
おり、従来例の図１３（ａ）の内壁酸化膜２１４を形成
する前の工程の前までの状態を示している。

【００６８】次に、図６（ｂ）に示すように、全面に厚
さ１０００Åで硼素を１〜８×10¹⁸ions cm^-3ドープし
たＢＳＧ１０２をＣＶＤで形成する。続いて、１０００
℃，１０分程度の熱処理を行い、多結晶シリコン２０６
およびＢＳＧ１０２から硼素の拡散を行い、活性ベース
１０８および不活性ベース１０５を形成する。

【００６９】次に、図６（ｃ）に示すように、窒化膜２
０７をマスクにして、反応性イオンエッチングにより、
ＢＳＧ１０２をエッチングして、窒化膜２０７上のＢＳ
Ｇ１０２を除去する。

【００７０】次に、１０００℃，１０分程度の熱処理に
より、ＢＳＧ１０２からさらに硼素の拡散を行い、図６
（ｄ）に示すように、リンクベース１０６を形成する。

【００７１】このとき、多結晶シリコン２０６中には、
硼素が５×１０¹⁹ ions cm^-3程度含まれており、ＢＳＧ
１０２中には、１〜８×１０¹⁸ ions cm^-3程度含まれて
いるため、リンクベース１０６中の硼素濃度の方が不活
性ベース１０５の中の硼素濃度よりも低くなっている。

【００７２】さらに、同じＢＳＧ１０２からの硼素の拡
散により、活性ベース１０８およびリンクベース１０６
を形成しているが、リンクベース１０６の形成のための
熱処理の方が長いため、活性ベース１０８の中の硼素濃
度よりも、リンクベース１０６中の硼素濃度の方が高く
なっている。

【００７３】次に、第２段の工程に入り、図７（ａ）に
示すように、エッチングにより、ＢＳＧ１０２を全部除
去して、図７（ｂ）に示すように、内壁を酸化して、内
壁酸化膜１０７を形成する。

【００７４】次に、図７（ｃ）に示すように、全面に１
０００Å程度の酸化膜１０９をＣＶＤで形成する。続い
て、図７（ｄ）に示すように、全面に２０００Å程度の
多結晶シリコン１１０をＣＶＤで形成して、図８
（ａ），図８（ｂ）で示す第３段の工程に入る。

【００７５】この第３段の工程に入ると、図８（ａ）に
示すように、窒化膜２０７をマスクとして、反応性イオ
ンエッチングにより、多結晶シリコン１１０，酸化膜１
０９および内壁酸化膜１０７のエッチングを行い、エミ
ッタの開口を行う。

【００７６】次に、図８（ｂ）に示すように、全面に３
０００Å程度の多結晶シリコン１１１を形成して、その
表面を２００Å程度酸化した後、硼素を１×10¹⁶ ions
cm^-2程度イオン注入する。

【００７７】次に、多結晶シリコン１１１の表面の酸化
膜とこの多結晶シリコン１１１と窒化膜２０７をエッチ
ングし、熱処理により、多結晶シリコン１１１からの拡
散で活性ベース１０８の中にエミッタ１１３を形成す
る。その後、全面にＣＶＤ酸化膜１１６を形成する。

【００７８】次に、この発明の第４の実施例について説
明する。図９（ａ）〜図９（ｄ）はその第１段の工程断
面図であり、図１０（ａ）〜図１０（ｄ）はその第２段
の工程断面図である。この図９，図１０において、図６
〜図８と同一部分には同一符号を付して述べる。

【００７９】まず、図９（ａ）は第３の実施例の図６
（ａ）と同じであり、図１３（ａ）で示した従来例の内
壁酸化膜２１４の形成する工程の前までの状態を示す。

【００８０】次に、図９（ｂ）に示すように、全面に厚
さ１０００Åで硼素を１〜８×10¹⁸ions cm^-3ドープし
たＢＳＧ１０２をＣＶＤで形成し、続いて、１０００
℃，１０分程度の熱処理により、多結晶シリコン２０６
およびＢＳＧ１０２からの硼素の拡散を行い、活性ベー
ス１０８および不活性ベース１０５を形成する。

【００８１】次に、図９（ｃ）に示すように、窒化膜２
０７をマスクとして、反応性イオンエッチングにより、
ＢＳＧ１０２をエッチングする。

【００８２】次に、１０００℃，１０分程度の熱処理に
より、図９（ｄ）に示すように、ＢＳＧ１０２からさら
に硼素の拡散を行い、リンクベース１０６を形成する。

【００８３】このとき、多結晶シリコン２０６中には、
硼素が５×１０¹⁹ ions cm^-3程度含まれており、ＢＳＧ
１０２中には、１〜８×１０¹⁸ ions cm^-3程度の硼素が
含まれており、したがって、リンクベース１０６中の硼
素濃度の方が不活性ベース１０５中の硼素濃度よりも低
くなっている。

【００８４】さらに、同じＢＳＧ１０２からの硼素の拡
散により、活性ベース１０８およびリンクベース１０６
を形成しているが、リンクベース１０６の形成のための
熱処理の方が長いため、活性ベース１０８中の硼素濃度
よりもリンクベース１０６中の硼素濃度の方が高くなっ
ている。

【００８５】次に、第２段の工程に入り、図１０（ａ）
に示すように、内壁を酸化して、内壁酸化膜１０７を形
成し、次いで、図１０（ｂ）に示すように、全面に２０
００Å程度の多結晶シリコン１０９をＣＶＤで形成す
る。

【００８６】次に、図１０（ｃ）に示すように、窒化膜
２０７をマスクとして反応性イオンエッチングにより多
結晶シリコン１０９と内壁酸化膜１０７のエッチングを
行い、エミッタの開口を行うとともに、窒化膜２０７上
の多結晶シリコン１０９を除去する。

【００８７】次に、図１０（ｄ）に示すように、全面に
３０００Å程度の多結晶シリコン１１０を形成し、表面
を２００Å程度酸化した後、硼素を１×１０¹⁶ ions cm
^-2程度イオン注入する。

【００８８】次に、多結晶１１０，窒化膜２０７をエッ
チングした後、熱処理を施すことにより、多結晶シリコ
ン１１０からの拡散により、活性ベース１０８中にエミ
ッタ１１３を形成する。その後、全面にＣＶＤ酸化膜１
１６を形成する。

【００８９】

【発明の効果】以上詳細に説明したように、請求項１の
発明によれば、セルフアラインにより、ＢＳＧからの拡
散で活性ベースと不活性ベースの間に、活性ベースより
も濃度が高く、不活性ベースよりも濃度が低いリンクベ
ースを形成するようにしたので、製造上のばらつきによ
り、エミッタ・ベース間耐圧が劣化したり、トランジス
タの動作が不可能にならないばかり、歩留りが向上し、
製造コストの低い半導体集積回路装置を製造することが
できる。

【００９０】また、請求項２の発明によれば、セルフア
ラインにより、ＢＳＧからの拡散で活性ベースよりも濃
度が高く、不活性ベースよりも濃度が低いリンクベース
を形成するようにしたので、製造上のばらつきにより、
不活性ベースの位置がずれても、エミッタ・ベース間耐
圧が劣化したり、トランジスタ動作が不可能にならな
い。

【００９１】また、リンクベースと活性ベースを同じＢ
ＳＧからの拡散で形成しているため、リンクベースと活
性ベースの相対的な位置ずれは、全くなくなり、製造上
の影響を受けなくなり、したがって、歩留りの良い製造
コストの低い半導体集積回路装置を製造することができ
る。

【図面の簡単な説明】

【図１】この発明の半導体集積回路装置の製造方法の第
１実施例の第１段の工程断面図。

【図２】同上第１実施例の第２段の工程断面図。

【図３】同上第１実施例の第３段の工程断面図。

【図４】この発明の第２実施例の第１段の工程断面図。

【図５】同上第２実施例の第２段の工程断面図。

【図６】この発明の第３実施例の第１段の工程断面図。

【図７】同上第３実施例の第２段の工程断面図。

【図８】同上第３実施例の第３段の工程断面図。

【図９】この発明の第４実施例の第１段の工程断面図。

【図１０】同上第４実施例の第２段の工程断面図。

【図１１】従来の半導体集積回路装置の製造方法の第１
段の工程断面図。

【図１２】同上従来の第２段の工程断面図。

【図１３】同上従来の部分的に詳細に示す第１段の工程
断面図。

【図１４】同上従来の部分的に詳細に示す第２段の工程
断面図。

【符号の説明】

１０２ ＧＳＰ １０５ 不活性ベース １０６ リンクベース １０７ 内壁酸化膜 １０８ 活性ベース １０９ 酸化膜 １１０ 多結晶シリコン １１１ 多結晶シリコン １１３ エミッタ １１６ ＣＶＤ酸化膜 ２０１ シリコン基板 ２０４ 素子分離酸化膜 ２０６ 多結晶シリコン ２０６ｅ 多結晶シリコン酸化膜 ２０７ 窒化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１の導電型を有する半導体基板の主表
   面に、第１の多結晶シリコンを形成する工程と、 上記第１の導電型とは逆の第２の導電型の不純物を、上
   記第１の多結晶シリコンに導入する工程と、 上記第１の多結晶シリコン上に、耐酸化性膜を形成して
   この耐酸化性膜の一部を除去する工程と、 上記耐酸化性膜を保護膜とした選択酸化により、上記第
   １の多結晶シリコンの一部を酸化し、選択酸化膜を上記
   半導体基板の主表面に達し、かつこの主表面に達した部
   分の面積が上記耐酸化性膜を除去した面積よりも広くな
   るまで形成する工程と、 上記選択された領域の上記選択酸化膜を除去し、この除
   去によって露出した上記半導体基板の主表面上に、第２
   の導電型不純物を含んだ第１の酸化膜を形成する工程
   と、 上記耐酸化性膜をマスクとして異方性エッチングによ
   り、上記第１の酸化膜の一部を除去する工程と、 上記第１の酸化膜から第２導電型不純物を熱拡散により
   上記半導体基板へ導入し、第２導電型の第１の拡散層を
   形成する工程と、 上記第１の多結晶シリコンより、第２導電型不純物を熱
   拡散により上記半導体基板に導入し、第２導電型の第２
   の拡散層を形成する工程と、 上記耐酸化性膜をマスクとして、第２導電型不純物を上
   記半導体基板へイオン打ち込みにより導入し、第２導電
   型の第３の拡散層を形成する工程と、 よりなる半導体集積回路装置の製造方法。
2. 【請求項２】 第１の導電型を有する半導体基板の主表
   面に、第１の多結晶シリコンを形成する工程と、 上記第１の導電型とは逆の第２の導電型の不純物を、上
   記第１の多結晶シリコンに導入する工程と、 上記第１の多結晶シリコン上に、耐酸化性膜を形成して
   この耐酸化性膜の一部を除去する工程と、 上記耐酸化性膜を保護膜として選択酸化により、上記第
   １の多結晶シリコンの一部を酸化し、選択酸化膜を上記
   半導体基板の主表面に達し、かつこの主表面に達した部
   分の面積が上記耐酸化性膜を除去した面積よりも広くな
   るまで形成する工程と、 選択された領域の上記選択酸化膜を除去し、その除去に
   よって露出した上記半導体基板の主表面上に、第２の導
   電型不純物を含んだ第１の酸化膜を形成する工程と、 上記第１の酸化膜から、熱拡散により第２の導電型不純
   物を上記半導体基板へ導入し、第１の第２導電型拡散層
   を形成する工程と、 上記耐酸化性膜をマスクとして異方性エッチングによ
   り、上記第１の酸化膜の一部を除去する工程と、 上記第１の酸化膜から第２の導電型不純物を熱拡散によ
   り上記半導体基板へ導入し、第２の第２導電型の拡散層
   を形成する工程と、 上記第１の多結晶シリコンより、第２の導電型不純物を
   熱拡散により上記半導体基板へ導入し、第３の第２導電
   型の拡散層を形成する工程と、 よりなる半導体集積回路装置の製造方法。