JPH0693458B2 - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPH0693458B2 JPH0693458B2 JP61014970A JP1497086A JPH0693458B2 JP H0693458 B2 JPH0693458 B2 JP H0693458B2 JP 61014970 A JP61014970 A JP 61014970A JP 1497086 A JP1497086 A JP 1497086A JP H0693458 B2 JPH0693458 B2 JP H0693458B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- type
- insulating film
- region
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概 要〕 セルフアライン形のバイポーラトランジスタにおいて、
エミッタ−ベース間接合の終端部及びベース引出し電極
の内側側面上を熱酸化による酸化シリコン膜で覆うこと
により、接合終端部において基板面を介して生ずるエミ
ッタ−ベース間の電流リークを防止し、且つベース引出
し電極とその内側に気相成長絶縁膜を介して配設される
エミッタ電極との間の絶縁耐圧を向上させる。
エミッタ−ベース間接合の終端部及びベース引出し電極
の内側側面上を熱酸化による酸化シリコン膜で覆うこと
により、接合終端部において基板面を介して生ずるエミ
ッタ−ベース間の電流リークを防止し、且つベース引出
し電極とその内側に気相成長絶縁膜を介して配設される
エミッタ電極との間の絶縁耐圧を向上させる。
本発明はセルフアライン形バイポーラトランジスタの性
能を向上せしめる改良構造に関する。
能を向上せしめる改良構造に関する。
近時バイポーラICの高集積化の要求に答えて、１枚のマ
スクを用いて形成したパターンを基準にし、自己整合
（セルフアライン）技術によって、ベース引出し電極，
外部ベース領域，内部ベース領域，エミッタ電極，エミ
ッタ領域等を形成することによってマスク工程を省略
し、これによって位置合わせ余裕寸法を除去して素子の
微細化を可能にした、セルフアライン形のバイポーラト
ランジスタが提供されている。
スクを用いて形成したパターンを基準にし、自己整合
（セルフアライン）技術によって、ベース引出し電極，
外部ベース領域，内部ベース領域，エミッタ電極，エミ
ッタ領域等を形成することによってマスク工程を省略
し、これによって位置合わせ余裕寸法を除去して素子の
微細化を可能にした、セルフアライン形のバイポーラト
ランジスタが提供されている。
このセルフアライン形バイポーラトランジスタにおいて
はエミッタ−ベース間の電流リークによる性能劣化の問
題や、エミッタ−ベース間耐圧の低下の問題があり、こ
れらの改善が要望されている。
はエミッタ−ベース間の電流リークによる性能劣化の問
題や、エミッタ−ベース間耐圧の低下の問題があり、こ
れらの改善が要望されている。
第３図はセルフアライン形バイポーラトランジスタの従
来構造の要部をnpn型について模式的に示す平面図
（ａ）及び側断面図（ｂ）である。
来構造の要部をnpn型について模式的に示す平面図
（ａ）及び側断面図（ｂ）である。
同図において、 １はベース領域を分離画定するフィールド酸化膜、 ２は図示しないｎ＋型埋没拡散領域上に下面を接して形
成されているｎ型コレクタ領域、 ３は例えばメタルシリサイド層３と多結晶シリコン層の
積層構造よりなり開孔４を有する枠状のｐ＋＋型ベース
引出し電極、 ５はベース引出し電極からの固相−固相拡散によりベー
ス引出し電極に自己整合して形成された枠状のｐ＋型外
部ベース領域、 ６はベース引出し電極とエミッタ電極間を絶縁する気相
成長酸化シリコン（CVD−SiO２）絶縁膜、 ７は枠状外部ベース領域に囲まれた基体面に上記側面に
CVD−SiO２絶縁膜６を有するベース引出し電極３の開孔
４からの不純物イオン注入により、該CVD−SiO２絶縁膜
６を有する開孔４に自己整合し、且つ該外部ベース領域
５と連通するように形成されたｐ型内部ベース領域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記CVD−SiO２絶縁膜６を有するベース引出し電極３の
開孔４上に該開孔４を埋めて形成されたｎ＋＋型エミッ
タ電極、 ９は上記エミッタ電極８から固相−固相拡散により該CV
D−SiO２絶縁膜６を有する開孔４に自己整合して形成さ
れたｎ＋型エミッタ領域、 10はエミッタ−ベース（Ｅ−Ｂ）間接合の終端部を示
す。
成されているｎ型コレクタ領域、 ３は例えばメタルシリサイド層３と多結晶シリコン層の
積層構造よりなり開孔４を有する枠状のｐ＋＋型ベース
引出し電極、 ５はベース引出し電極からの固相−固相拡散によりベー
ス引出し電極に自己整合して形成された枠状のｐ＋型外
部ベース領域、 ６はベース引出し電極とエミッタ電極間を絶縁する気相
成長酸化シリコン（CVD−SiO２）絶縁膜、 ７は枠状外部ベース領域に囲まれた基体面に上記側面に
CVD−SiO２絶縁膜６を有するベース引出し電極３の開孔
４からの不純物イオン注入により、該CVD−SiO２絶縁膜
６を有する開孔４に自己整合し、且つ該外部ベース領域
５と連通するように形成されたｐ型内部ベース領域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記CVD−SiO２絶縁膜６を有するベース引出し電極３の
開孔４上に該開孔４を埋めて形成されたｎ＋＋型エミッ
タ電極、 ９は上記エミッタ電極８から固相−固相拡散により該CV
D−SiO２絶縁膜６を有する開孔４に自己整合して形成さ
れたｎ＋型エミッタ領域、 10はエミッタ−ベース（Ｅ−Ｂ）間接合の終端部を示
す。
第３図に示すように従来の構造においては、ベース引出
し電極３とエミッタ電極８間の絶縁がCVD−SiO２絶縁膜
６のみによってなされ、且つ該CVD−SiO２絶縁膜６がエ
ミッタ−ベース（Ｅ−Ｂ）間接合の終端部10の上面に直
に接触して形成されてなっていた。
し電極３とエミッタ電極８間の絶縁がCVD−SiO２絶縁膜
６のみによってなされ、且つ該CVD−SiO２絶縁膜６がエ
ミッタ−ベース（Ｅ−Ｂ）間接合の終端部10の上面に直
に接触して形成されてなっていた。
そのため、該CVD−SiO２絶縁膜６の膜質が劣ることに起
因してベース引出し電極３とエミッタ電極８間の絶縁耐
圧が低下し、且つ該CVD−SiO２絶縁膜６と直に接するＥ
−Ｂ間接合の終端部10上面の表面状態の劣化によってエ
ミッタ−ベース間にリーク電流を生じて、該トランジス
タの性能が低下するという問題を生じていた。
因してベース引出し電極３とエミッタ電極８間の絶縁耐
圧が低下し、且つ該CVD−SiO２絶縁膜６と直に接するＥ
−Ｂ間接合の終端部10上面の表面状態の劣化によってエ
ミッタ−ベース間にリーク電流を生じて、該トランジス
タの性能が低下するという問題を生じていた。
上記問題点は、絶縁膜（１）によって分離された一導電
型半導体基体（２）と、該半導体基体（２）上に直に配
設された、開孔（４）を有する枠状の、反対導電型にド
ープされた多結晶シリコン層（3a）と反対導電型にドー
プされたメタルシリサイド層（3b）との積層体よりなる
ベース引出し電極（３）と、該半導体基体（２）内に該
ベース引出し電極（３）に整合して枠状に形成された反
対導電型外部ベース領域（５）と、該枠状外部ベース領
域（５）の上部及び開孔（４）の側面部に配設された気
相成長絶縁膜（６）と、該枠状の外部ベース領域（５）
に囲まれた領域に、該枠状ベース引出し電極（３）の該
気相成長絶縁膜（６）を側面に有する開孔（４）に自己
整合し、且つ該外部ベース領域（５）と連通して形成さ
れた反対導電型内部ベース領域（７）と、該枠状ベース
引出し電極（３）の該気相成長絶縁膜（６）を側面に有
する開孔（４）内に下端部が埋め込まれた反対導電型の
エミッタ電極（８）と、該枠状ベース引出し電極（３）
の該気相成長絶縁膜（６）を側面に有する開孔（４）内
に埋め込まれた該エミッタ電極の下端面に自己整合して
該内部ベース領域（７）内に形成された一導電型エミッ
タ領域（９）とを有し、且つ、該エミッタ領域（９）と
該内部ベース領域（７）間の接合の終端部（10）上面及
び該枠状ベース引出し電極（３）の開孔（４）の側面上
を該気相成長絶縁膜（６）との間に介在して直に覆う熱
酸化による酸化シリコン膜（11a）（11b）（11c）を有
してなる本発明によるバイポーラトランジスタによって
解決される。
型半導体基体（２）と、該半導体基体（２）上に直に配
設された、開孔（４）を有する枠状の、反対導電型にド
ープされた多結晶シリコン層（3a）と反対導電型にドー
プされたメタルシリサイド層（3b）との積層体よりなる
ベース引出し電極（３）と、該半導体基体（２）内に該
ベース引出し電極（３）に整合して枠状に形成された反
対導電型外部ベース領域（５）と、該枠状外部ベース領
域（５）の上部及び開孔（４）の側面部に配設された気
相成長絶縁膜（６）と、該枠状の外部ベース領域（５）
に囲まれた領域に、該枠状ベース引出し電極（３）の該
気相成長絶縁膜（６）を側面に有する開孔（４）に自己
整合し、且つ該外部ベース領域（５）と連通して形成さ
れた反対導電型内部ベース領域（７）と、該枠状ベース
引出し電極（３）の該気相成長絶縁膜（６）を側面に有
する開孔（４）内に下端部が埋め込まれた反対導電型の
エミッタ電極（８）と、該枠状ベース引出し電極（３）
の該気相成長絶縁膜（６）を側面に有する開孔（４）内
に埋め込まれた該エミッタ電極の下端面に自己整合して
該内部ベース領域（７）内に形成された一導電型エミッ
タ領域（９）とを有し、且つ、該エミッタ領域（９）と
該内部ベース領域（７）間の接合の終端部（10）上面及
び該枠状ベース引出し電極（３）の開孔（４）の側面上
を該気相成長絶縁膜（６）との間に介在して直に覆う熱
酸化による酸化シリコン膜（11a）（11b）（11c）を有
してなる本発明によるバイポーラトランジスタによって
解決される。
即ち本発明はエミッタ−ベース間接合が終端する半導体
基体面に膜質が優れ且つ準位の形成されない界面が得ら
れる該半導体の熱酸化膜を形成して、該熱酸化膜を気相
成長絶縁膜との間に介在せしめることをによりエミッタ
−ベース間の電流リークを防止し、且つ、それぞれ同じ
不純物がドーブされた多結晶シリコン層とメタルシリサ
イド層との積層体からなるベース引出し電極の開孔の側
面にも、同様に前記接合終端部の半導体熱酸化膜と一体
の半導体熱酸化膜を設けて、気相成長絶縁膜との間に介
在せしめることによりエミッタ電極とベース電極間の絶
縁耐圧を向上せしめるものである。
基体面に膜質が優れ且つ準位の形成されない界面が得ら
れる該半導体の熱酸化膜を形成して、該熱酸化膜を気相
成長絶縁膜との間に介在せしめることをによりエミッタ
−ベース間の電流リークを防止し、且つ、それぞれ同じ
不純物がドーブされた多結晶シリコン層とメタルシリサ
イド層との積層体からなるベース引出し電極の開孔の側
面にも、同様に前記接合終端部の半導体熱酸化膜と一体
の半導体熱酸化膜を設けて、気相成長絶縁膜との間に介
在せしめることによりエミッタ電極とベース電極間の絶
縁耐圧を向上せしめるものである。
以下本発明を図示実施例により、具体的に説明する。
第１図は本発明の一実施例における要部を模式的に示す
平面図（ａ）及びＡ−Ａ矢視断面図（ｂ）、第２図
（ａ）〜（ｅ）は上記一実施例の製造方法を示す工程断
面図である。
平面図（ａ）及びＡ−Ａ矢視断面図（ｂ）、第２図
（ａ）〜（ｅ）は上記一実施例の製造方法を示す工程断
面図である。
全図を通じ同一対象物は同一符号で示す。
本発明に係るセルフアライン形バイポーラトランジスタ
は、例えば第１図（ａ），（ｂ）に示すように形成され
る。
は、例えば第１図（ａ），（ｂ）に示すように形成され
る。
同図において、１はベース領域を分離画定するフィール
ド酸化膜、 ２は図示しないｎ＋型埋没拡散領域に下面が接している
ｎ型コレクタ領域、 ３は厚さ3000〜4000Å程度のｐ＋＋型多結晶シリコン層
3aと厚さ1000〜3000Å程度のｐ＋＋タングステンシリサ
イド層3bとの積層構造よりなり開孔４を有する枠状のｐ
＋＋型ベース引出し電極、 ５はベース引出し電極３からの固相−固相拡散によりベ
ース引出し電極３に自己整合して形成されたｐ＋型外部
ベース領域、 ６はベース引出し電極３とエミッタ電極間を絶縁する厚
さ3000〜5000Å程度のCVD−SiO２絶縁膜、 ７は枠状外部ベース領域５に囲まれた基体面に上記側面
にCVD−SiO２絶縁膜６を有する開孔４からのイオン注入
によって、該CVD−SiO２絶縁膜６を有する開孔４に自己
整合し、且つ該外部ベース領域５と連通するように形成
されたｐ型内部ベース領域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記CVD−SiO２絶縁膜６を有する開孔４上に該開孔４を
埋めて形成されたｎ＋＋型エミッタ電極、 ９は上記エミッタ電極８から固相−固相拡散により該CV
D−SiO２絶縁膜６を有する開孔４に自己整合して形成さ
れたｎ＋型エミッタ領域、 10はエミッタ−ベース（Ｅ−Ｂ）間接合の終端部、 11aはシリコン基体に熱酸化法により形成された500〜10
00Å程度の厚さを有する第１の熱酸化SiO２膜、 11bはｐ＋＋型多結晶シリコン層の開孔の側面に第１の
熱酸化SiO２膜と同時に形成された第１の熱酸化SiO２膜
と一体の厚さ1000〜2000Å程度の第２の熱酸化SiO
２膜、 11cはｐ＋＋型タングステンシリサイド層の開孔の側面
に前記第1,第２の熱酸化SiO２膜と同時に形成された第
1,第２の熱酸化SiO２膜と一体の厚さ500〜1000Å程度の
第３の熱酸化SiO２膜である。
ド酸化膜、 ２は図示しないｎ＋型埋没拡散領域に下面が接している
ｎ型コレクタ領域、 ３は厚さ3000〜4000Å程度のｐ＋＋型多結晶シリコン層
3aと厚さ1000〜3000Å程度のｐ＋＋タングステンシリサ
イド層3bとの積層構造よりなり開孔４を有する枠状のｐ
＋＋型ベース引出し電極、 ５はベース引出し電極３からの固相−固相拡散によりベ
ース引出し電極３に自己整合して形成されたｐ＋型外部
ベース領域、 ６はベース引出し電極３とエミッタ電極間を絶縁する厚
さ3000〜5000Å程度のCVD−SiO２絶縁膜、 ７は枠状外部ベース領域５に囲まれた基体面に上記側面
にCVD−SiO２絶縁膜６を有する開孔４からのイオン注入
によって、該CVD−SiO２絶縁膜６を有する開孔４に自己
整合し、且つ該外部ベース領域５と連通するように形成
されたｐ型内部ベース領域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記CVD−SiO２絶縁膜６を有する開孔４上に該開孔４を
埋めて形成されたｎ＋＋型エミッタ電極、 ９は上記エミッタ電極８から固相−固相拡散により該CV
D−SiO２絶縁膜６を有する開孔４に自己整合して形成さ
れたｎ＋型エミッタ領域、 10はエミッタ−ベース（Ｅ−Ｂ）間接合の終端部、 11aはシリコン基体に熱酸化法により形成された500〜10
00Å程度の厚さを有する第１の熱酸化SiO２膜、 11bはｐ＋＋型多結晶シリコン層の開孔の側面に第１の
熱酸化SiO２膜と同時に形成された第１の熱酸化SiO２膜
と一体の厚さ1000〜2000Å程度の第２の熱酸化SiO
２膜、 11cはｐ＋＋型タングステンシリサイド層の開孔の側面
に前記第1,第２の熱酸化SiO２膜と同時に形成された第
1,第２の熱酸化SiO２膜と一体の厚さ500〜1000Å程度の
第３の熱酸化SiO２膜である。
同図に示すように本発明の構造においては、従来CVD−S
iO２絶縁膜６と直に接していたＥ−Ｂ間接合の終端部10
を有するシリコン基体１面と、ｐ＋＋型ベース引出し電
極３の側面に表出する多結晶シリコン層3a及びタングス
テンシリサイド層3bの側面に、同時に形成した一体の第
1,第2,第３の熱酸化SiO２膜11a,11b,11cをそれぞれ配設
してCVD−SiO２絶縁膜５との間に介在せしめる。
iO２絶縁膜６と直に接していたＥ−Ｂ間接合の終端部10
を有するシリコン基体１面と、ｐ＋＋型ベース引出し電
極３の側面に表出する多結晶シリコン層3a及びタングス
テンシリサイド層3bの側面に、同時に形成した一体の第
1,第2,第３の熱酸化SiO２膜11a,11b,11cをそれぞれ配設
してCVD−SiO２絶縁膜５との間に介在せしめる。
そしてこれによってＥ−Ｂ間接合の終端部10を有するシ
リコン基体面の界面準位をなくし、且つ直に接する絶縁
膜の膜質を改善してエミッタ−ベース間の電流リークを
防止し、更にエミッタ電極８とベース引出し電極３間の
絶縁耐圧を向上する。
リコン基体面の界面準位をなくし、且つ直に接する絶縁
膜の膜質を改善してエミッタ−ベース間の電流リークを
防止し、更にエミッタ電極８とベース引出し電極３間の
絶縁耐圧を向上する。
次ぎに本発明に係るセルフアライン形バイポーラトラン
ジスタの製造方法を、一実施例の構造についてその要部
を示す工定断面図である第３図（ａ）〜（ｅ）を参照し
て説明する。
ジスタの製造方法を、一実施例の構造についてその要部
を示す工定断面図である第３図（ａ）〜（ｅ）を参照し
て説明する。
第３図（ａ）参照 即ち通常の方法により、図示しないｐ型シリコン基体面
に図示しないｎ＋型埋没拡散領域を形成し、該基板上に
ｎ型エタピキシャル層を形成し、選択酸化等の方法によ
り該ｎ型エタピキシャル層に選択的にフィールド酸化膜
１を形成して該エタピキシャル層よりなるｎ型コレクタ
領域２を分離してなる被加工基板上に、 化学気相成長（CVD）法により厚さ3000〜4000Å程度の
多結晶シリコン層3aを形成し、 イオン注入法等により高濃度に不純物を導入して該多結
晶シリコン層3aをｐ＋＋型となし、 次いでスパッタ法等により該ｐ＋＋型多結晶シリコン層
3a上に厚さ1000〜3000Å程度のタングステンシリサイド
層3bを形成し、 イオン注入法等により高濃度に不純物を導入て該タング
ステンシリサイド層3bをｐ＋＋型となし、 次いで該ｐ＋＋型タングステンシリサイド層3b上にCVD
法により厚さ例えば3000Å程度の第１のCVD−SiO２膜6a
を形成する。
に図示しないｎ＋型埋没拡散領域を形成し、該基板上に
ｎ型エタピキシャル層を形成し、選択酸化等の方法によ
り該ｎ型エタピキシャル層に選択的にフィールド酸化膜
１を形成して該エタピキシャル層よりなるｎ型コレクタ
領域２を分離してなる被加工基板上に、 化学気相成長（CVD）法により厚さ3000〜4000Å程度の
多結晶シリコン層3aを形成し、 イオン注入法等により高濃度に不純物を導入して該多結
晶シリコン層3aをｐ＋＋型となし、 次いでスパッタ法等により該ｐ＋＋型多結晶シリコン層
3a上に厚さ1000〜3000Å程度のタングステンシリサイド
層3bを形成し、 イオン注入法等により高濃度に不純物を導入て該タング
ステンシリサイド層3bをｐ＋＋型となし、 次いで該ｐ＋＋型タングステンシリサイド層3b上にCVD
法により厚さ例えば3000Å程度の第１のCVD−SiO２膜6a
を形成する。
第３図（ｂ）参照 次いで、図示しないレジストマスクの開孔を介し、リア
クティブ・イオンエッチング（RIE）手段を用いる通常
のリソグラフィ技術により、上記第１のCVD−SiO２膜6
a,p＋＋型タングステンシリサイド層3b及びｐ＋＋型多
結晶シリコン層3aを貫通しｎ型コレクタ領域２面を表出
する内部ベース形成用の開孔４を形成し、これによって
ｐ＋＋型多結晶シリコン層3aとｐ＋＋型タングステンシ
リサイド層3bとの積層構造を有する枠状のｐ＋＋型ベー
ス引出し電極３が完成する。
クティブ・イオンエッチング（RIE）手段を用いる通常
のリソグラフィ技術により、上記第１のCVD−SiO２膜6
a,p＋＋型タングステンシリサイド層3b及びｐ＋＋型多
結晶シリコン層3aを貫通しｎ型コレクタ領域２面を表出
する内部ベース形成用の開孔４を形成し、これによって
ｐ＋＋型多結晶シリコン層3aとｐ＋＋型タングステンシ
リサイド層3bとの積層構造を有する枠状のｐ＋＋型ベー
ス引出し電極３が完成する。
この開孔４は例えば１〜1.5μｍ角程度の大きさであ
る。
る。
なおここで開孔４側面に表出するｐ＋＋型タングステン
シリサイド層3b及びｐ＋＋型多結晶シリコン層3aの側面
をウエットエッチング手段により1000Å程度サイドエッ
チングしても良い 第３図（ｃ）参照 次いで乾燥酸素中で900℃程度の温度で熱酸化を行い上
記開孔４内に表出しているｎ型コレクタ領域２の上面と
ｐ＋＋型タングステンシリサイド層3b及びｐ＋＋型多結
晶シリコン層3aの側面に一体の熱酸化SiO２膜を同時に
形成する。ここでｎ型コレクタ領域２上には厚さ500〜1
000Å程度の第１の熱酸化SiO２膜11aが、ｐ＋＋型多結
晶シリコン層3aの側面には1000〜2000Å程度の第２の熱
酸化SiO２膜11bが、またｐ＋＋型タングステンシリサイ
ド層3bの側面には500〜1000Å程度の第３の熱酸化SiO２
膜11cが形成される。
シリサイド層3b及びｐ＋＋型多結晶シリコン層3aの側面
をウエットエッチング手段により1000Å程度サイドエッ
チングしても良い 第３図（ｃ）参照 次いで乾燥酸素中で900℃程度の温度で熱酸化を行い上
記開孔４内に表出しているｎ型コレクタ領域２の上面と
ｐ＋＋型タングステンシリサイド層3b及びｐ＋＋型多結
晶シリコン層3aの側面に一体の熱酸化SiO２膜を同時に
形成する。ここでｎ型コレクタ領域２上には厚さ500〜1
000Å程度の第１の熱酸化SiO２膜11aが、ｐ＋＋型多結
晶シリコン層3aの側面には1000〜2000Å程度の第２の熱
酸化SiO２膜11bが、またｐ＋＋型タングステンシリサイ
ド層3bの側面には500〜1000Å程度の第３の熱酸化SiO２
膜11cが形成される。
なお該熱処理によりｐ＋＋型多結晶シリコン層3aからｎ
型コレクタ領域２にｐ型不純物が拡散し、該ｎ型コレク
タ領域２内にベース引出し電極３に自己整合する枠状の
ｐ＋型外部ベース領域５が形成される。
型コレクタ領域２にｐ型不純物が拡散し、該ｎ型コレク
タ領域２内にベース引出し電極３に自己整合する枠状の
ｐ＋型外部ベース領域５が形成される。
第３図（ｄ）参照 次いで上記開孔４の内面を含む該基板上に、厚さ1000〜
3000Å程度の第２のCVD−SiO２膜6bを形成する。
3000Å程度の第２のCVD−SiO２膜6bを形成する。
第３図（ｅ）参照 次いでRIE法による全面エッチング手段により上記第２
のCVD−SiO２膜6bを、前記ベース引出し電極３の開孔４
の底部にｎ型コレクタ領域２面が表出するまで上部より
順次除去し、見掛け上厚く形成されていた上記開孔４の
側面部に第1,第2,第３の熱酸化SiO２膜11a,11b,11cに接
する第２のCVD−SiO２膜6bの側壁を形成する。
のCVD−SiO２膜6bを、前記ベース引出し電極３の開孔４
の底部にｎ型コレクタ領域２面が表出するまで上部より
順次除去し、見掛け上厚く形成されていた上記開孔４の
側面部に第1,第2,第３の熱酸化SiO２膜11a,11b,11cに接
する第２のCVD−SiO２膜6bの側壁を形成する。
ついで上記ベース引出し電極３の、側面に第２のCVD−S
iO２膜6bを有すする開孔４から第１の熱酸化SiO２膜11a
を通してｎ型コレクタ領域２内に硼素を所定濃度でイオ
ン注入した後、気相成長或いはスパッタ工程，イオン注
入工程及びリソグラフィ工程を経て、上記側面に第２の
CVD−SiO２膜6bを有するベース引出し電極３の開孔４上
に該開孔４を埋めるｎ＋＋型多結晶シリコン若しくはｎ
＋＋型メタルシリサイドよりなるｎ＋＋型エミッタ電極
８を形成し、所定の熱処理を行って、前記イオン注入さ
れた硼素を活性化し、枠状のｐ＋型外部ベース領域５に
囲まれたｎ型コレクタ領域２の表面部に該ｐ＋型外部ベ
ース領域５に連通するｐ型内部ベース領域７を形成する
と同時に、該ｎ＋＋型エミッタ電極８からｐ型内部ベー
ス領域７内にｎ型不純物を固相−固相拡散してｎ＋型エ
ミッタ領域９を形成する。ここで、図示のようにＥ−Ｂ
間接合の終端部10は、第１の熱SiO２膜11aの下部に形成
される。
iO２膜6bを有すする開孔４から第１の熱酸化SiO２膜11a
を通してｎ型コレクタ領域２内に硼素を所定濃度でイオ
ン注入した後、気相成長或いはスパッタ工程，イオン注
入工程及びリソグラフィ工程を経て、上記側面に第２の
CVD−SiO２膜6bを有するベース引出し電極３の開孔４上
に該開孔４を埋めるｎ＋＋型多結晶シリコン若しくはｎ
＋＋型メタルシリサイドよりなるｎ＋＋型エミッタ電極
８を形成し、所定の熱処理を行って、前記イオン注入さ
れた硼素を活性化し、枠状のｐ＋型外部ベース領域５に
囲まれたｎ型コレクタ領域２の表面部に該ｐ＋型外部ベ
ース領域５に連通するｐ型内部ベース領域７を形成する
と同時に、該ｎ＋＋型エミッタ電極８からｐ型内部ベー
ス領域７内にｎ型不純物を固相−固相拡散してｎ＋型エ
ミッタ領域９を形成する。ここで、図示のようにＥ−Ｂ
間接合の終端部10は、第１の熱SiO２膜11aの下部に形成
される。
なお本発明は上記npn型に限らずpnp型のセルフアライン
形バイポーラトランジスタにも勿論適用される。
形バイポーラトランジスタにも勿論適用される。
またベース引出し電極が多結晶シリコン単体である場
合、及び該ベース引出し電極にタングステンシリサイド
以外のメタルシリサイドが用いられる場合においても勿
論有効である。
合、及び該ベース引出し電極にタングステンシリサイド
以外のメタルシリサイドが用いられる場合においても勿
論有効である。
以上説明のように、本発明に係るセルフアライン形バイ
ポーラトランジスタにおいては、エミッタ−ベース間の
電流リークが防止され、且つエミッタ電極とベース電極
との耐圧を向上されるので、素子性能が向上する。
ポーラトランジスタにおいては、エミッタ−ベース間の
電流リークが防止され、且つエミッタ電極とベース電極
との耐圧を向上されるので、素子性能が向上する。
第１図は本発明の一実施例における要部を模式的に示す
平面図（ａ）及びＡ−Ａ矢視断面図（ｂ）、 第２図（ａ）〜（ｅ）は一実施例の製造方法を示す工程
断面図、 第３図は従来構造の要部を模式的に示す平面図（ａ）及
び側断面図（ｂ）である。 図において、 １はフィールド酸化膜、 ２はｎ型コレクタ領域、 ３はｐ＋＋型ベース引出し電極、 3aはｐ＋＋型の多結晶シリコン層、 3bはｐ＋＋型のタングステンシリサイド層、 ４は開孔、 ５はｐ＋型外部ベース領域、 ６はCVD−SiO２絶縁膜、 ７はｐ型内部ベース領域、 ８はｎ＋＋型エミッタ電極、 ９はｎ＋型エミッタ領域、 10はＥ−Ｂ間接合の終端部、 11aは第１の熱酸化SiO２膜、 11bは第２の熱酸化SiO２膜、 11cは第３の熱酸化SiO２膜 を示す。
平面図（ａ）及びＡ−Ａ矢視断面図（ｂ）、 第２図（ａ）〜（ｅ）は一実施例の製造方法を示す工程
断面図、 第３図は従来構造の要部を模式的に示す平面図（ａ）及
び側断面図（ｂ）である。 図において、 １はフィールド酸化膜、 ２はｎ型コレクタ領域、 ３はｐ＋＋型ベース引出し電極、 3aはｐ＋＋型の多結晶シリコン層、 3bはｐ＋＋型のタングステンシリサイド層、 ４は開孔、 ５はｐ＋型外部ベース領域、 ６はCVD−SiO２絶縁膜、 ７はｐ型内部ベース領域、 ８はｎ＋＋型エミッタ電極、 ９はｎ＋型エミッタ領域、 10はＥ−Ｂ間接合の終端部、 11aは第１の熱酸化SiO２膜、 11bは第２の熱酸化SiO２膜、 11cは第３の熱酸化SiO２膜 を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−63962（ＪＰ，Ａ) ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃ ｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 25 〔１〕Ｊｕｎｅ 1982 Ｐ．308〜309 ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃ ｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ 24〔７ Ａ〕Ｄｅｃｅｍｂｅｒ 1981 Ｐ．3424〜 3426
Claims (1)
- 【請求項１】絶縁膜（１）によって分離された一導電型
半導体基体（２）と、 該半導体基体（２）上に直に配設された、開孔（４）を
有する枠状の、反対導電型にドープされた多結晶シリコ
ン層（3a）と反対導電型にドープされたメタルシリサイ
ド層（3b）との積層体よりなるベース引出し電極（３）
と、 該半導体基体（２）内に該ベース引出し電極（３）に整
合して枠状に形成された反対導電型外部ベース領域
（５）と、 該枠状外部ベース領域（５）の上部及び開孔（４）の側
面部に配設された気相成長絶縁膜（６）と、 該枠状の外部ベース領域（５）に囲まれた領域に、該枠
状ベース引出し電極（３）の該気相成長絶縁膜（６）を
側面に有する開孔（４）に自己整合し、且つ該外部ベー
ス領域（５）と連通して形成された反対導電型内部ベー
ス領域（７）と、 該枠状ベース引出し電極（３）の該気相成長絶縁膜
（６）を側面に有する開孔（４）内に下端部が埋め込ま
れた反対導電型のエミッタ電極（８）と、 該枠状ベース引出し電極（３）の該気相成長絶縁膜
（６）を側面に有する開孔（４）内に埋め込まれた該エ
ミッタ電極の下端面に自己整合して該内部ベース領域
（７）内に形成された一導電型エミッタ領域（９）とを
有し、 且つ、該エミッタ領域（９）と該内部ベース領域（７）
間の接合の終端部（10）上面及び該枠状ベース引出し電
極（３）の開孔（４）の側面上を該気相成長絶縁膜
（６）との間に介在して直に覆う熱酸化による酸化シリ
コン膜（11a）（11b）（11c）を有してなることを特徴
とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014970A JPH0693458B2 (ja) | 1986-01-27 | 1986-01-27 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014970A JPH0693458B2 (ja) | 1986-01-27 | 1986-01-27 | バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62172757A JPS62172757A (ja) | 1987-07-29 |
| JPH0693458B2 true JPH0693458B2 (ja) | 1994-11-16 |
Family
ID=11875833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014970A Expired - Lifetime JPH0693458B2 (ja) | 1986-01-27 | 1986-01-27 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693458B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2918205B2 (ja) * | 1988-11-09 | 1999-07-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063962A (ja) * | 1984-08-06 | 1985-04-12 | Fujitsu Ltd | バイポ−ラトランジスタの製造方法 |
-
1986
- 1986-01-27 JP JP61014970A patent/JPH0693458B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ２４〔７Ａ〕Ｄｅｃｅｍｂｅｒ１９８１Ｐ．３４２４〜３４２６ |
| ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ２５〔１〕Ｊｕｎｅ１９８２Ｐ．３０８〜３０９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62172757A (ja) | 1987-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| KR900003835B1 (ko) | 반도체 장치(半導體裝置) | |
| US5218227A (en) | Semiconductor device and method of manufacturing same | |
| JPH0557741B2 (ja) | ||
| JPH0786296A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| JPH0693458B2 (ja) | バイポ−ラトランジスタ | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3313388B2 (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) | ||
| JP2697221B2 (ja) | 半導体装置 | |
| JP3222250B2 (ja) | 半導体装置の製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02338A (ja) | 半導体集積回路装置の製造法 | |
| JPH0922914A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6387740A (ja) | 半導体装置の製造方法 | |
| JPS6232628B2 (ja) | ||
| JPS61237466A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02220458A (ja) | 半導体装置の製造方法 | |
| JPS61214568A (ja) | 半導体装置の製造方法 | |
| JPH02122620A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |