JPS6063962A - バイポ−ラトランジスタの製造方法 - Google Patents

バイポ−ラトランジスタの製造方法

Info

Publication number
JPS6063962A
JPS6063962A JP16460384A JP16460384A JPS6063962A JP S6063962 A JPS6063962 A JP S6063962A JP 16460384 A JP16460384 A JP 16460384A JP 16460384 A JP16460384 A JP 16460384A JP S6063962 A JPS6063962 A JP S6063962A
Authority
JP
Japan
Prior art keywords
base
region
substrate
oxide film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16460384A
Other languages
English (en)
Other versions
JPH0322694B2 (ja
Inventor
Shinichi Inoue
井上 信市
Nobuo Toyokura
豊蔵 信夫
Hajime Ishikawa
元 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16460384A priority Critical patent/JPS6063962A/ja
Publication of JPS6063962A publication Critical patent/JPS6063962A/ja
Publication of JPH0322694B2 publication Critical patent/JPH0322694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシリサイドをベース引出し電極とするバイポー
ラトランジスタの製造方法に関するものである。
バイポーラトランジスタ、とりわけ集積回路におけるバ
イポーラトランジスタはますます小型化、高性能化がは
かられており、この目的のため、種々のトランジスタ構
造が提案されている。
この高性能化のためには、寄生の抵抗、容素を小さくす
ることが不可欠であるが、これは素子の小型化と共に改
善されつつあるが半導体内部の寄生抵抗を減するのが主
な改善製図である。
特にベース引出し抵抗を低減するためベース領域を必要
面積に限定しベース電位をリング状にとりつけることに
よってベース引出し抵抗を低減する試みがなされている
が、この基本構造は古くは、シリコン基板表面に酸化物
マスクを設け、この上にエビキシャル成長によって、活
性ベース領域のみ単結晶とし、酸化物マスク上に多結晶
として成長させて該多結晶部に不純物全拡散させてリン
グ状ベース引出し電極とするものであるが最近では、ド
ープドポリシリコンを成長させ、これに開口を設けた後
、熱酸化することによって、ボリンリコ/の表面にエミ
ッタ電極またはシリコンエミッタと絶縁させると共に、
ボリンリコ/から7リコン基板中にベース不純物を拡散
させて、ベースコンタクト拡散領域を得る方法がいくつ
か試みられている。
しかしながら、ドープドポリシリコンは低抵抗化するに
は限度のあるものであり、ベース引出し電極をリング状
としてもさしたる改善は望めないのが現状である。
ここにおいて、本発明ではベース引出し抵抗を一層低減
できるバイポーラトランジスタの製造方法不・提供せん
とするものであり、セルファラインプロセスを実現する
方法とすることによってベースとエミッタを近接し2得
るバイポーラトランジスタの製造方法を提供せんとする
ものである。
この目的は、本発明によれば、ベース領域を定める半導
体基板の表面絶縁膜上から該ペース領域上ヘタシ」−在
する導体とL7てベースと同一導電型の不純物を含竹し
た@属硅化物の導体層を形成し酸化・ 処理を施すこと
により、該導体層表面に酸化膜を形成すると共に該不純
物を該ベース領域中へ拡散でせてベースコンタクト拡散
領域を形成する工程が言まれることを特徴とするバイポ
ーラトランジスタの製造方法とすることにより達成され
る。
以下に本発明の詳細な説明するにあたり、本発明につき
概説し、本発明で利用している原理につき説明する。
すなわち本発明によれば、相互接続体、電極の構成体と
して、半導体基板又は層に対して有効不純物となる不純
物を含む金属硅化物が用いられる。
前記金属硅化物としては、モリブデン(Mo)。
タングステン(W)、タノタル(Ta ) 、チタン(
Ti ) 。
ニオブ(Nb)、りOム(Cr) l 77ガン(Mn
) 。
コバルト(Co)あるいはニッケル(Ni)の硅化物又
はこれらの金属の合金の硅化物を用いることができる。
前記有効不純物としては、半導体基板又は層がシリコン
である場合、燐(P)、砒素(A8)hJのドナー不純
物、硼素(B)等のアクセプク不純物が適用され金属硅
化物中における該不純物の濃度はl×102°〜4X1
0”C個/d)とされる。濃度が1×1620 (個/
d)未満であると、後述のρ1き不純物含有金属硅化物
層の増速酸化効果が得られず、また4X10”(:個/
m)を越えると熱処理時に不純物含有金属硅化物層が半
導体基板又は層の表面から剥離したり、該不純物含有金
属硅化物層を、極尚のノリコン酸化膜上に配置したりす
ると、不純物が該極薄酸化膜を貫通して半導体基板又は
、膚に′fll−Jjしてしtい、当該素子の製作を困
難としたりあるいは動作特性の悪化を招いてしまう。
前FtL金属硅化物の被酸化特性を第1図に示す。
同図において、実線aは本発明にかかる燐を含むモリブ
デン硅化物(燐濃度1xlo”[:個/d〕)の被酸化
特性、実線すは有効不純物を含まない()/ドーグ)モ
リブデン硅化物の被酸化特性、実線Cは面方位(100
)の/リコ/結晶の被酸化特性を示す。なお酸化雰囲気
は温#750c0c)の湿性^i素雰囲気である。
第1しjより明らかな如く、本発明Kかかる燐を7すむ
モリブデン([]化物な」シリコン結晶に比較して8倍
↓ソ、上の扱tぜ化速度をイ」し7て:1ナリ、j)i
ll記音含むモリブデンを相互接Uc体qK適用した場
合にその表面へd2化物絶縁ノ彌を形成することは容易
である0 また前記蜘を含むモリブデン硅化物をはじめとする金属
硅化物が多結晶シリコン等の半導体に比較して低抵抗で
あることは明らかであり、かかる点からも相互接続体電
@等に金属1i’lj化物を用いることは有利である。
かかる有効不純物含有の金属硅化物中、例えば反応性ス
パッタリング法により形成することができる。
前記燐を含むモリブデン硅化物層を形成する際には、ス
パッタリング装置内に、被処理半導体基板と共にターゲ
ット材料としてシリコン機あるいは片、モリブデン板あ
るいは片を挿入した後、該スパッタリング装置内にスパ
ッタリング用カス例えばアルゴン(Ar)と共に反応カ
ス例えばフォスフイン(Pus)を導入してスパンクリ
ング処理を行なう。この反応tJ−スパノタリ/グ処」
(」Iにより、前記被処理半導体基板上に燐を含むモリ
ブデン硅化物化物層が形成される。
一2トランジスタを示す0かかるパイボーラトランジス
タにあっては、ベース電極及びベースコンタクト領域を
形成するための不純物源等として、不純物を含む金属硅
化物が適用さハる。
同図において、21けコレクタを構成するN型/リコン
基板又は層、22はフィールド絶縁膜、2BHP型ベー
ス領域、241d、 P+Wベースコンタクト領域、2
5はN+型エミッタ領域、26は(jllI素を含むモ
リブデン硅化物からなるベース電極、27は前記ベース
電極の表面に形成された酸化膜、28けエミッタ電極で
ある。
か71)る411z造を実現するためには、まず通常の
選択抗敗法等によってN型シリコン基板21にベース領
域22を形成した後、シリコン基板表面に硼詞・を含む
モリブデン硅化物をスパッタリング等により厚さ400
0[’λ〕程に被層し、これをフォトリノグラフィ校術
を適用してフ8択的に除去しベースt(4極26を形成
する。
次いで750〔“C〕の水蒸気中において100分間程
加熱してベース電極26及び電極間に表出しているシリ
コン基板を酸化する。かかる酸化処理によってベース電
極26の表面にはノッさ20oO〔人〕程の酸化膜27
が形成され、シリコン基板21の表出面にv250〜3
00〔λ〕の酸化膜が形成される0 次いで、前記/リコン基板を弗酸系エツチング液に短時
間浸漬して前記厚さ250〜300〔λ〕の酸化膜を除
去した後、通常の気相拡散法を向用り。
て前記酸化膜の除去された領域のベース領域内に燐又は
砒素を拡散導入してN+型エミッタ領域25を形成する
。かかる拡散処理にイ5って目高温処理が伴うため、前
記ベース電(甑26中に含−まiまた1剃素がベース領
域23内へ拡St L IJ 型ベースコンタクト<V
i域24が形成されベース領域23とベース11Σ極2
6との心気的接触がより良好となる。しかる後、通常の
方法によりがl1jlt工ミノタヤI4j女25上にア
ルミニウム(AAり等からなるエミッタ電極28を形成
する。
このようなバイポーラトラ/ジスクに、また第3図に示
される構造をとることもできる。同図に示される構造に
おいて前記8112図に示される構造と異る点d、エミ
ッタ市、極28′を燐又は砒素を含むモリブデン硅化物
化物から構成し、該エミッタ電極28′をエミッタ領域
25を形成するだめの不純物め1としても用いる点にあ
る。
かかる4b成をとる場合には、ベース領域23の表「1
)に信「又は砒素を含むモリブデン硅化物層28′をフ
1\択的に被7aLだ後に、750〔℃〕程の温度で酪
化処理して11ム1:リブデン硅化物層28′の表面を
C)ζシ化°ノーる。
次いで前記r3ν化処理によって生成された酸化膜29
上及びベース領域23上を伊って硼素を含むモーリンデ
ン01化物層26′を被滴し、900[’C)程のrl
、!+ LBLで41]び93(化処理を行なってモリ
ブデン硅化物fC,Q2(3’及び28′中に含まれる
不純物をシリコン基431中へ拡1’i L 、P+型
ベースコンタクト領域24並ひにN+型エミッタ領域2
5を形成する。
この時111.ill素に言むモリブデン硅化物層26
′の表面に11.化膜:37′が生成される。
このよつな本発明にかかるI・イホーラトランジスタに
あっては、自効不純物を含むモリブデン硅化物によって
構成される電極からの不純物拡散によってベースコンタ
クト領域及び/あるいはエミッタ領域が形成されるため
に、ベース電極、エミッタ電極の間の距離を小さなもの
とすることができ、当該バイポーラトランジスタのスイ
ッチング速度は十分速い値が得られる。
また前記鳴動不純物を含むモリブデン硅化物から構成さ
れる電極は、低い抵抗11Gを有するためそのまま延在
して同一半導体基板に形成された他の素子に接続しバイ
ポーラ半導体集相回路を構成する際に適用することがで
きる。
本発明によれは、従来の如く半導体層を用いて相互接続
体、WL極を構成した半導体素子に比較して、より高性
能な半導体素子をJ:!7簡単な製造工程をもって実現
することができる。
なお、前記実施例にあっては、所望の不純物を含む金属
硅化物単体をもって相互接続体、正極を構成したが、前
記不純物を含む金に′4硅化物とその下層に配置される
多結晶半導体とのiJ?を体により相互接続体、電極を
形成してもよい。
【図面の簡単な説明】
第1図は、本発明にかかる有効不純物を含む全屈Jil
゛化物の酸化特性を示す曲線図、第2図は本発明の第1
の実施例を示す断面図、第3図は本発明の第2の実/I
j’i例を示す断面図である。 図において、21・・・半嗜体基板、22・・・フィー
ルドAemllL 23・・・ベース領域、24・・・
ベースコノタクト拡散領域、25・・・エミッタ、26
.26’、、ヘー ス屯44j、、27 、 s529
 + 37′・酸化膜、28.28’・・エミッタ成極
。 ろ lθ’ 、fXlO′102 6Xlρ210J(すJ 時間−−→ 己2図

Claims (1)

    【特許請求の範囲】
  1. ベース領域を定める半導体基板の表面絶縁膜上から該ベ
    ース領域上へ延在する導体としてベースと同一導電型の
    不純物を含有した金属硅化物の導体lfiを形成し酸化
    処理を施すことにより、該導体層表面に酸化膜を形成す
    ると共に該不純物を該ベース領域中へ拡散させてベース
    コンタクト拡散領域を形成する工〜程が含まれることを
    特徴とするバイポーラトランジスタの製造方法。
JP16460384A 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法 Granted JPS6063962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16460384A JPS6063962A (ja) 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16460384A JPS6063962A (ja) 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55155376A Division JPS6044823B2 (ja) 1980-11-05 1980-11-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6063962A true JPS6063962A (ja) 1985-04-12
JPH0322694B2 JPH0322694B2 (ja) 1991-03-27

Family

ID=15796314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16460384A Granted JPS6063962A (ja) 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS6063962A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150748A (ja) * 1985-12-24 1987-07-04 Rohm Co Ltd 半導体装置の配線形成方法
JPS62172757A (ja) * 1986-01-27 1987-07-29 Fujitsu Ltd バイポ−ラトランジスタ
JPS63503185A (ja) * 1986-04-23 1988-11-17 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイスの製作プロセス
JPH04219928A (ja) * 1990-12-20 1992-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6633069B2 (en) * 1997-05-20 2003-10-14 Kabushiki Kaisha Toshiba Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230573A (ja) * 1988-07-21 1990-01-31 Canon Inc シリアル記録装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230573A (ja) * 1988-07-21 1990-01-31 Canon Inc シリアル記録装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150748A (ja) * 1985-12-24 1987-07-04 Rohm Co Ltd 半導体装置の配線形成方法
JPS62172757A (ja) * 1986-01-27 1987-07-29 Fujitsu Ltd バイポ−ラトランジスタ
JPS63503185A (ja) * 1986-04-23 1988-11-17 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイスの製作プロセス
JPH04219928A (ja) * 1990-12-20 1992-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6633069B2 (en) * 1997-05-20 2003-10-14 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JPH0322694B2 (ja) 1991-03-27

Similar Documents

Publication Publication Date Title
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
US4141022A (en) Refractory metal contacts for IGFETS
JPH034527A (ja) 半導体素子の製造方法
JP2009177102A (ja) 半導体装置の電極の製造方法
JP3953696B2 (ja) 半導体装置の製造方法
JPS6063962A (ja) バイポ−ラトランジスタの製造方法
JP2005012099A (ja) 炭化珪素半導体装置の製造方法
JPS5830147A (ja) 半導体装置
JPS5910271A (ja) 半導体装置
JPS6021558A (ja) バイポ−ラ型半導体集積回路装置
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JP3033525B2 (ja) 半導体装置の製造方法
JPS6027129A (ja) 金属性膜配線のアニ−ル方法
JPS61296767A (ja) 半導体装置の製造方法
JP3261444B2 (ja) 半導体薄膜の製造方法
JPH0232545A (ja) 半導体装置の製造方法
JPS63265448A (ja) Mos型半導体装置の製造方法
JPS58134427A (ja) 半導体装置の製造方法
JPH0380542A (ja) 半導体集積回路装置
JPS61135156A (ja) 半導体装置およびその製造方法
JPH02114641A (ja) 半導体装置の製造方法
JP2555754B2 (ja) 薄膜形成方法
JPS6390126A (ja) 半導体電極の形成方法
JPH01289165A (ja) 半導体装置の製造方法
JPS60780A (ja) 電界効果トランジスタの製造方法