JPS58134427A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58134427A
JPS58134427A JP1736282A JP1736282A JPS58134427A JP S58134427 A JPS58134427 A JP S58134427A JP 1736282 A JP1736282 A JP 1736282A JP 1736282 A JP1736282 A JP 1736282A JP S58134427 A JPS58134427 A JP S58134427A
Authority
JP
Japan
Prior art keywords
film
silicon
melting point
point metal
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1736282A
Other languages
English (en)
Other versions
JPH0154853B2 (ja
Inventor
Hidekazu Okabayashi
岡林 秀和
Eiji Nagasawa
長澤 英二
Mitsutaka Morimoto
光孝 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP1736282A priority Critical patent/JPS58134427A/ja
Publication of JPS58134427A publication Critical patent/JPS58134427A/ja
Publication of JPH0154853B2 publication Critical patent/JPH0154853B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は?IIa一点金属シ照合イ下を電極や配線に使
用した半導体装置の製造方法に関するものである。
集積回路装置における集積度、動作装置、消費電力等の
向上のため配線等の寸法が益々微細化されつつある。そ
の様な微細化された集積回路装置に3ける配線や電極形
成用材料として、モリブデン、タングステン、タンタル
等のいわゆる高融点金属のシリサイドが有望と見なされ
ている。その理由は、これら為融点金属シリサイドは、
従来のMO8fi集積回路のゲート111c極等に用い
られてきた多結晶シリコンに比し、比抵抗が約17□0
と低く、かつ耐熱性が^いことや熱酸化により表面に安
定な酸化wXを形成できるからである。
従来高融点金属シリサイドを形成する方法の1つとして
、高融照合JI14IIKをシリコンの基板上または薄
膜上に堆積した後、熱処理により高−照合属とシリコン
とを反応させてシリサイド膜を形成する方法が知られて
いる。この様な方法で形成した高融点金属シリサイドを
酸素等の鍍化性f!−気中で高温熱処理すると、高融点
金属シリサイドの表面に酸化シリコン瞭を形成できるこ
とが知られている。しかし、この様な従来の方法で形成
した高融点金属シリサイドの酸化膜の絶縁耐圧は、シリ
コンそのものを熱酸化して形成した酸化シリコン膜より
相当に低く、従って集積回路装置における誇電体膜や層
間絶縁膜としての応用に対して必ずしも充分満足できる
ものではなかった。
本発明は、上記従来の方法における問題点を大幅に抜食
した新規な半導体装置の製造方法を提供するものである
。本発明による半導体装置の製造方法は、シリコン上に
高融点金属膜を堆積し、該高融点金属膜の上からイオン
注入を行なうことにより少くとも該高融点金属膜と前記
シリコンとの界面力)ら前記シリコン側lこ前記高融点
金属の一部を分布させ、次いで加熱して別記高融点金属
と前記シリコンを反広せしめて高融点金属シリサイド膜
を形成し、次いで酸化性雰囲気中で熱酸化することによ
り咳高−照合属シリ、サイド表面に酸化膜を形成するこ
とを特徴とす条、、ものである。
本発明による方法によって形成した高融点金属シリサイ
ドの酸化膜では従来の方法によって形成したものより大
幅な絶縁耐圧の同上が得らnるが。
これは、本発明による方法によって形成された高融点金
属シリサイドの表面が極めて平滑であるということと、
ざらにその様な平滑な高−照合属シリサイドを酸化性雰
囲気中で熱処理した場合に形成される酸化膜の厚さも極
めて均一でさらに酸化膜と高融点金属シリサイドとの界
面も平坦であるという発明者らが見出した事実によるも
のと考えられる。
以下、本発明による方法の実施例を図を用いて詳細に説
明する。第1図(a)〜(f)の各図は本発明による方
法を半導体装置中に組込駿nる超−蓄電器の製作へ応用
した場合の第1の実施例jこおける主要製造王権での薄
膜蓄電器部の断面の模式図を示したものである。p型シ
リコン基板1” 1の=rjtBtこ熱酸化によって酸
化シリコン1112を形成した後。
周知のホトエツチング技術を用いて開口13を眩ハ□ ける((a)図)。次にスパッタ法を用いてモリブデ。
、1::・。
ンi[I4を35oAめ1−さに堆積した後、加速電圧
160keV)ff1票(r :/ l 5 G 5 
X 10 ”ex−” タFjイオン注入する((b)
図)。その際開口13以外の領域では、モリブデンl[
14を貫通した砒素イオンは厚い酸化@12によりマス
クされるのでシリコン基板11中に才で達することはな
い。開口部13においては、大部分の砒素イオンはモリ
ブデン@14を貫通してシリコン基板ll中に注入され
るとtもに、モリブデン$14とシリコン基板11との
界面はイオン衝撃によって混合される。
次に600℃の水素雰囲気中でアニールすると開口部1
3のモリブデンは完全にモリブデンシリサイドMoS鳴
16に変換される((C)図)。なお、上述のイオン注
入の1lfilこイオン注入電流が大きくイオン注入速
度が充分大きい場合には、イオン注入によって生じる基
板の温鍵上昇が400℃根度以上にもなり、その際イオ
ン注入による界面の混合効果と前記温度上昇が相乗的に
作用してイオシ注入時にシリサイド形成が自動的に行わ
れてしまう。
この様な場合には上記600℃でのシリサイド形成のた
めの熱処理を省略してもさしつη)えない。次に過酸化
水素水中lこ試料を浸漬することtこより未反応のモリ
ブデン、即ち1M化シリコン[12上のモリブデン線を
遇択的にエツチング除去できる。
更に、砒素注入層17を電気的に活性化させるため10
00℃の窒素カス中で熱処理することによりモリブデン
シリサイドMo8i、層16の下に^濃度に砒素をドー
プしたn@17が形成される((d)図)。次に950
℃の#11ガス中で熱処理することによりモリブデンシ
リサイド層16の上に酸化シリコン111gを300X
の厚さに形成した((e)図)。
次に周知の真空蒸着法及びホトエツチングf&を用いて
ナルミニラムη)らなる対向電極19を形成することに
より薄膜蓄電器を作製した((0図)。この様にして作
製した薄膜蓄電器の電極16と19との間の絶縁耐圧の
平均値は12Vでかつその標準偏差は1.5Vであった
。一方従来の方fk、Tuゎち、モリブデン薄膜を被着
する前に予め開口部に砒素をイオン注入しておいてから
モリブデン薄膜を被着した後にシリサイド化した場合に
は、それらの値はそれぞれ4.5V及び3■であり1本
発明による方法で作−したものに比して着しく劣ってい
たO 次に第2の実施例について説明する。この夾施列番こお
いては高融点金属と反応させてシリサイドを形成するた
めのシリコンとして絶縁膜上に形成した単結晶シリコン
薄PI!を用いた。第2図(a)〜(f)は本発明の第
2の実施的を説明するための図で、sglの実施例と同
様に薄膜蓄電器を組込んだ半導体装置の主要製造工程に
8ける該薄膜蓄電器部の断面の模式図である。シリコン
単結晶基板21上番こ形成された酸化シリコン1[22
に開口23を設けた((a)図)後、多結晶シリコン[
24を化学蒸着法によって堆積する((b)図)。次に
周知のレーザアニール法、Tなわち連続発伽レーザ光の
走査番こより該多結晶シリコン膜24を単結晶化する。
この際開口823の単結晶シリコン基板を種にして、単
結晶を一重部23カ)ら横方向に成長させるいわゆる1
ateral seeding法を柑いた。次に周知の
選択酸化技術を用いて酸化シリコン[25で囲まれたシ
リコン率結晶薄膜からなる島状の領域24′を形成する
((C)図)。これ以後は%第lの実施例の場合と同様
の工程をこより第2図(d)に示した様な十 n@27上lこ形成されたモリブデンシリサイドF@2
6を酸化して形成した薄い酸化1Ia28を絶縁層とし
、アルミニウムを上部電極29とした薄膜蓄電器を作製
した。
この様に本発明による方法を用いて作製した薄膜蓄電器
においては、従来の方法、すなわち、予めシリコン単結
晶領域に砒素のドーピングを行′うておいてからモリブ
デン薄膜を堆積した嶽、モリブデンとn I@との反応
によってモリブデンシリサイドを形成し、該モリブデン
シリサイドM’)熱酸1ヒするという工程で作製した場
合に比して、第lの笑m例の場合とほぼ同m度の耐圧の
向上が得られた。
第3の実施列は、シリコン薄膜として多結晶シリコンを
用いた場合である。第2の実施的に2いて多結晶膜(第
2k(b)に8ける24)の単結晶化工程を省略した場
合、すなわち、#!2図(C)における島状領域24′
が多結晶シリコン膜である植付にも本発明による方法を
稍いて形成した薄膜蓄11t器は従来の方法lこよって
形成したものに比して著しい耐圧の向上が得られた。
上述の実施例においては、高融点金属を堆積するシリコ
ンとしてはいずれも比抵抗が数Ω・倒の基板、または、
ドーピングを行っていないシリコン薄膜を用いたが、高
濃度にドーピングしたシリコン基板また薔−シリコン薄
膜に対しても本発明による方法は有効に適用できた。ま
た、イオン注入におけるイオンの種類も厘族や■族のド
ーパントイオンの他、目的によりシリコン、アルコ′ン
あるいは金属イオン等櫨々のイオンを用いることができ
る。更に、モリブデン以外の高融点金属(タングステン
、タンタル、チタン、ニオブ、ハフニウム)lこ対して
も本発明による方法が有効に適用できた。
また上述の5AItAカではイオン注入後にモリブデン
を完全にモリブデンシリサイドMo8i2に変換するた
めの工程として、水素雰囲気中のアニールを用いたが、
何もとnに限る必齋はなく、W1素宴曲気中、不i性芥
囲気中、^空中のアニール等を用いてもよい。
上述の如く本発明による方法を用いて形成した高融点金
属シリサイドの酸化膜は優れた絶縁耐圧を有し、集積回
路−置の配線間の絶縁層、ダイナミック型ランダムアク
セスメモリ装置を構成する蓄電器の縛電体、更には*発
明の方法によって形成した酸化膜上に単結晶シリコン暎
を形成してなる高融点金属シリサイドをゲート電極とし
、皺シリサイドの酸化膜をゲート杷縁膜としたMOa型
トランジスタ、等の作製に有効に応用することができる
【図面の簡単な説明】
第1図及び第2図は本発明による方法の実施例における
主要1楊での断面の模式図。図中の番号はそれぞれ以下
のものを示している。 13.23−・−シリコン酸化膜の開口、14−−−−
−モリブデン鎮、’15−・−砒素イオンビーム。 16.26−・−・モリブデンシリサイド、17.27
−・・・・n 層、 18 、28・・・・−・モリブデンシリサイドの酸化
膜、19,29・・・−・アルミニウム電極。

Claims (1)

    【特許請求の範囲】
  1. シリコン上に高融点金属膜を堆積し、該高融点金属膜の
    上からイオン注入を行なうことにより少くとも該高融点
    金属膜と前記シリコンとの界面から前記シリコン側に前
    記高融点金属の一部を分布させ、次いで加熱して前記高
    融点金属と前、記シリコンを反応せしめて高融点金属シ
    リサイド膜を形成し、次いで酸化性雰囲気中で熱酸化す
    ることにより、該高融点金属シリサイド表向に酸化膜を
    形成することを特徴とする半導体装置の製造方法。
JP1736282A 1982-02-05 1982-02-05 半導体装置の製造方法 Granted JPS58134427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1736282A JPS58134427A (ja) 1982-02-05 1982-02-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1736282A JPS58134427A (ja) 1982-02-05 1982-02-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58134427A true JPS58134427A (ja) 1983-08-10
JPH0154853B2 JPH0154853B2 (ja) 1989-11-21

Family

ID=11941917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1736282A Granted JPS58134427A (ja) 1982-02-05 1982-02-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58134427A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109082A2 (en) * 1982-11-12 1984-05-23 Nec Corporation Method of manufacturing a semiconductor device comprising a diffusion step
JPS61274325A (ja) * 1985-05-29 1986-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6242524A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158454A (en) * 1980-05-12 1981-12-07 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158454A (en) * 1980-05-12 1981-12-07 Mitsubishi Electric Corp Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109082A2 (en) * 1982-11-12 1984-05-23 Nec Corporation Method of manufacturing a semiconductor device comprising a diffusion step
JPS61274325A (ja) * 1985-05-29 1986-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6242524A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0154853B2 (ja) 1989-11-21

Similar Documents

Publication Publication Date Title
JP3132750B2 (ja) 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法
JPS6072272A (ja) 半導体装置の製造方法
EP0051500B1 (en) Semiconductor devices
JPS60132353A (ja) 半導体装置の製造方法
JPS58134427A (ja) 半導体装置の製造方法
JP2000196086A (ja) チタンポリサイドゲ―トの形成方法
JPH0613402A (ja) 半導体装置の製造方法
KR100369340B1 (ko) 티타늄실리사이드의 형성 방법
JPH01160009A (ja) 半導体装置の製造方法
JPH0355829A (ja) 半導体装置の製造方法
JPH0277149A (ja) 半導体装置およびその製造方法
JPS6063962A (ja) バイポ−ラトランジスタの製造方法
JPS6266679A (ja) 半導体装置の製造方法
JPH0377658B2 (ja)
JP3791500B2 (ja) 半導体装置の製法
JPH1131791A (ja) Bi層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子
JPH04370937A (ja) 半導体装置の製造方法
JP3442084B2 (ja) 半導体装置
JPS5846651A (ja) 電極配線の製造方法
JPH047824A (ja) 半導体装置の製造方法
JPH0536911A (ja) 3次元回路素子およびその製造方法
JP3409793B2 (ja) 半導体装置およびその製法
JPH10340864A (ja) 積層形アモルファス・シリコンの形成方法
JPH0571169B2 (ja)
JPS634670A (ja) 半導体集積回路装置の製造方法