JPS634670A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特に
、多結晶半導体膜のような多結晶膜の表面に酸化膜を形
成するのに適用して有効な技術に関するものである。

〔従来の技術〕

近年、１メガビット以上の高集積のダイナミックＲＡＭ
　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍ＠ｒｙ）にお
いては。

メモリセルとしていわゆるスタックドキャパシタ型セル
（Ｓｔａｃｋｅｄ　Ｃａｐａｃｉｔｏｒ　Ｃｅ１ｌ）を
用いたものが知られている（例えば、電子材料、１９８
６年１月号、２．５６や日経エレクトロニクス、　１９
８５年６月３日号、Ｐ、２１９）、このスタックドキャ
パシタ型セルにおいては、二層目の多結晶シリコン膜の
表面に熱酸化により５ｉＯｚ膜を形成し、このＳｉＯ２
膜の上に三層目の多結晶Ｓｉ膜を形成することによりキ
ャパシタを形成し、従来のブレーナ型セルに比べて容量
を大きくすることができるという利点を有している。こ
の場合、信頼性の高いキャパシタを得るためには、多結
晶シリコン膜の表面に信頼性の高い。

膜厚１０ｎｍ程度以下の極めて薄いＳｉＯ２膜を形成す
る技術が重要である。

【発明が解決しようとする問題点〕

しかしながら、本発明者の検討結果によれば。

多結晶Ｓｉ膜を熱酸化することにより形成される前記Ｓ
ｉＯ２膜は、シリコン基板を熱酸化することにより形成
される５ｉｎｓ膜に比べて、絶縁耐圧やリーク特性が劣
るという問題がある。これは次のような理由による。す
なわち、形成状態における前記多結晶Ｓｉ膜の表面は凹
凸が激しくて平坦でないのみならず、特に結晶粒が大き
い場合には熱酸化時に結晶粒の面方位による酸化速度の
異方性が顕著になったり、抵抗を下げるためにドープさ
れているリンの濃度が結晶粒界で高くなるため粒界で酸
化速度が増速されるので、熱酸化により多結晶シリコン
膜と５ｉＯｚ膜との界面の凹凸がより激しくなり、この
ためこの５ｉｎｓ膜の膜質は悪く、また、この５ｉＯｉ
膜に電圧を印加した時に前記凹凸部で電界集中が生じ、
５ｉＯｚ膜の絶縁耐圧が低下するためである。

本発明者が検討した技術では、多結晶シリコン膜中のリ
ン濃度の最適化、酸化条件の最適化等により、熱酸化に
よる多竺晶シリコン膜表面の凹凸の悪化の程度を最小化
することにより前記問題を解決しようとしているが、こ
のような方法では優れた特性を有するＳｉＯ＊膜を形成
することは難し４）。

本発明の目的は、多結晶膜の表面に優れた特性を有する
酸化膜を形成することが可能な技術を提供することにあ
る。

本発明の前記ならびにその他の目的と新規な特徴は９本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本発明者は、非晶質膜の表面が極めて平坦であることを
見い出し１本発明を案出するに至った。

本願において開示される発明のうち１代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、非晶質膜を形成する工程と、熱酸化を行うこ
とにより酸化膜を形成する工程とを具備している。

〔作　用〕

上記した手段によれば、非晶質膜の表面は平坦であり、
しかも結晶粒径が大きい多結晶膜の場合のように結晶粒
の面方位による酸化速度の異方性や結晶粒界における増
速酸化がないので、この非晶質膜を熱酸化することによ
り形成される酸化膜との界面を平坦にすることができ、
このため多結晶膜の表面に優れた特性を有する酸化膜を
形成することが可能となる。

〔実施例〕

以下、本発明の構成について、実施例に基づき図面を参
照しながら説明する。

なお、企図において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省略する。

ス」ｕｌｌ 実施例１によるダイナミックＲＡＭの製造方法において
は、第１図に示すように、まず例えばｐ型シリコン基板
のような半導体基板１に例えば５ｉ０２膜のようなフィ
ールド絶縁膜２、例えばＳｉＯ２膜のようなゲート絶縁
膜３１例えばｎ０型の半導体領域４，５、例えば多結晶
シリコン膜から成るワード線Ｗｓ　、Ｗ　２及び例えば
ＳｉＯ２膜のような一層目の層間絶縁膜６を形成した後
、この眉間絶縁膜６の所定部分をエツチング除去してコ
ンタクトホール６ａを形成する。なお、前記ワード線Ｗ
１をゲート電極とし、前記半導体領域４．５をソース領
域及びドレイン領域としてアクセストランジスタＴが構
成されている。

次に、例えばＳｉＨ４とＰＨ３とを反応ガスとして用い
た減圧ＣＶＤ法により例えば５８０℃以下の温度で例え
ばリン（Ｐ）がドープされた非晶質シリコン膜７を全面
に形成し、この非晶質シリコン膜７をエツチングにより
パターンニングして所定形状とする。このようにして形
成された非晶質シリコン膜７は、多結晶シリコン膜に比
べてはるかに平坦な表面を有している０次に、前記非晶
質シリコン膜７の結晶化が実質的に生じない程度の温度
、例えば５８０℃以下の温度で例えばドライ０２雰囲気
中において熱酸化を行うことにより。

この非晶質シリコン膜７の表面に例えば膜厚１０ｎｍ程
度以下の薄いＳｔｏｗ膜８を形成する。なお。

このＳｉＯ２膜８が後述のキャパシタＣ用の絶縁膜を構
成する。この場合、この非晶質シリコン膜７の表面は上
述のように極めて平坦であり、しかも多結晶シリコン膜
を熱酸化する時のように結晶粒の面方位による酸化速度
の異方性や結晶粒界での増速酸化がないので、欠陥の少
ない良質のＳｉＯ＊膜８を得ることができるのみならず
、このＳｉＯ２膜８と非晶質シリコン膜７との界面が極
めて平坦になるため、この５ｉＯｚ膜８に電圧を印加し
た時に前記界面の凹凸部で電界集中が生ずる問題を解消
することができる。このため、絶縁耐圧が高く信頼性が
高い、優れた特性を有するＳｉＯ＊膜８を得ることがで
きる。また、これによって後述のスタックドキャパシタ
型セルの信頼性の向上を図ることができる。

この後、必要に応じて前記Ｓｉ　Ｏ２［ｇ８をさらに低
欠陥化するために例えばＮ２やＡｒのような非酸化性雰
囲気中において例えば８００”Ｃ以下の温度でアニール
を行う、なおこのアニールは１例えばｏ２やＮ２０のよ
うな酸化種を微量含んだ非酸化性雰囲気中で行うことも
可能である。

次に、比較的高温でアニールを行うことにより前記非晶
質シリコン膜７を結晶化して第２図に示すように多結晶
シリコン膜９を形成した後、例えばＣＶＤにより全面に
多結晶シリコン膜１０を形成し、さらにこの多結晶シリ
コンｖｌＡ１０に例えばリンのような不純物をドープし
て低抵抗化し、この多結晶シリコン膜１０をエツチング
により所定形状にパターンニングする。これによって、
この多結晶シリコン膜１０と前記多結晶シリコン膜９と
の間に前記５ｉＯｚ膜８を挟んだ構造のスタックドキャ
パシタＣが前記アクセストランジスタＴにその一部が重
なった状態で形成される。これらのアクセストランジス
タＴ及びキャパシタＣにより。

１トランジスタ１キヤパシタのスタックドキャパシタ型
セルが構成される。このスタックドキャパシタ型セルで
は、上述のようにアクセストランジスタＴに一部が重な
った状態でキャパシタＣを形成することができるため、
容量を増加させることができる。さらに１層間絶ａ！１
１６のコンタクトホール６ａに対応する部分においてキ
ャパシタＣが曲がった構造となっているので、容量をさ
らに増加させることができる。このため、必要な容量を
確保しつつセル面積を低減することができ、従ってメモ
リセルの集積密度の向上を図ることができる。

この後１例えばリンシリケートガラス（ＰＳＧ）膜のよ
うな二層目の層間絶縁膜１１を全面に形成し、この層間
絶縁膜１１の所定部分をエツチング除去してコンタクト
ホールｌｌａを形成した後。

全面に例えばＡ１膜を形成し、このＡ１膜をエツチング
により所定形状にパターンニングしてデータ線りを形成
する。

この実施例１によれば、製造工程が簡単であるという利
点もある。

１１五工 ・実施例■によるダイナミックＲＡＭの製造方法におい
ては、実施例■と同様にして第１図に示す非晶質シリコ
ン膜７の形成工程まで工程を進めた後、結晶粒が粗大化
しない程度の温度１例えば８００℃以下の温度、好まし
くは６００〜７００℃程度の温度でアニールすることに
よりこの非晶質シリコン膜７を微結晶化して、第２図に
示すように、結晶粒径が例えば５００λ程度以下の微結
晶から成る多結晶シリコン膜９を形成する。この場合、
前記非晶質シリコンｗＡ７の表面は平坦であるので、こ
の多結晶シリコン膜９の表面も同様に平坦とすることが
できる。次に、前記多結晶シリコン膜９中の結晶粒の成
長がほとんど生じない温度、例えば８５０℃以下の温度
で例えばリンの熱拡散を行うことにより、前記多結晶シ
リコン膜９にリンをドープして低抵抗化する。

この後、前記結晶粒の成長がほとんど生じない温度、例
えば５８０℃以下の温度で前記多結晶シリコン膜９を熱
酸化することにより、第２図に示すように５ｉＯｚ膜８
を形成する。この場合、多結晶シリコン膜９の表面は上
述のように平坦であり。

しかもこの多結晶シリコン膜９中の結晶粒の粒径は極め
て小さいために結晶粒の面方位による酸化速度の異方性
や粒界における増速酸化がほとんどない、このため、熱
酸化後におけるＳｉ　０２１１１８と多結晶シリコン膜
９との界面は実施例Ｉと同様に平坦となるので、実施例
■と同様に、絶縁耐圧が高く信頼性の高い、優れた特性
を有するＳｉＯ２膜８を得ることができる。従って、信
頼性の高いスタックドキャパシタＣを得ることができる
。

この後、実施例！と同様に工程を進めて多結晶シリコン
膜１０、層間絶縁膜１１、コンタクトホール１１ａ及び
データ線りを形成して、第２図に示すように目的とする
ダイナミックＲＡＭを完成させる。

この実施例■によれば、実施例Ｉと同様に、スタックド
キャパシタ型セル構造としているので。

メモリセルの集積密度の向上を図ることができる。

さらに、Ｉｌ造工程も簡単である。

以上１本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが１本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。

例えば、実施例１．ＩＩにおいて、非晶質シリコン膜７
を常圧ＣＶＤ法により例えば６４０℃程度以下の温度で
形成してもよい、また、例えばまずノンドープの多結晶
シリコン膜を形成した後、これに例えばリン、ホウ素、
ヒ素のような不純物を高濃度にイオン打ち込みすること
により、非晶質シリコン膜７を形成すると同時に不純物
ドーピングを行い、この後アニールを行うことにより前
記不純物の電気的活性化を行うことも可能である。

さらに、実施例■において、多結晶シリコン＠９へのリ
ンのドープをイオン打ち込みにより行うことも可能であ
る。さらにまた、実施例Ｉ、■において、熱酸化の速度
を大きくするために１例えば高圧酸化により熱酸化を行
うことも可能である。

また、実施例Ｉにおいては、非晶質シリコン膜７の表面
にＳｉＯ２膜８を形成した後に結晶化のためのアニール
を行っているが、このアニールは、ダイナミックＲＡＭ
の製造工程において、前記ＳｉＯ２膜８の形成後に他の
目的で行う高温の熱処理工程で兼用してもよい。

また、本発明は、例えばモリブデンシリサイドやタング
ステンシリサイドのような高融点金属シリサイドの表面
にＳｉＯ２膜を形成する場合にも適用することが可能で
ある。さらに１本発明は、多結晶シリコン膜のような多
結晶膜の表面にＳｉＯ□膜のような酸化膜を形成する必
要のある各種半導体集積回路装置に適用することができ
、例えばＥＰ　ＲＯＭ　（Ｅｌｅｃｔｒｉｃａｌｌｙ　
Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　０ｎｌＶ　　Ｍ
ｅｎ＋ｏｒｙ）やＥ　Ｅ　　Ｐ　ＲＯＭ　　（Ｅｌｅｃ
ｔｒｉｃａｌｌｙ　　Ｅｒａｓａｂｉｓ　ａｎｄ　Ｐｒ
ｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏ
ｒｙ）に適用することができる。

【発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば。

下記のとおりである。

すなわち、多結晶膜の表面に特性の優れた酸化膜を形成
する二とが可能となる。

【図面の簡単な説明】

第１図及び第２図は１本発明の実施例Ｉ、ｎによるダイ
ナミックＲＡＭの製造方法を工程順に説明するための断
面図である。 図中、１・・・半導体基板、２・・・フィールド絶縁膜
、３・・・ゲート絶＊＊、６，１１・・・層間絶縁膜、
７・・・非晶質シリコン膜、８・・・５ｉＯｚ膜、９．
１０・・・多結晶シリコン膜、Ｔ・・・アクセストラ′
ンジスタ、Ｃ・・・キャパシタである。

Claims (1)

1. 【特許請求の範囲】 １、多結晶膜の表面に設けられた酸化膜を有する半導体
   集積回路装置の製造方法であって、非晶質膜を形成する
   工程と、熱酸化を行うことにより前記酸化膜を形成する
   工程とを具備することを特徴とする半導体集積回路装置
   の製造方法。 ２、前記非晶質膜を微結晶化し、この後前記熱酸化を行
   うようにしたことを特徴とする特許請求の範囲第１項記
   載の半導体集積回路装置の製造方法。 ３、前記非晶質膜が非晶質シリコン膜であることを特徴
   とする特許請求の範囲第１項又は第２項記載の半導体集
   積回路装置の製造方法。 ４、前記熱酸化を５８０℃以下の温度で行うようにした
   ことを特徴とする特許請求の範囲第３項記載の半導体集
   積回路装置の製造方法。 ５、前記非晶質シリコン膜を減圧ＣＶＤ法により５８０
   ℃以下の温度で形成するようにしたことを特徴とする特
   許請求の範囲第３項又は第４項記載の半導体集積回路装
   置の製造方法。