JPS5846651A - 電極配線の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は尚融点金属の表向に薄い酸化膜被膜層を形成し
、゛シリコンプロセスとの互換性をもたせた電極・配１
１１！構造及びその製造方法に関するものである。

絶縁ケート電界効果形トランジスタ（ＭＯＳＦＥＴ　）
の製造においては、ゲート電極劇料として当初アルミニ
ウム（ＡＬ　）が用いられた。しかし紅の融点は６６０
℃であるため、ＭＯ８ｌｉｌ造工程において不可欠なゲ
ート電極をマスクとして不純物をイオン注入し、その仮
泊性化のため９００〜１０００℃程炭の熱処理を行う、
いわゆる自己整合法を適用できない。また半導体装置の
高密度化、微細化が進むにつれ、当然電極・配線も微細
化され電ｆｌＬｖＩｊ度が大きくなって、エレクトロマ
イクレージョンによる断線または短絡税象を引き起こす
０このような観点から高融点金属である。たとえば七リ
ブテン（Ｍｏ）や高温で安定な多結晶シリコン（ボ！Ｊ
　Ｓｉ　）か用いられるようになった０多結晶Ｓｔは自
己整合法が適用でき１表面に良質な酸化膜を容易に形成
できるが、不純物を多量にドープしても抵抗率に下限が
ある（４〜７　Ｘ　１０−’Ω−ｃｎｒ）。尚融点金属
の抵抗率はそれより約２桁程度低く耐熱性も高いが、高
温における安定な酸化膜の形成、耐薬品性に問題がある
。そこで最近になって高融点金属より抵抗率は約１桁上
がるが、多結晶Ｓｉと同様、表面に酸化膜全形成できる
シリサイドが注目されている０しかし今後のＭＯ８ＬＳ
Ｉメモリの微細化、大規模化を考えた場合、電極・配線
の信号伝搬遅延の問題は非常に大きな問題である。２５
６にビット以上の規模のＭＯ８ＲＡＭでは金属シリサイ
ドの抵抗率でも信号伝搬遅延が間組になるといわれてい
る。

従ってＭＯＳの電極・配線として高融点金属の役割は今
後一層重畳になると考えられるｏしかし現在よく研究さ
れている高融点金属でろるＭｏ　、　Ｗ　。

Ｔａ　、　Ｔｉゲートは、耐熱性會有するためＳｉゲー
トと同様、自己整合法線適用できるが％　Ｓｔゲートプ
ロセスの本質である■＾高温素雰囲気中にさらして、安
定なＳｉＯｘにそれ自身の表面にあるい拡他のｉμ分に
形成する。■Ｈ＊　Ｓ　０４　、　ＨＣＬ　、ＨＮ　Ｏ
ｎ　＋　Ｈａ　Ｃｈ勢の酸洗浄を行うことは全く不可能
でおる。このことが−融点金属グー）［極・配線の実用
化會妨けている大きな理由の１つである。

また金属ケートが上記の２つの工Ｓｔとれないことから
％Ｓｉケートプロセスで埃在行われている、第１図に示
すような２−ケート構造ケとることもできない。ここで
１は半導体基板で、２Ｆｉ素子間分離絶縁腺であり、３
はケート酸化膜でめるｏ４は第１層ゲート電極、５は第
２層ゲート電極でおり、肉ゲート電極は酸化膜６を介し
て一部重なっているため素子面積を小さくできる点に特
徴がある。第１図はＩ　Ｔｒ、メモリセル構造の１例で
あり、４はコンデンサ電極、５はＭＯ８Ｔｒ、のゲート
電極の機能をもつ０ さらＫＭＯ８ＬＳＩメモリの機軸化に伴ないケート酸化
膜がｌｏｏ　Ａ程度の厚みＶこなると、尚温熱処理１根
ＶＣおいて層間絶縁膜たるｐｓｃ＊から薄い酸化ｍを違
しエソース・ドレイン領域へ燐が拡散し、浅い接合を破
壊することか考えら＄する０そこでソース・ドレイン饋
域上の酸化Ｉａｋ厚くする工程がゲート電極形成後に必
要となる０しかし烏融点金属をゲート電極・配線とする
、従来の電極・配線構造及びその製造方法では、上記工
程は不可能である。

本発明社上記の欠点を解決するため抵抗率が高融点シリ
サイドより低い烏融点金属會ゲート電極φ配線とする半
導体装置においてそのゲート電極ｅ配線の表面のみに選
択的にシリコン酸化膜又は酸化された金属シリサイドよ
シなる保繰膜を形成したもので、半導体装置の製造工程
において酸化および酸洗浄を可能とする０以下図面につ
いて本発明の詳細な説明する。

第２図は本発明のＭＯＳＦＥＴの電極・配線構造の断面
図であるｏｌは半導体基板、２は素子間分離−絶縁膜、
３はケート酸化１［，１２社島融点金属よりなるゲート
電極、１３は該電極１２の表面に形成されたポリＳｉす
るいは金属シリサイド、１４は該ポリＳｉするいは金属
シリサイドを酸化して得られた酸化膜でらる０第２図で
は、＃Ｒ化は完全に行なわれずポリＳｉ；ｂるいは金属
シリサイドＬ（を残しているが％目的とする１バイスに
応じてこれを完全に酸化してしまってもさしつかえない
。本構造によれは、ゲート電極１２の上面のみならず側
面にもポリＳ１メるいは金属シリサイド１ｇｌ１１３及
び酸化％　１４　’ｉ有するため、酸洗浄や醜化工根に
あ・いてもケート電極材料である１１ｉ６＃１１点金楓
が浸されることがなく。

又これらの領域がケート電極１２０表面に限られている
ため内部の金属の抵抗率を劣化させなことがなく素子の
高速動作が維持できる。金属材料としてヰ抵抗率の小で
いとと、耐熱性の尚りことが必要であることがらｂＭｏ
、Ｗ、Ｔａ＋Ｔｔ　吟の尚一点全域が最適でめる０なお
第２図ではソース・ドレイン引出し電極、鳩間絶＠膜に
省略している。

次に、本発明の装造法の一実施例會第３図に示す。ゲー
ト電極材料としてＭｏ　ｋと９あけて説明する。すなわ
ち半導体基板１に選択酸化法ｅこよｐ厚い素子間分離絶
縁１１ｉｉｌＺをゲート・ソースΦドレイン部を除く部
分に形成し、その彼＾びは化してケート酸化Ｍ３’ｅ形
成する（工程Ａ）。次にＭｏｏｌ１を電子ヒーム蒸着法
、スパッタ法、ＣＶＤ法勢によシ被着させる。本実施例
では電子ビーム蒸着法により３０００人形成した（工程
Ｂ）。尚Ｍｏ　＠　１１と半導体基板１と直接コノタフ
）１とる場合は、工程Ａの次に酸化膜３の所定の位置に
開口部を設ける工程が必要でめる。次にＭｏｏｌ１を処
理して通常のリングラフィとエツチング工程により形成
したゲート電極１２ヲ作成し、これをマスクとしてイオ
ン注入法で不純物音半導体基板表面ｙｃケート酸化膜３
全通して注入し、約１０００℃の熱処理を施し、注入不
純物を活性化し、ソース・ドレイン領域７を形成する（
工程Ｃ）ｏ次に全面にＳｉ層１５を形成する。本実施例
では電子ビーム蒸着法で１０００人の犀さの５１ｍ１５
を形成した（工程Ｄ）。この場合、後の工程で非酸化性
あるいは酸化性雰囲気で処理さ、れることを考えるとピ
ンホールがないことが望ましい。検討でＦｉ蒸着時の基
板温度を室温から６００℃まで変えて行ったが、基板温
度の尚い方がピンホールが非常に少ないことがわかった
０本実施例では基板温度は５００℃とした。尚Ｓｉ層の
形成法は電子ビーム蒸着法に限定されることなく、スバ
ツタ法＋　Ｓｉ　Ｈａ　、　Ｓｉ　Ｃ４その他のシリコ
ンの水素塩化物等の熱分解法を用いてもよい。次に非数
化性雰囲気中で熱処理しゲート金ｍ表面のＳｉのみを金
族シリサイド１６に変える（工程Ｅ）ｏこの場合Ｍｏと
Ｓｉの反応を表向たけに抑えることが必要でるるが、こ
れにはＭｏ機中の不純物酸素が嶽蒙な働きをすること奮
われわれは見出した。すなわちＭｏ膜中に数饅〜畝十−
の＃Ｒ木をあらかじめ入れておき、この上に８ｉＮ４ｈ
るいはシリサイド層が形成されでいる場合、６００℃以
上の温度で熱処理すると、５１−Ｍ。

あるいはシリサイド−Ｍｏの反応を抑制する。本実施例
では膜中の一素ｊＩｋをｌＯ−程度としている。次にＭ
ｏシリサイドとＳｉのエツチング比の大きなドライエツ
チング法によりＳｉ　１％　１５のみ金除去しく工程Ｆ
）％その後酸化性雰囲気にさらしてゲート電極表面のシ
リサイド１６を酸化ｌ１１１！１７に変え、ゲート電極
金酸化膜保一層で被覆した構造が得られる（工程Ｇ　）
　ｏこの時ソース・ドレイン領域上のゲート酸化１ｌ１
１３も酸化が進行するが、一般に単結晶Ｓｉの酸化速度
はシリサイドの欧化速度ｔζ比べｌ／ｍ　−１／ａ倍と
遅いため、そ妹厚みは酸化膜１７に比べ薄い。

本実施例ではシリサイド１６社完全に酸化しているが酸
化の程度は目的とするデバイスに応じて自由に選択する
ことができる。

第４図に他の実施例？示す。Ｍｏ膜を被層し加工する１
での工程、すなわち１程Ａ、Ｂ、Ｃ＃ｉ第３図のＡ、Ｂ
、Ｃと全く同じでめるので説明を省くが１本実施例では
工程ＣＬＩ）彼にＭＯよりなるゲート電極１２　’ｆｒ
　Ｓｔ　Ｈ＆雰囲気にさらしＳｔとＭＯが反応してモリ
ブデンシリサイドを形成する温度３００〜７００℃にす
ると、ゲート電極部分以外へのＳｉの堆積は無視でをる
程度に小さくゲート電極の上面及び１ｌｌｌ向に一択的
にモリブデンシリサイド１８が形成される（工ｍＤ）ｏ
向シランのプラズマ雰囲気中で処理してもよい０次に高
温の酸素雰囲気にさらすことによってシリサイド１８を
酸化膜りに変え、除化膜保麟鳩を有するケート電極構造
が得られる０同第２図、第３図ではシリ’ｊ−イド１６
　、１Ｂの形成はイオン注入の債に行ったが、イオン注
入の後でもよい０さら１１ｃ第５図に他の実施例をボす
。工程Ａは第１図工程Ａと同様であり、牛尋俸基板１に
選択は化法により厚い素子間分離杷縁ａ２とケート［化
ｍ３を形成した後、Ｍｏ膜１１會被着させ続けてＳｉ映
２０１ｆｔ形成する（工ｍＢ）ｏ本実施例ではＭｏ膜１
１゜Ｓｉ　１１１２０とも電子ビーム蒸漸法で形成した
。験Ｉ！Ｖはそれぞれａｏｏｏ　入、　１０００　Ａと
した。次に通常のリノグラフイ技術とプラズマエッチン
グ技術によりＭ。

層１２とポリＳ１層２１からなるゲート電極を形成し、
このケート電極全マスクにイオン注入法でソース。

ドレイ７７會形成する（工程Ｃ）。この時ゲート電極の
側面はＭｏのままである。促って次にこの側面にのみ５
ｉＨａｌＦ囲気での熱処理るるいはＳｉＨ４＋２）ノラ
ズマ反応法によりシリサイド２２ヲ形成することができ
る（工程Ｄ）。次に高温の鈑化性暮囲気にさらしてゲー
ト−極上面のＳｔ層２１　、　細面のシリサイド２２ｔ
−酸化膜おに変え、ゲート電極を酸化膜保農層で被覆し
た構造か得られる（１嚇Ｅ　）　ｏ同第４図ではゲート
ＩＩＬ他上面のＳｔ層２１の甲化はケート電極形成後に
行ったが、工程Ｂにお〆てボＩＪ　Ｓｉ　＠２ｏ全酸化
腺に変えたのち工程ＣＶｃ移ってもよい０一般に通常の
りソグラフイとグラズマエッｆング技術を用いてゲート
電極全形成する工程においては、Ｍｏ表面がレジストや
エツチングガスにふれるが、Ｍｏを洗浄する工程を通せ
ないためＭｏ表面にレジストが残る恐れもある０このよ
うなＭｏ表面にＳｉ層層形形成るとピンホールやその他
の欠陥か発生してしまう。しかし本実施例によれｔｉＭ
ｏ膜１１全１１Ｉｌ後−一旦真空會破ることなく直ちに
小すＳ１４形成できるため、薄い膜厚でもピンホールの
ないＳｉ膜を形成できる。また本実施例の方法だとゲー
ト電極上向の酸化膜ｍ膜の犀みは任意に変えることがて
きる。

第６図に他の実施例を示す。工程Ａ、Ｂ、Ｃまでは第３
図の工程Ａ、Ｂ、Ｃと全く同じであるので説明は省く。

本実施例では工程Ｃの後（酸化性雰囲気に場らし、ＭＯ
の表面に腸の酸化物２４を形成する０本実施例でｆｌ　
２００℃〜１０００℃の温度で２００〜４００Ａの厚さ
酸化物を形成した。ただし酸素雰囲気中で＾温にさらす
とモリブデンの酸化物は昇華してしまう。従って高温で
酸化する場合鉱不活性カス中に徽讐の戚素會混入させて
行わなければならない。本実ｍガでは不活性ガスとし′
″Ｃ室累ガスを用いた。次に電子ビーム蒸ｔｉ法で全面
にポリＳｉ膜２５を形成しく工程Ｅ）、その恢非酸化性
雰囲気で８００℃〜１０００℃の熱処理を施す。この時
数化物２４は解離し、ケート電極を被覆したＳｉ膜は内
部から酸化膜２６に変わる（工程Ｆ）。熱処理芥囲気と
して窒素でよいが、窒素に水素を混入するか、又は完全
に水素で熱処理すると酸化物の解離はより完全なものと
なり、ＳｉＯｘに形成しや１くなる。

酸化膜２６＃ｉ表亀１にまた内部から酸化さ７１ない層
が残っていてもよい。次にポリＳｉとＳｉＯｘのエツチ
ング比の大きなドライエツチング法により余分なＳｉ膜
のみを除去しケート電極を酸化膜株一層で被層した構造
が得られる。本実施例ではエツチングは平行平板電極タ
イ１會使川し、エツチングカスはＣＣ４Ｆｔｋ用いた。

この場合ポリＳｉはＳｉ　Ｏｘに対して約１０倍のエツ
チング速［’ｔ−持つ。（工程Ｇ　）　ｏ本実り例の％
倣は酸化膜保護層を狗るのに叡化性芽囲気にさらすので
１な（、ＭｏとポリＳｉ膜の界面ｙｃ形成したＭｏの酸
化物を利用して内部から酸化するところにある。この方
法だとソース・ドレイン領域上の酸化膜３を成長させる
ことなくゲート表面にのみ酸化膜保賎層が形成できる。

第７図に他の実施例を示す。■８Ａと工程ＢのうちＭｏ
Ｍｌｌを被層するまでは第６図の工程Ａ、Ｂと全く同じ
であるので説明は省く。本実施例ではＷｋｏ腋を被着し
た後、Ｍｏ表向にＭｏの酸化物ｎ全形成し７（工程Ｂ）
、その上にポリＳｉ膜２８會約１０００λ被夕さ斌る。

（、、、工、程ｃ）ｏｉに通常のリングラフ、イ技術と
プラズマエツチング技術によりＭｏ膜四とＭｏ＃Ｒ化物
（資）とポリＳｉ膜３１からなるゲート電極を形成し。

このゲート電極をマスクにとしてイオン注入法で不純物
音半導体基板表面にゲート酸化膜３を通して注入し約１
０００℃の熱処理管流すことによって注入不純物を活性
化しソース・ドレイン領域７′ｌｒ形成する（工程Ｄ）
０次にＳｉＨ４雰囲気での熱処理あるいはＳｉＨ，のフ
ーラズマ反応法によりケート電極側面にシリサイド３２
を形成する（工程Ｅ）。その後非数化性雰囲気で８００
℃〜１ｏｏｏ　ｔ：の熱処理全農し酸化物３ｏを解離し
ポリＳｉ膜を内部から酸化する（工ｇＦ）ｏ熱処理雰囲
気として窒素でよいが、窒素に水素を混入するか、又は
完全に水素で熱処理すると酸化物の解離はより完全なも
のとなり、Ｓｉ　Ｏｘ　ｋ形成しやすくなる。この時ば
化物あの表面に１だ酸化されないＳｉ層が残っていても
、次に酸化性雰囲気中でゲート電極側面のシリサイド３
２を酸化する除に同時に酸化される、酸化験保龜層あが
形成される（工８Ｇ）０本実施例ではケート電極上面の
酸化膜３３ヲ得るのに工程Ｅの後に熱処理したが、工程
Ｃにおいて酸化あるいは熱処理することによって予めポ
リＳｉ層を酸化膜に変えてもよい。また工程ＥＬ０Ｄ後
に非酸化性雰囲気での熱処理を経ずに、直接酸化するこ
とによっても工程Ｇに−示す構造が得られる−０ 第８図に他の実施例を示す。半導体基板１に選択酸化法
により厚い素子間分離絶縁膜２奮ゲート・ソース・ドレ
イン部を除く部分に形成し、その後再び酸化してゲート
酸化膜３′に形成する（工程Ａ）ｏ次にａｌ素ドーグＭ
ｏｌ［３５を被着させる。本実施例ではスパッタ蒸着中
のチェンバー内に酸素ガスを導入することによって最大
３０チの酸素ドープＭｏ１ｌｌ　ｔ　ａｏｏｏ　５Ｌ形
成した（工程Ｂ）ｏ次に通常のリンクラフィ技術と１ラ
ズマエツチング技術により酸素ドープＭｏ膜からなるケ
ート電極３６を形成し、このゲート１！極をマスクにイ
オン注入法でソース。

ドレインを形成する（工程Ｃ）。その後全面にＳｉ膜３
７ｔ−被着させる。本実施例では電子ビーム蒸着法で１
０００　人の岸さのＳｉ膜を形成した。次に非酸化性雰
囲気中において高温で熱処理することによってゲート電
極３６全機っているポリＳｉ膜３７を酸化膜羽に変える
。これ杜高温熱処理中にＭｏのゲート電極圀に含まれる
酸素が抜は出てＳｔ膜訂と反応するためでらる０従って
熱処理後のケート電極あ中の酸素量は熱処理前に比べ減
少する。本実施例では１０００℃、１時間の熱処理を行
った。熱処理雰囲気として′ｊ１１素でよいが、窒素に
水素を混入するが、又は完全に水素で熱処理すると酸化
物の解離はより完全なものとなシｓ　ＳｉＯｘ會形成し
ゃすくなる。

その後ポリＳｔと５ｉｆｔのエツチング比の大きなドラ
イエッチング法により余分なＳｉ膜のみ除去し、ゲート
−極を酸化膜保護層で被憤した構造が侍られる。本実施
例の特徴はゲート電極上の多結晶Ｓｉ膜を酸化する際の
酸素の供給源として酸素ドープＭ。

を用いたことであるｏ＃Ｒ素の供給源としてＭＯケート
電極とポリＳｌ膜の界面に形成されたＭＯの酸化層を利
用する場合と比較すると、内部から形成できる酸化膜厚
１ｒ変えるのに酸化層膜厚ではな（Ｍｏに含まれる酸素
ｊｔ全変化させることによって行える０第９図に他の実
施例を示す。工程Ａと工程Ｂのうち酸素ドープＭｏＭ３
５を被着させる筐では第７図の工程Ａ、Ｂと同じである
ので説明を噛く０本実施例では酸素ドープＭＯ膜ｔ−被
着した後、引き続きポリＳｉ膜３９ヲ約１０００λ全面
Ｖζ形成する（工程Ｂ）。

次に通常のリングラフィとプラズマエツナング技術によ
りＭＯ膜４１と多結晶Ｓｉ膜菊からなるゲート電極を形
成し、このゲート電離全マスクにイオン注入法でソース
・ドレイン領域７を形成する（工程Ｃ）。次にＳｉ　Ｈ
，雰囲気での熱処理るるいはＳｉルのプラズマ反応法に
よシケート電極＠面にシリサイド４２′ｌｉ−形成する
（工程Ｄ）。その後非酸化性裏囲気で約１０００℃の高
温で熱処理音節し、Ｍｏ膜４１の酸素によってゲート電
極表面のポリＳｔ　４０とシリサイド４２ｔ−内部から
酸化膜Ｃ２４４に変える（工＠Ｅ）０熱処理雰囲気とし
て窒素でよいが、窒素に水１ｇｔ混入するか、又は完全
に水素で熱処理すると酸化物の解離はより完全なものと
なり、５ｉＯｔｔ”形成しやすくなる。この時ポリＳｔ
やシリサイドの表１ｉ１ｔで酸化されない場合は、工程
Ｅの後で酸化性雰囲気中で表面まで完全に酸化膜４５に
することができる（工程Ｆ）。

本発明は以上説明したように、高融点金属表面に酸化膜
よりなる保賎層を形成したものであり、今後のＭＯ８Ｌ
ＳＩの微細化、大規模化に伴なって、電極・配線の低抵
抗化が必須である現状において、低抵抗性という点でい
きづｔ５’ｉみせているポリＳｔ電極、シリサイド電極
、Ｓｉプロセスとの互換性がとれない高融点金属電極の
もつそれぞれの欠点ノ を−気に解決し冬ものであ凱次の特長をもつ。

（１）　　半導体装置の製造行程においてゲート電極形
成後に酸化性雰囲気にさらすことや酸洗浄かでき、従来
のイオン注入法の利用と合わせて、−一点金属電極をボ
ｌｊ　Ｓｔ電極と枠」様のプロセスで取り扱うことがで
きる。

（２）　　酸化膜保護層を絶縁膜として利用することに
よって多層の金属ケー）＊極を有する半導体装置が形成
ｉｌＩ］能である。

（３）　また同様に酸化膜保護層を絶縁膜として利用す
ることによって高融点金族よりなる多層配線を有する半
導体装置が可能である。

【図面の簡単な説明】

第１図は二階ケート構造を有する半導体装置の１例、第
２図は本発明の電極配置＆１１１構造の実施例、第３図
は本発明の製造方法の一実施例、第４〜９図は各々本発
明の電極配線偽造の製造方法の他の実施例である。 １・・・・・・半導体基板、２・・・・・・素子同分離
杷城膜。 ３・・・・・・ケート酸化膜、４・・・・・・第１層グ
ー）＊極９．５・・・・・・第２鳩ケート″ｄＬ極、６
・・・・・・ば化膜、７・・・・・・ソース・ドレイン
、８・・・・・・ＰＳＧＩｌａ、９・・・・・・ソース
引出し電極、　１０・・・・・・ゲート引出し電極、　
１３・・・・・・ポリ８ｉあるいは金属シリサイド、　
１４・・・・・・酸化膜。 １１・・・・・・Ｍｏ膜、１２　、　Ｂ　、　ｙｊ・・
・・・・ゲート電極を構成するＭｏ膜、　１５　、２Ｇ
　、　２５　、２８　、３７　、３９　・・−−−−ポ
リＳｉ　Ｍｊ＆＊１６　、１８　、２２　、３２　、４
２−・・・・・金属シリサイド、　１７　、１９゜２３
　、２６　、３４　、３８　、４５・・・・・・版化膜
保護層、２１　、３１　。 荀・・・・・・ゲート電極を構成するポリＳｉ膜、２４
．２７・・・・・・七すプデン酸化物、（資）・・・・
・・ゲート電極を構成するモリブデン酸化物層、３３，
３８．４３・・・・・・内部から酸化され九ボＩＪ　Ｓ
ｉ膜、蕊・・・・・・酸素入シＭｏ膜、３６゜４１・・
・・・・ゲート電Ｉｋヲ構成する酸素ドープＭｏ膜、３
６’。 ４１’・・・・・・高温熱処理後の酸素ドープＭｏ　＠
　４４・・・・・・内部から酸化されたシリサイド 特許出願人　日本電信電話公社 才３図 −ｌ　　　　　　　　７ オ′４図 才５図

Claims (1)

1. 【特許請求の範囲】 （１）　　半導体基板表向上の絶縁膜上に形成された簡
   融点金Ｊｒｉ＆面葡、すくなくとも表面狽域が酸化され
   たシリコン層あるいは酸化された金属シリ”丈イド層で
   榎ったことを％像とするｖＩＬ極配線構＃ｉ。 （２）　　半導体基板表向上に形成された絶縁膜上Ｖｃ
   ＾融点金属層を形成する工程と、該ｉ！ｂ＆ｌ１点金鵬
   層を加工し電極・配線を形成する工程と、全面にシリコ
   ンｍｔ−形成する工程と、該シリコン層と該ｌＮｌ１ｉ
   ＃Ｉｊｉ点金一層を反応させ、該電極・配線表面に尚融
   点シリサイドを形成する工程と、！！４りのシリコン層
   を除去する工程と該−融点シリサイドを酸化する工程ｔ
   すくなくとも含むことを特徴とする電極配線構造の製造
   方法。 （３）　　半導体基板表向上に形＆　Ｇ　ｔした杷−膜
   上に＾融点金Ｍｍｋ杉成する工程と、ｔＡ尚融点金全域
   を加工し電極−配Ｉ／ｓを形成する工程と、シラン（８
   ｉＨａ）雰囲気るるいはシランのグラズマ雰−気にさら
   し、該電極・配線表面にシリコンあるいは金属シリサイ
   ドを形成する工程と、該シリコンあるいは核金属シリサ
   イドを酸化する工程をすくなくとも含むことを特徴とす
   る電極配線構造の製造方法。 （４）　　半導体基板表向上に形成された絶縁膜上に島
   融点金属ｍｔ形成する工程と、該高融点金属上にシリコ
   ン層を形成する工程と、これらの層を加工し高融点金属
   上とシリコン層の２層からなる電極・配線を形成する工
   程と、シラン雰囲気みるいはシランのプラズマ雰囲気に
   さらし、該電極−配線の側面に露出した高融点金属の表
   面のみを金属シリサイドにかえる工程と販シリコン層お
   よび該金属シリサイドを酸化する工程ｔすくなくとも含
   むことを％徴とする電極配線構造の製造方法。 （５）　　半導体基板表向上に形成ｓｒした絶縁膜上に
   尚融点金属層を形成する工程と、該？ｉｉ６融点金栖層
   を加工し′＃Ｌ憔・配線を形成する工程と、該電極・配
   ｍ表面に尚融点全域敵化物を形成する工程と、全面にシ
   リコン層を形成する工程と、非酸化性雰囲気で熱処理し
   て該電極・配線上のシリコン層のみｔ−酸化膜にかえこ
   工程と、残りのシリコン層を除去する工程を丁くなくと
   も含むことを特徴とする電極配線構造の製造方法０（６
   ）　　半導体基板表面上に形成された絶縁膜上に尚融点
   全域鳩を形成する工程と該尚融点金属ｐ、面を＆一点金
   Ｉｇ４＃ｉ化層にかえる工程と全面にシリコン層を形成
   する工程と、これらの層を加工し高融点金属層と鍋融点
   金属酸化層とシリコン層の３層からなる電極・配線を形
   成する工程と、シラン雰囲気あるいはシランのプラズマ
   雰囲気ｆＣさらし、該電極・配−の＠向’＜ｍ出した高
   融点金属の表面のみを金属シリサイドにかえる工程と、
   非酸化性雰囲気で熱処理して戚シリコン層全ば化膜にか
   える工程と、該金属シリサイドを酸化する工程ｔすくな
   くとも含むことを特徴とする電極配線構造の製造方法０ （７）　　半導体基板表面上に形成された絶縁膜上に酸
   素入り高融点金属層ｒ形成する工程と、該高融点金属層
   を加工し電極・配線を形成する工程と、全面にシリコン
   層を形成する工程と、非酸化性雰囲気で熱処理して該電
   極・配線上のシリコン層のみを酸化膜にかえる工程と、
   残りのシリコン層を除去する工程を丁くなくとも含むこ
   とを特徴とする電極配線構造の製造方法。 （８）　　半導体基板表面上に形成された絶縁膜上に酸
   素入り高融点金属層を形成する工程と、全面にシリコン
   層を形成する工程と、これらの層を加工し％酸素入９高
   融点金属層とシリコン層からなる電極・配線を形成する
   工程と、シラン雰囲気あるいはシランのプラズマ葬囲気
   にさらし、該電極・配線の側面に繕出した高融点金属の
   表面のみを金属シリサイドにかえる工程と、非酸化性雰
   囲気で熱処理して該Ｎ惚・配線上のシリコン層と側面の
   該シリサイドｔ−酸化膜に変える工程會すくなくとも含
   むことを特徴とする電極配線構造の製造方法。