JPH0377658B2 - - Google Patents

Info

Publication number
JPH0377658B2
JPH0377658B2 JP57169535A JP16953582A JPH0377658B2 JP H0377658 B2 JPH0377658 B2 JP H0377658B2 JP 57169535 A JP57169535 A JP 57169535A JP 16953582 A JP16953582 A JP 16953582A JP H0377658 B2 JPH0377658 B2 JP H0377658B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
melting point
silicon layer
silicide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57169535A
Other languages
English (en)
Other versions
JPS5961033A (ja
Inventor
Yoshimi Shiotani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16953582A priority Critical patent/JPS5961033A/ja
Publication of JPS5961033A publication Critical patent/JPS5961033A/ja
Publication of JPH0377658B2 publication Critical patent/JPH0377658B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、半導体装置における配線の形成方法
に関し、さらに詳しく述べると、高融点金属の珪
化物(以下、シリサイドと記す)からなる配線層
を形成する方法に関する。
(2) 技術の背景 半導体装置の配線として今までアルミニウム
(Al)等の金属が多用されてきたことは周知の通
りである。しかしながら、Al配線は、その材料
の融点が低いため、高温処理工程がすべて完了し
た後でなければ形成することができないという欠
点を有していた。したがつて、現在、多層配線構
造を形成する場合など、多結晶シリコンの層が多
く配線として用いられている。多結晶シリコンの
層は、通常、高濃度に不純物(リン、ヒ素、ボロ
ンなど)をドープした形で用いられているけれど
も、これは、高融点であることに加えて、加工性
が良好である、安定性がある、等の注目すべき利
点を有している。
(3) 従来技術の問題点 多くのすぐれた特徴を有している多結晶シリコ
ン配線にも重要な欠点が1つある。すなわち、配
線抵抗が大きいことがそれである。多結晶シリコ
ン配線の抵抗は、Al配線のそれに比してはるか
に高く、したがつて、アクセスタイムの遅延を生
じる。このような配線抵抗に係る欠点は、半導体
装置の高密度化が進むにつれて、ぜひとも解消し
なければならない問題となつている。
配線材料として、モリブデン(Mo)やタング
ステン(W)などのような高融点金属を単体で使
用する試みもなされている。が、この配線は、多
結晶シリコンよりも抵抗が約2桁低いというもの
の、化学的安定性に劣るという欠点を有してい
る。すなわち、高融点金属配線は、Al配線と同
様に汚染を受けやすく、化学薬品に侵されやす
く、高温度において酸化されやすいという欠点を
有しており、多結晶シリコンゲート・プロセスと
の互換性が不存在である。
最近は、高融点金属のシリサイド膜、例えば
MoSi2膜などを高融点金属単体に代えて用いる方
法が注目されている。かかるシリサイド膜は、高
温処理にも十分に耐えることができ、しかも多結
晶シリコン膜に較べて約1桁低い配線抵抗を有し
ている。但し、このようなシリサイド膜も汚染に
弱いという欠点を有しており、パシベーシヨン膜
を形成したり多結晶シリコン層をひいたりの付加
的なかつ煩雑な処理作業を不可避としている。
(4) 発明の目的 本発明の目的は、多結晶シリコン層に通常の半
導体素子の能動領域を形成しながら、同じ多結晶
シリコン層内の他の領域への高融点金属シリサイ
ド層の形成を、多結晶シリコン配線層の形成に準
じた方法によつて容易に行いうる製造方法を提供
することにある。
(5)の1 発明の構成 本発明者は、このたび、多結晶シリコンゲー
ト・プロセスを殆んど変更しないで、すなわち、
従来の多結晶シリコン膜に高融点金属を打ち込む
だけで、上記した目的を達成し得るということを
見い出した。本発明方法は、高融点金属シリサイ
ドからなる低抵抗配線層を形成する方法であつ
て、以下の各工程を、目的達成の手段とするもの
である。
すなわち、多結晶シリコン層に導電性不純物を
添加する工程と、 次いで、該多結晶シリコン層の該導電性不純物
の添加された領域に、高融点金属を、該高融点金
属の濃度が表面及び境界で低くなるようにイオン
注入して、シリサイド膜を形成する工程と、 次いで、該シリサイド膜の結晶粒径が大きくな
るように、アニール処理する工程と を有することを特徴とするものである。
高融点金属が注入された多結晶シリコン層をア
ニールすること、 を含んでなることを特徴としている。
本発明を実施する場合、周期律表−A族、第
V−A族及び第−A族に属する金属グループか
ら選ばれた高融点金属を任意に使用して既に形成
してある多結晶シリコンの層に打ち込むことがで
きる。具体的には、Mo、W、Ti(チタン)、Ta
(タンタル)、Nb(ニオブ)、Pt(白金)などを代表
的な高融点金属としてあげることができる。この
ような金属の打ち込みには、好ましくは、イオン
注入を、例えば100〜200eVの注入エネルギー及
び約1016イオン/cm2のオーダーの注入ドーズを適
用して、利用することができる。高融点金属の打
ち込みにより形成されるシリサイドは、その金属
をMで表わした場合、MSi2、MSi、M2Si、
MSi3、M2Si3等のいろいろな形態をとることが
できる。
高融点金属の打ち込みに先がけて多結晶シリコ
ンの層にドープする不純物として、例えば、p形
不純物としての周期律表で3価の元素(ボロン、
ガリウム、インジウムなど)、そしてn形不純物
としての5価の元素(リン、ヒ素、アンチモンな
ど)をあげることができる。これらの元素を適当
な不純物源から拡散によりドープするか、もしく
は、それが実施できない場合、不純物のイオン化
を行なつて後にイオン注入によりドープするのが
好ましい。
最初の工程である多結晶シリコンの層の形成
は、常法に従つて、例えば減圧CVD法により有
利に実施することができる。一例を示すと、シラ
ン(SiH4)ガスを使用して625℃の温度及び0.2ト
ルの減圧を適用して膜厚が3000〜4000Åとなるま
で多結晶シリコンを成長させるのが好ましい。
最後のアニール工程であるが、これは、アルゴ
ン雰囲気中又はアルゴン及び水素の混合雰囲気中
で1050〜1100℃の温度を適用して有利に実施する
ことができる。その際、この技術分野において普
通に用いられている電気炉を使用して加熱を行な
つてもよく、さもなければ、必要に応じて、レー
ザビーム及び電子ビームアニール装置を使用して
加熱を行なつてもよい。シリサイド層は高温下に
安定である。
(5)の2 作用 本発明の配線層の形成方法では、先ず多結晶
シリコン層中に導電性不純物を添加し、次いで
この多結晶シリコン層中に高融点金属イオンを注
入し、さらにこの多結晶シリコン層をアニール
処理する。の工程は、通常の素子形成のために
行われる導電性不純物層の形成と同時に行うこと
ができるので、半導体装置製造工程の簡単化が望
める。また、の工程を経てシリサイドを形成し
た後にもの工程でこのシリサイドの結晶粒径を
大きくしているので、容易な方法でありながら、
しかも電気抵抗の小さいシリサイド配線層を形成
できるものである。
(6) 発明の実施例 次に、添付の図面を参照しながら本発明方法の
好ましい一例を説明する。
第1図は、本発明方法を適用して得られる、2
層多結晶シリコン1トランジスタ1キヤパシタ構
造を有する半導体装置の一例を示した断面図であ
る。この図において、1はp形シリコン基板、2
はSiO2からなるフイールド絶縁膜、3は第1多
結晶シリコン層、4は第2多結晶シリコン層、5
は第1多結晶シリコン層3のSiO2薄膜、6は第
1及び第2の多結晶シリコン層3及び4を分離す
るSiO2薄膜、7はPSG層間絶縁膜、8はN+拡散
層、そして9はAl層である。
ここで、第2多結晶シリコン層4、SiO2薄膜
6及び基板1はMOSトランジスタを形成し、一
方、第1多結晶シリコン層3、SiO2薄膜5及び
基板1はキヤパシタを形成し、これらMOSトラ
ンジスタとキヤパシタとが組み合わされて1メモ
リセルを形成する。これが、いわゆる1トランジ
スタ型メモリセルである。なお、第2多結晶シリ
コン層4はワード線として作用し、Al層9はビ
ツト線として作用するものである。
第2多結晶シリコン層4のゲート及びワード線
の形成に際して本発明を適用する。すなわち、多
結晶シリコン層を成長させた後、その配線抵抗を
低下させるために例えばリン、ヒ素などのような
不純物をドープし、その後、例えば、Mo、Wな
どのような高融点金属をイオン注入により打ち込
み、そして最後にアニールする。
次いで、本発明を実施する際の各工程を順を追
つて説明しよう(第2a図、第2b図及び第2c
図を参照されたい)。
先ず、第2a図に図示の工程で多結晶シリコン
層を形成する。これは、先にも述べたように、減
圧CVD法を適用して行なうことができる。引き
続いて、第2b図に図示の不純物のドープを実施
する。例えば、リンをドープしようと思う場合、
例えばPOCl3、PCl3のような不純物源を用意して
1050〜1100℃の温度で拡散を行なうことによりこ
れを実施することができる。もちろん、拡散に代
えてイオン注入を利用することもできる。不純物
のドープが所望のレベルまで完了した後、例えば
Mo、Wなどのような高融点金属の打ち込みを行
なう。これは、MoF6、WF6などのようなソース
を使用して、100〜200eVのエネルギー及び1016
のドーズでイオン注入により実施することができ
る。このようにして形成されるシリサイド膜にお
いて、それに含まれる高融点金属の濃度は表面及
び境界が低くなるように分布しており、よつて酸
化されにくいという等徴がある。なお、不純物ド
ープ後の多結晶シリコン層に打ち込まれるべき高
融点金属は第2c図においてM+で示されている。
引き続いて、図示されていないけれども、形成さ
れたシリサイド膜を高温度でアニール又は酸化す
る。すると、シリサイド膜の結晶粒径が大きくな
り、その抵抗が低下する。
さらに、本発明方法は、多結晶シリコンの酸化
後でもその酸化膜(SiO2)を通してイオン注入
を行なうことができる。この方法では、表面に
SiO2膜があるので、酸化されやすいMoやWの膜
の処理が容易になり、引き続くPSGの成長(400
〜450℃)時にもMoやWが酸化されない。
(7) 発明の効果 本発明に従うと、多結晶シリコン配線の特徴で
ある良好な加工性及び安定性を生かしたシリサイ
ド配線を非常に簡単に形成することができる。形
成される配線は、もちろん、シリサイドの特徴で
ある多結晶シリコンより約1桁低い抵抗を有して
いる。さらに、本発明に従うと、高融点金属の濃
度が表面で低くなるのでシリサイド膜が酸化され
にくくなり、よつて、その処理とか補正とが容易
になる。
【図面の簡単な説明】
第1図は、本発明により得られる半導体装置の
一例を示した断面図、そして第2a図、第2b図
及び第2c図は、それぞれ、本発明の工程を順を
追つて示した断面図である。 図中、1は基板、2はフイールド絶縁膜、3は
第1多結晶シリコン層、4は第2多結晶シリコン
層、5及び6はSiO2薄膜、7はPSG層間絶縁膜、
8はN+拡散層、そして9はAl層である。

Claims (1)

  1. 【特許請求の範囲】 1 多結晶シリコン層に導電性不純物を添加する
    工程と、 次いで、該多結晶シリコン層の該導電性不純物
    の添加された領域に、高融点金属を、該高融点金
    属の濃度が表面及び境界で低くなるようにイオン
    注入して、シリサイド膜を形成する工程と、 次いで、該シリサイド膜の結晶粒径が大きくな
    るように、アニール処理する工程と を有する、高融点金属シリサイドからなる低抵抗
    配線層の形成方法。
JP16953582A 1982-09-30 1982-09-30 高融点金属シリサイド層の形成方法 Granted JPS5961033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16953582A JPS5961033A (ja) 1982-09-30 1982-09-30 高融点金属シリサイド層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16953582A JPS5961033A (ja) 1982-09-30 1982-09-30 高融点金属シリサイド層の形成方法

Publications (2)

Publication Number Publication Date
JPS5961033A JPS5961033A (ja) 1984-04-07
JPH0377658B2 true JPH0377658B2 (ja) 1991-12-11

Family

ID=15888290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16953582A Granted JPS5961033A (ja) 1982-09-30 1982-09-30 高融点金属シリサイド層の形成方法

Country Status (1)

Country Link
JP (1) JPS5961033A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486560A (en) * 1987-09-29 1989-03-31 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPH0680638B2 (ja) * 1990-07-05 1994-10-12 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5961033A (ja) 1984-04-07

Similar Documents

Publication Publication Date Title
EP0137805B1 (en) Fabrication of mos integrated circuit devices
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US5393690A (en) Method of making semiconductor having improved interlevel conductor insulation
EP0051249A2 (en) Process for forming epitaxially extended polycrystalline structures
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
KR19990072884A (ko) 다결정실리콘구조물의제조방법
JPH0624226B2 (ja) スタック形cmos装置の製造方法
EP0051500B1 (en) Semiconductor devices
EP0252679B1 (en) Semiconductor device having two electrodes with an insulating film between them
JPH05243555A (ja) 半導体装置及びその製造方法
US5240511A (en) Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US6208003B1 (en) Semiconductor structure provided with a polycide interconnection layer having a silicide film formed on a polycrystal silicon film
JPH0377658B2 (ja)
JPH0614549B2 (ja) 薄膜トランジスタ
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JPH01160009A (ja) 半導体装置の製造方法
JPS58134427A (ja) 半導体装置の製造方法
JPH0387061A (ja) 半導体装置
JPS61174745A (ja) 半導体装置の製造方法
JPS59208772A (ja) 半導体装置の製造方法
JPS63281424A (ja) ポリサイド電極の形成方法
JPH0536911A (ja) 3次元回路素子およびその製造方法
JP2875258B2 (ja) 半導体装置およびその製造方法
JPH0235741A (ja) 半導体装置およびその製造方法
JPH05299348A (ja) 多結晶シリコン薄膜の形成方法