JPH0235741A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0235741A
JPH0235741A JP18592788A JP18592788A JPH0235741A JP H0235741 A JPH0235741 A JP H0235741A JP 18592788 A JP18592788 A JP 18592788A JP 18592788 A JP18592788 A JP 18592788A JP H0235741 A JPH0235741 A JP H0235741A
Authority
JP
Japan
Prior art keywords
gate electrode
silicide layer
source
buried
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18592788A
Other languages
English (en)
Inventor
Seiji Okuda
誠司 奥田
Shinichi Ogawa
真一 小川
Takehito Yoshida
岳人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18592788A priority Critical patent/JPH0235741A/ja
Publication of JPH0235741A publication Critical patent/JPH0235741A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置及びその製造方法に関するものであ
り、特にシリサイド層を有する半導体装置及びその製造
方法に関する。
従来の技術 従来、シリサイド層を有する半導体装置としては、ソー
ス4・ドレイン5及びゲート電極6の表面に、高融点金
属を堆積した後、熱処理によって、裏金融点金属とシリ
コンの接する部分を自己整合にシリサイド化したものが
あった。
このようにして形成されたシリサイド層を有する半導体
装置については、例えば、エクステンプイド アブスト
ラクツ オブ ザ17 コンファレンス オン ソリッ
ドステートデバイシズアンド アテリアルズ、トウキヨ
ウ、1985第321頁から第324頁(E xten
ded A bstracts of the 17t
h Confence on 5olid 5tate
Devices and Materials、 To
kyo、 1985 、 PP321−324>に発表
されている。
発明が解決しようとする課題 ソース・ドレイン領域及び電極表面にシリサイド層を設
けたものは、熱処理工程中にシリサイド表面が炉内雰囲
気中へ混入した大気のために酸化されてしまい、シリサ
イド層の抵抗が増大するという問題があった。またシリ
サイド表面が露出している状態では、洗浄工程によって
シリサイドが洗浄用液中へ溶解する場合があった。
課題を解決するための手段 本発明は、上述の課題を解決するためソース・ドレイン
領域及びゲート電極にたいして金属を注入後、シリサイ
ド化のための熱処理を行うことで、ソース・ドレイン領
域及びゲート電極内部に自己整合的に形成された埋め込
みシリサイド層を有する半導体装置及び製造方法である
作   用 本発明は上記構成により、ソース・ドレイン領域及びゲ
ート電極内部にシリサイド層が埋めこまれているために
、熱処理工程シリサイド層が雰囲気ガスと反応すること
はない。また、洗浄工程中においても、シリサイド層と
洗浄用液は接することなくシリサイド層が洗浄用液中へ
溶解することもない。
実施例 本発明の実施例を図面とともに説明する。
図は、ソース・ドレイン領域及びゲート電極内部に自己
整合的に形成されたシリサイド層を有する半導体装置の
断面図である。1はソース領域4中に埋めこまれたシリ
サイド層、2はドレイン領域5中に埋めこまれたシリサ
イド層、3はゲート電極6中に埋めこまれたシリサイド
層である。7は半導体基板であり、8は分離領域である
。9はスペーサーでソース領域4及びドレイン領域5と
ゲート酸化11110との間に適当な距離を置くための
ものである。11はビット線であり、12は、このビッ
ト線とゲート電極3との間を分離する絶縁膜である。こ
こで半導体基板7及びゲート電極6の材料としては、シ
リコン単結晶、あるいはシリコン多結晶を用い、導電性
を上げるために砒素、リン、ボロンなどの不純物を拡散
してお(。
シリサイド層としては、チタン、タングステン。
モリブデン、タンタル、コバル等のシリサイドを用いる
。ビット線11は高融点金属、及びそのシリサイドや、
アルミ、シリコン、あるいはそれらの多層膜を用いても
良い。
以上のような構成の半導体装置は例えば次のようにして
作成される。すなわち、シリコン基板7の表面に局所酸
化などの方法で分離領域8を形成したのち、ゲート酸化
膜10を形成する。次にLPCLD法等で例えばシリコ
ン多結晶を堆積し、ゲート電極6をエツチングにより形
成する。次にゲート電極6の側壁に、二酸化シリコンを
堆積するか、ゲート電極6を熱酸化するなどの方法でス
ペーサー9を形成する。ホットエレクトロンの発生を抑
える目的で、スペーサー9を形成する前にソース領域4
.ドレイン領域5.スペーサー9の下部に対して、低濃
度の不純物注入することもある。この後、ソース領域4
.ドレイン領域5゜ゲート電極6の内部に埋め込みシリ
サイド層l。
3.2をそれぞれ同時に自己整合的に形成するために、
まず、金属のイオン注入を行う。注入する金属としては
、チタン、タングステン、モリブデン、タンタル等の高
融点金属が熱的に安定したシリサイドを形成するのに適
当である。例えばチタンの場合、120KeVの加速エ
ネルギーで、lX10  備 以上のドーズ量のイオン
を注入し、次に600℃〜1000℃の熱処理を行うこ
とで、表面から約600A”の深さにチタンシリサイド
層が形成される。またイオン注入衣の温度は400℃程
度以上必要である。このチタンシリサイド層の深さはチ
タンイオンの注入加速エネルギーを変化させることで制
御できる。加速エネルギーを180KeVにすると、表
面から約900A°の位置にシリサイド層が形成される ソース領域4.ドレイン領域2への不純不純物ドーピン
グは、埋め込みシリサイド層の形成後に、例えばイオン
注入法によって行う。このとき、ゲート電極6中にも不
純物ドーピングがなされるが、ゲート電極6の厚みと不
純物ドーピングのイオン注入加速エネルギーを適当に選
択することで、ゲート電極10に与えるダメージを無く
せる。なおゲート電極10の厚みは埋め込みシリサイド
層の深さ以上の2倍程度以上半導体装置必要である。
次に絶縁膜12堆積後にエツチングによりコンタクト穴
13を開口し、ビット線11を形成する。
発明の詳細 な説明したように本発明によれば、シリサイド層を形成
する場合に必要な熱処理工程も、シリサイド層が熱処理
雰囲気に直接さらされることなくシリサイド形成後が、
酸化及び窒化するような二七はない。従って、シリサイ
ド層の抵抗が増加するでい問題も生じない。
また、シリサイド形成後に保護膜堆積することなしに、
熱処理工程や、洗浄工程を行うことが可能で、従来の半
導体装置製工程への適合性が高く工程の簡略化に対して
も有効である。
更にソース・ドレイン領域及びゲート電極中へ自己整合
的に埋め込みシリサイ層を形成するため、半導体装置の
微細化のためにも有効であり、その実用的効果は大きな
ものである。
【図面の簡単な説明】
図は本発明の一実施例の半導体装置の断面構造図である
。 1・・・・・・ソース部埋め込みシリサイド、2・・・
・・・ドレイン部埋め込みシリサイド、3・・・・・・
ゲート電極部埋め込みシリサイド、4・・・・・・ソー
ス、5・・・・・・ドレイン、6・・・・・・ゲート電
極、7・・・・・・シリコン基板、8・・・・・・分離
領域、9・・・・・・スペーサー 10・・・・・・ゲ
ート酸化膜、11・・・・・・ビット線。 代理人の氏名 弁理士 粟野重孝 ほか1名

Claims (2)

    【特許請求の範囲】
  1. (1)ソース・ドレイン領域及びゲート電極中に埋め込
    みシリサイド層を有する半導体装置。
  2. (2)ソース・ドレイン領域及びゲート電極中に金属を
    イオン注入することで、前記ソース・ドレイン領域及び
    ゲート電極中へ埋め込みシリサイド層を自己整合的に形
    成する半導体装置の製造方法。
JP18592788A 1988-07-26 1988-07-26 半導体装置およびその製造方法 Pending JPH0235741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18592788A JPH0235741A (ja) 1988-07-26 1988-07-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18592788A JPH0235741A (ja) 1988-07-26 1988-07-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0235741A true JPH0235741A (ja) 1990-02-06

Family

ID=16179310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18592788A Pending JPH0235741A (ja) 1988-07-26 1988-07-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0235741A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441434B1 (en) * 2000-03-31 2002-08-27 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact and method
US6525381B1 (en) 2000-03-31 2003-02-25 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact using shallow-doped source, and method
US6657265B2 (en) * 2000-12-25 2003-12-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441434B1 (en) * 2000-03-31 2002-08-27 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact and method
US6525381B1 (en) 2000-03-31 2003-02-25 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact using shallow-doped source, and method
US6790750B1 (en) 2000-03-31 2004-09-14 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact and method
US6657265B2 (en) * 2000-12-25 2003-12-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
JPH0680638B2 (ja) 半導体装置の製造方法
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
JPH0235741A (ja) 半導体装置およびその製造方法
KR100289372B1 (ko) 폴리사이드 형성방법
JPS61224459A (ja) 半導体装置およびその製造方法
JP3003796B2 (ja) Mos型半導体装置の製造方法
US6087248A (en) Method of forming a transistor having thin doped semiconductor gate
JPH0748562B2 (ja) 半導体装置の製造方法
JPH01160009A (ja) 半導体装置の製造方法
JPH08274320A (ja) 半導体装置の製造方法
JPS63281424A (ja) ポリサイド電極の形成方法
JPS6161463A (ja) 半導体集積回路素子およびその製造方法
JPH0252437A (ja) 半導体装置の製造方法
JP2827881B2 (ja) 半導体装置の製造方法
JPS60192363A (ja) シヨツトキ障壁接合の製造方法
KR100356817B1 (ko) 반도체장치의 콘택 형성방법
JPH10270569A (ja) 半導体装置およびその製造方法
JP3030569B2 (ja) 不揮発性半導体メモリの製造方法
JPH0426554B2 (ja)
JPH11307774A (ja) 半導体装置及びその製造方法
JPH0834195B2 (ja) 半導体装置の製造方法
JPH031568A (ja) 半導体装置の製造方法
JPH0437163A (ja) 半導体装置
JPH022138A (ja) 半導体装置の製造方法
JPH09275147A (ja) 半導体装置の製造方法