JPH022138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH022138A JPH022138A JP14618388A JP14618388A JPH022138A JP H022138 A JPH022138 A JP H022138A JP 14618388 A JP14618388 A JP 14618388A JP 14618388 A JP14618388 A JP 14618388A JP H022138 A JPH022138 A JP H022138A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- film
- oxide film
- ion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000003870 refractory metal Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 4
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 37
- 229910052751 metal Inorganic materials 0.000 abstract description 19
- 239000002184 metal Substances 0.000 abstract description 19
- 150000002500 ions Chemical class 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 238000000137 annealing Methods 0.000 abstract description 8
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 7
- 239000010936 titanium Substances 0.000 abstract description 5
- -1 BF2 ion Chemical class 0.000 abstract description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 229910052719 titanium Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000002844 melting Methods 0.000 description 18
- 230000008018 melting Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001868 cobalt Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高速性と高
信頼性とを可能とする高融点金属シリサイド膜により裏
打ちされたＰ”／Ｎ拡散層の形成方法に関する。
信頼性とを可能とする高融点金属シリサイド膜により裏
打ちされたＰ”／Ｎ拡散層の形成方法に関する。
半導体装置の拡散層領域のシート抵抗を下げるために、
拡散層領域の表面にチタン（Ｔｉ）、タングステン（Ｗ
）等の高融点金属のシリサイド膜を形成する技術が使わ
れている。この種の技術としては次に述べるように大き
く分けて２種類ある。
拡散層領域の表面にチタン（Ｔｉ）、タングステン（Ｗ
）等の高融点金属のシリサイド膜を形成する技術が使わ
れている。この種の技術としては次に述べるように大き
く分けて２種類ある。
まず、１つの方法として次のものがある。Ｎ型シリコン
半導体基板にＢＦ２イオン又はＢイオンが注入され、そ
の後熱処理が行なわれＰ＋拡散層が形成される。その後
、拡散層部分のＳｉを選択的に露出させ、半導体基板上
に高融点金属膜がスパッタ法等により形成される。その
後、ランプアニール装置又は炉アニール装置によりアニ
ールが行なわれ高融点金属膜に接するＳｉ半導体基板界
面部分がシリサイド化され、その後、不要の高融点金属
膜が除去されることにより、高融点金属シリサイド膜に
より裏打ちされたＰ”／Ｎ拡散層が形成される。
半導体基板にＢＦ２イオン又はＢイオンが注入され、そ
の後熱処理が行なわれＰ＋拡散層が形成される。その後
、拡散層部分のＳｉを選択的に露出させ、半導体基板上
に高融点金属膜がスパッタ法等により形成される。その
後、ランプアニール装置又は炉アニール装置によりアニ
ールが行なわれ高融点金属膜に接するＳｉ半導体基板界
面部分がシリサイド化され、その後、不要の高融点金属
膜が除去されることにより、高融点金属シリサイド膜に
より裏打ちされたＰ”／Ｎ拡散層が形成される。
また、他の方法としては次のものがある。拡散層領域が
形成される部分のＳｉ基板表面が選択的に露出され、半
導体基板表面にスパッタ法等により高融点金属膜が形成
される。その後、ランプアニール装置又は炉アニール装
置によりアニールが行なわれ、高融点金属膜に接するＳ
ｉ半導体基板界面部分がシリサイド化される。その後、
不要の高融点金属膜が除去され、拡散層が形成される部
分のみに高融点金属シリサイド膜が形成される。
形成される部分のＳｉ基板表面が選択的に露出され、半
導体基板表面にスパッタ法等により高融点金属膜が形成
される。その後、ランプアニール装置又は炉アニール装
置によりアニールが行なわれ、高融点金属膜に接するＳ
ｉ半導体基板界面部分がシリサイド化される。その後、
不要の高融点金属膜が除去され、拡散層が形成される部
分のみに高融点金属シリサイド膜が形成される。
そのＩ、ＢＦ２イオン又はＢイオンが半導体基板に注入
され、続いて熱処理が行なわれることにより、高融点金
属シリサイド膜により裏打ちされたＰ”／Ｎ拡散層が形
成される。
され、続いて熱処理が行なわれることにより、高融点金
属シリサイド膜により裏打ちされたＰ”／Ｎ拡散層が形
成される。
上述した２種類の従来の半導体装置の製造方法には次の
様な欠点があることを本発明者が見出した。
様な欠点があることを本発明者が見出した。
まず、最初に述べた製造方法ではフィールド領域に形成
された厚い酸化膜端部付近のＰ＋拡散層が薄くなり、シ
リサイド膜と半導体基板との間の耐圧が劣化するという
問題がある。
された厚い酸化膜端部付近のＰ＋拡散層が薄くなり、シ
リサイド膜と半導体基板との間の耐圧が劣化するという
問題がある。
また、２番目に述べた製造方法では上で述べた様な耐圧
劣化はないが、高融点金属シリサイド膜の膜厚の均一性
をそのまま反映してＰ＋／Ｎ拡散層の接合深さが決まる
ことから、シリサイド膜の膜厚が不均一な場合には接合
深さも不均一となり微細ＰチヤンネルＭＯ８）ランジス
タのソース。
劣化はないが、高融点金属シリサイド膜の膜厚の均一性
をそのまま反映してＰ＋／Ｎ拡散層の接合深さが決まる
ことから、シリサイド膜の膜厚が不均一な場合には接合
深さも不均一となり微細ＰチヤンネルＭＯ８）ランジス
タのソース。
ドレインをこの方法で作製すると特性がばらつくという
欠点がある。
欠点がある。
本発明の半導体装置の製造方法は、Ｎ型半導体シリコン
基板表面にＰ＋拡散層が形成され当該拡散層領域表面が
露出された後にこの半導体基板上に高融点金属膜を形成
する工程と、前記半導体基板をアニールしてシリコン表
面上に設けられた前記高融点金属をシリサイド化する工
程と、シリコン露出部以外に形成された高融点金属膜を
エツチングにより除去する工程と、その後Ｂイオン又は
Ｂ Ｆ ２イオンを前記Ｐ＋拡散層領域に打込む工程と
を有している。
基板表面にＰ＋拡散層が形成され当該拡散層領域表面が
露出された後にこの半導体基板上に高融点金属膜を形成
する工程と、前記半導体基板をアニールしてシリコン表
面上に設けられた前記高融点金属をシリサイド化する工
程と、シリコン露出部以外に形成された高融点金属膜を
エツチングにより除去する工程と、その後Ｂイオン又は
Ｂ Ｆ ２イオンを前記Ｐ＋拡散層領域に打込む工程と
を有している。
本発明の半導体装置の製造方法により形成された高融点
金属シリサイド膜により裏打ちされたＰ＋／Ｎ拡散層で
は、あらかじめ形成されたＰ ”／Ｎ拡散層上に高融点
金属シリサイド膜が形成されるため、従来の方法で問題
があったＰ”／Ｎ拡散層の接合深さの不均一性の問題は
解消される。
金属シリサイド膜により裏打ちされたＰ＋／Ｎ拡散層で
は、あらかじめ形成されたＰ ”／Ｎ拡散層上に高融点
金属シリサイド膜が形成されるため、従来の方法で問題
があったＰ”／Ｎ拡散層の接合深さの不均一性の問題は
解消される。
また、チタンシリサイド膜が形成された後、Ｂイオン又
はＢ Ｆ ２イオンが半導体基板表面に注入されるため
、フィールド領域の厚い酸化膜エッヂ付近のＰ＋拡散層
は薄くならないため、Ｐ”／Ｎ接合耐圧の劣化が起きな
いという効果がある。
はＢ Ｆ ２イオンが半導体基板表面に注入されるため
、フィールド領域の厚い酸化膜エッヂ付近のＰ＋拡散層
は薄くならないため、Ｐ”／Ｎ接合耐圧の劣化が起きな
いという効果がある。
以上の様に、本発明により高速性と高信頼性とを有する
高融点金属シリサイド膜により裏打ちされたＰ”／Ｎ拡
散層が実現できる。
高融点金属シリサイド膜により裏打ちされたＰ”／Ｎ拡
散層が実現できる。
第１図（ａ）〜Ｃｒ）は本発明の第１の実施例であるＰ
チャンネル（Ｐ ｃ ｈ） ＭＯＳ ）ランジスタの製
造方法を説明するための工程断面図である。
チャンネル（Ｐ ｃ ｈ） ＭＯＳ ）ランジスタの製
造方法を説明するための工程断面図である。
まず、第１図（ａ）に示す様にＳｉ基板１０表面に選択
酸化法により素子分離用としてフィールド酸化膜１１が
形成され、次にゲート酸化膜１３が１５０人程鹿の膜厚
に形成され、続いて、ゲートポリシリコン膜が減圧ＣＶ
Ｄ法により堆積された後にこのゲートポリシリコン膜中
にリンがドープされ、ゲートポリシリコン膜の層抵抗値
が２０Ω／口程度に設定される。次に、このゲートポリ
シリコン膜がパターニングされて、ゲートポリシリコン
電極１４が形成され、その後、Ｂイオンが３゜ＫｅＶ程
度のエネルギーで例えば２ Ｘ １０１３ａｍ−２程度
のドーズ量でＳｉ基板１０中に注入され、続いて活性化
のための熱処理が９００’Ｃ程度の温度で加えられてＰ
−拡散層１２が形成される。
酸化法により素子分離用としてフィールド酸化膜１１が
形成され、次にゲート酸化膜１３が１５０人程鹿の膜厚
に形成され、続いて、ゲートポリシリコン膜が減圧ＣＶ
Ｄ法により堆積された後にこのゲートポリシリコン膜中
にリンがドープされ、ゲートポリシリコン膜の層抵抗値
が２０Ω／口程度に設定される。次に、このゲートポリ
シリコン膜がパターニングされて、ゲートポリシリコン
電極１４が形成され、その後、Ｂイオンが３゜ＫｅＶ程
度のエネルギーで例えば２ Ｘ １０１３ａｍ−２程度
のドーズ量でＳｉ基板１０中に注入され、続いて活性化
のための熱処理が９００’Ｃ程度の温度で加えられてＰ
−拡散層１２が形成される。
次に第１図（ｂ）に示す様に、半導体基板全面にＣＶＤ
法により酸化膜が形成された後、リアクティブイオンエ
ツチング法によりこの酸化膜がエッチバックされ、サイ
ドウオール酸化膜１５が形成される。
法により酸化膜が形成された後、リアクティブイオンエ
ツチング法によりこの酸化膜がエッチバックされ、サイ
ドウオール酸化膜１５が形成される。
次に第１図（Ｃ）に示す様にＢ Ｆ ２イオンがＰ−拡
散層１２内部に、もしくはＰ−拡散層１２を含むＳｉ基
板１０中に例えばドーズ＃５ ｘ １０１ｓｃｍ−”程
度で注入され、続いて活性化のための熱処理が９００℃
の温度で加えられてＰ＋拡散層１６が形成される。
散層１２内部に、もしくはＰ−拡散層１２を含むＳｉ基
板１０中に例えばドーズ＃５ ｘ １０１ｓｃｍ−”程
度で注入され、続いて活性化のための熱処理が９００℃
の温度で加えられてＰ＋拡散層１６が形成される。
次に第１図（ｄ）に示す様に、例えば８００人程鹿の膜
厚のチタンがスパッタ法により半導体基板全面に形成さ
れた後、温度が６００℃、雰囲気が窒素でアニールされ
、次にアンモニア水と過酸化水素水及び水の水溶液によ
りフィールド酸化膜１１とサイドウオール酸化膜１５上
のチタンがエツチングされてＰ＋拡散層１６上とゲート
ポリシリコン電極１４上にのみチタンシリサイド膜１７
が形成され、その後、ＢイオンがＳｉ基板１０中にエネ
ルギー３０ＫｅＶ、 ドーズ量Ｉ Ｘ １０１４ａｍ
−”で注入される。
厚のチタンがスパッタ法により半導体基板全面に形成さ
れた後、温度が６００℃、雰囲気が窒素でアニールされ
、次にアンモニア水と過酸化水素水及び水の水溶液によ
りフィールド酸化膜１１とサイドウオール酸化膜１５上
のチタンがエツチングされてＰ＋拡散層１６上とゲート
ポリシリコン電極１４上にのみチタンシリサイド膜１７
が形成され、その後、ＢイオンがＳｉ基板１０中にエネ
ルギー３０ＫｅＶ、 ドーズ量Ｉ Ｘ １０１４ａｍ
−”で注入される。
次に、第１図（ｅ）に示す様にＣＶＤ法により例えば６
０００人の膜厚のシリコン酸化膜１８が堆積され、その
後温度が９００℃雰囲気が窒素で熱処理が行なわれる。
０００人の膜厚のシリコン酸化膜１８が堆積され、その
後温度が９００℃雰囲気が窒素で熱処理が行なわれる。
次に第１図（ｒ）に示す様にスパッタ法にヨリ１μｍの
膜厚のアルミニウムが堆積され、その後パターニングさ
れてアルミニウム電極１９が形成される。
膜厚のアルミニウムが堆積され、その後パターニングさ
れてアルミニウム電極１９が形成される。
以上の様にして、本実施例のＰｃｈＭＯ３）ランジスタ
が完成する。
が完成する。
次に本発明の第２の実施例の製造方法について説明する
。
。
本実施例においては第１の実施例で用いたチタンシリサ
イド膜１７の代りにコバルトシリサイド膜を用いて、第
１図の実施例で実現したと同じＰｃｈＭＯ３）ランジス
タを製造した。このコバルトシリサイド膜はチタンシリ
サイド膜よりも耐熱性が高いため、熱処理が加えられた
後のシリサイド膜の形状及び層抵抗値の均一性が向上す
る。
イド膜１７の代りにコバルトシリサイド膜を用いて、第
１図の実施例で実現したと同じＰｃｈＭＯ３）ランジス
タを製造した。このコバルトシリサイド膜はチタンシリ
サイド膜よりも耐熱性が高いため、熱処理が加えられた
後のシリサイド膜の形状及び層抵抗値の均一性が向上す
る。
したがってチタンシリサイド膜の代りにコバルトシリサ
イド膜を用いることにより一層性能の高いＰｃｈＭＯ８
）ランジスタが得られる。
イド膜を用いることにより一層性能の高いＰｃｈＭＯ８
）ランジスタが得られる。
以上説明したように本発明は、Ｐ ”／Ｎ拡散層が形成
された半導体基板表面に高融点金属シリサイド膜が形成
され、その後、Ｂイオン又はＢ Ｆ ２イオンが注入さ
れているため、Ｐ”／Ｎ拡散層の接合深さの均一性は半
導体基板にあらかじめ形成されていたＰ ”／Ｎ拡散層
の接合深さの均一性で決まり高融点金属シリサイド膜の
膜厚にはよらないため、シリサイド膜の膜厚がばらつい
てもＰ＋／Ｎ拡散層特性のばらつきはなく、信頼性が向
上するとともにフィールド酸化膜エッヂ付近でＰ＋拡散
層の厚さが薄くならないため、Ｐ＋／Ｎ接合耐圧の劣化
がないという効果がある。
された半導体基板表面に高融点金属シリサイド膜が形成
され、その後、Ｂイオン又はＢ Ｆ ２イオンが注入さ
れているため、Ｐ”／Ｎ拡散層の接合深さの均一性は半
導体基板にあらかじめ形成されていたＰ ”／Ｎ拡散層
の接合深さの均一性で決まり高融点金属シリサイド膜の
膜厚にはよらないため、シリサイド膜の膜厚がばらつい
てもＰ＋／Ｎ拡散層特性のばらつきはなく、信頼性が向
上するとともにフィールド酸化膜エッヂ付近でＰ＋拡散
層の厚さが薄くならないため、Ｐ＋／Ｎ接合耐圧の劣化
がないという効果がある。
幣１図
第１図（ａ）〜（「）は本発明の第１の実施例であるＰ
ｃｈＭＯ３）ランジスタの製造方法を説明するための工
程断面図である。 １０・・・・・・Ｓｉ基板、１１・・・・・・フィール
ド酸化膜、１２・・・・・・Ｐ−拡散層、１３・・・・
・・ゲート酸化膜、１４・・・・・・ゲートポリシリ電
極、１５・・・・・・サイドウオール酸化膜、１６・・
・・・・Ｐ＋拡散層、１７・・・・・・チタンシリサイ
ド膜、１８・・・・・・シリコン酸化膜、１９・・・・
・・アルミ電極 代理人 弁理士 内 原 音
ｃｈＭＯ３）ランジスタの製造方法を説明するための工
程断面図である。 １０・・・・・・Ｓｉ基板、１１・・・・・・フィール
ド酸化膜、１２・・・・・・Ｐ−拡散層、１３・・・・
・・ゲート酸化膜、１４・・・・・・ゲートポリシリ電
極、１５・・・・・・サイドウオール酸化膜、１６・・
・・・・Ｐ＋拡散層、１７・・・・・・チタンシリサイ
ド膜、１８・・・・・・シリコン酸化膜、１９・・・・
・・アルミ電極 代理人 弁理士 内 原 音
Claims (1)
- 一導電型の半導体基板の一主面に所定の開孔部を有する
絶縁膜を設ける工程と、前記開孔部内の前記一主面に他
の導電型の第１の不純物領域を設ける工程と、前記第１
の不純物領域の表面に選択的に高融点金属シリサイドを
設ける工程と、その後前記他の導電型を与える不純物を
イオン注入することにより前記第１の不純物領域の周辺
部の深さを深くする工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14618388A JPH022138A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14618388A JPH022138A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022138A true JPH022138A (ja) | 1990-01-08 |
Family
ID=15402013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14618388A Pending JPH022138A (ja) | 1988-06-13 | 1988-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078121A1 (en) * | 2000-04-12 | 2001-10-18 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device |
-
1988
- 1988-06-13 JP JP14618388A patent/JPH022138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078121A1 (en) * | 2000-04-12 | 2001-10-18 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JPH0212835A (ja) | 半導体装置およびその製造方法 | |
| US5658815A (en) | Method of fabricating silicided LDD transistor | |
| US7659154B2 (en) | Dual gate CMOS fabrication | |
| US6294432B1 (en) | Super halo implant combined with offset spacer process | |
| KR20030043939A (ko) | 얇은 게이트 산화물 ｍｏｓｆｅｔｓ에서 게이트 유도드레인 리케이지(ｇｉｄｌ) 전류의 감소방법 및 디바이스 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JPS5837967A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JPH07153950A (ja) | 半導体装置の製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH022138A (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS61127123A (ja) | ダイレクトコンタクトの形成方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JP3231462B2 (ja) | 半導体装置の製造方法 | |
| US6238958B1 (en) | Method for forming a transistor with reduced source/drain series resistance | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPH06132523A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 |